覆蓋遊標及用其製造半導體器件的方法
2023-10-09 04:29:49 1
專利名稱：覆蓋遊標及用其製造半導體器件的方法
技術領域：
本發明涉及一種用於對準晶片上的上層和下層的覆蓋遊標，及使用覆蓋遊標製造半導體器件的方法。
背景技術：
一般而言，在製造堆疊結構的半導體器件期間，實際圖案與用於決定並校正在後續步驟形成的各層(即，前一步驟形成的層和後續步驟形成的層)的對準的覆蓋遊標一起形成在晶片上。具體地，下覆蓋遊標圖案與實際單元的下層圖案一起形成，而上覆蓋遊標圖案與實際單元的上層圖案一起形成。隨後，使用上覆蓋遊標圖案和下覆蓋遊標圖案，決定上層圖案和下層圖案之間的重疊度。覆蓋遊標圖案通常位在用於切割管芯的劃割線之內，而且與實際單元的圖案相較，其具有相當簡單的布局，例如，盒形，條形或孔形布局。
覆蓋遊標圖案的布局與實際單元圖案的布局不同。此不同會造成各種不同的問題。例如，在成層工藝期間，如在物理氣相沉積或熱工藝期間，關於實際單元的上圖案和下圖案之間的對準信息會與關於上和下覆蓋遊標圖案之間的對準信息不匹配。更具體地，若覆蓋遊標圖案的側邊傾斜不對稱，則通過成層工藝形成在覆蓋遊標圖案的邊緣的膜厚就會變得不均勻，於是會導致關於實際單元的圖案之間的對準信息與關於覆蓋遊標的對準信息之間不匹配。雖然關於覆蓋遊標的對準信息會回饋以校正該不匹配，但是實際單元還是不可避免地會失配。此失配的問題在覆蓋遊標圖案的側邊傾斜相對不對稱的晶片的邊緣會很嚴重。
至於另一個範例，當使用具有大像差的掃瞄機/步進機曝光時，關於實際單元圖案的對準信息不會與關於覆蓋遊標的對準信息匹配。具體地，因為掃瞄機/步進機所使用的透鏡通常具有一些像差，由於透鏡的像差，所以實際單元的入射光的軌跡會不同於覆蓋遊標的入射光的軌跡。因此，即使上覆蓋遊標圖案精確地與下覆蓋遊標圖案重疊，實際單元的上層圖案和下層圖案之間還是會發生失配的情形。
發明內容
本發明涉及一種覆蓋遊標。在一實施例中，本發明提供一種覆蓋遊標，其可以防止關於覆蓋遊標的對準信息和關於實際單元圖案的對準信息之間發生不匹配，使得實際單元圖案可以很精確地對準。本發明的一方面是提供一種覆蓋遊標，其包括與實際單元之中設置的圖案完全相同的布局的覆蓋遊標圖案。覆蓋遊標圖案可以設置於劃割線之內。覆蓋遊標圖案可以具有不同於下層圖案的色調的方式形成。
本發明另一實施例是提供一種使用覆蓋遊標製造半導體器件的方法。製造半導體器件的方法包括(1)在當作實際單元區的晶片第一區中，形成下層圖案，並作為在劃割線內的晶片第二區中，形成具有與下層圖案相同布局的下覆蓋遊標圖案；(2)在第一區之中，形成上層圖案，並在第二區之中，形成具有與上層圖案相同布局的上覆蓋遊標圖案，使得上覆蓋遊標圖案與下覆蓋遊標圖案重疊，以對準上層圖案和下層圖案。
上述的方法還包括產生上覆蓋遊標圖案與下覆蓋遊標圖案之間理想重疊度的數據的步驟。
上層圖案和下層圖案對準的步驟可以包括下列子步驟用數據比較上覆蓋遊標圖案與下覆蓋遊標圖案之間的重疊結果，以測量其間的誤差；然後通過誤差校正上覆蓋遊標圖案與下覆蓋遊標圖案之間的重疊度，以對準上層圖案和下層圖案。
上覆蓋遊標圖案與下覆蓋遊標圖案之間的重疊結果，可以通過掃瞄電子顯微鏡的圖像決定。
用數據比較上覆蓋遊標圖案與下覆蓋遊標圖案之間的重疊結果，以測量其間誤差的子步驟，可以通過彼此相互垂直的X軸和Y軸執行。
第二區可以包括劃割線。下覆蓋遊標圖案可以以具有不同於下層圖案的色調的方式形成。
根據本發明另一實施例，一種半導體器件的製造方法包括在晶片的實際單元區之中形成下層圖案；在實際單元區之中形成上層圖案，使得上層圖案直接與下層圖案重疊，以對準兩層圖案。
本發明的方法還可包括產生上層圖案與下層圖案之間理想重疊度的數據的步驟。
上層圖案和下層圖案對準的步驟可以包括下列子步驟用數據比較上層圖案和下層圖案之間的重疊結果，以測量其間的誤差；然後通過比較步驟中所指出的誤差度，校正上層圖案和下層圖案之間需要的重疊度，以對準兩層圖案。
上層圖案和下層圖案之間的重疊結果，可以通過掃瞄電子顯微鏡的圖像決定。
用數據比較上層圖案和下層圖案之間的重疊結果，以測量其間誤差的子步驟，可以通過彼此相互垂直的X軸和Y軸執行。
根據另一實施例，半導體基底包括提供用於界定許多電晶體的有源區，該有源區包括第一圖案；非有源區，其包括第二圖案。覆蓋遊標包括覆蓋遊標圖案，第二圖案大致上和第一圖案相同。
圖1和圖2為根據本發明實施例的覆蓋遊標的視圖；圖3為根據本發明實施例，使用覆蓋遊標製造半導體器件的方法的流程圖；及圖4為根據本發明另一實施例，使用覆蓋遊標製造半導體器件的方法的流程圖。
具體實施例方式
現在將參考附圖詳細說明本發明的特定實施例。但是這些實施例並非限制本發明的範圍。
圖1和圖2為根據本發明實施例的覆蓋遊標的視圖。具體地，圖1顯示晶片中的實際單元和劃割線，而圖2則詳細顯示圖1之中的實際單元和劃割線。圖1和圖2之中，相同的參考數字表示相同的元件。
參考圖1和圖2，根據本發明一實施例的覆蓋遊標設置在晶片100的劃割線120之中。劃割線120圍繞著實際單元110。實際單元或有源區界定其中可以形成許多電晶體的區域。換言之，實際單元110是形成用於器件的實際操作的圖案111的區域，而劃割線120是通過切割使實際單元110與相鄰的實際單元分隔的區域。雖然圖2的實際單元110中的圖案111是條形，但是其可以設置為更複雜的形狀布局。覆蓋遊標圖案121設置於劃割線120之中。覆蓋遊標圖案121具有與設置於實際單元110中的圖案111相同的布局。因此可以避免由於實際單元圖案和覆蓋遊標圖案的布局不同所造成的問題。由於成層期間不對稱側邊傾斜、和/或在掃瞄機/步進機中使用具有像差的透鏡儘管覆蓋遊標的精確重疊而產生的實際單元圖案間的失配也可以被防止。
除了覆蓋遊標圖案121的色調和圖案111不同之外，覆蓋遊標圖案121的布局大致上和設置於實際單元110中的圖案111相同。例如，若上層被實際單元110的下層不可見地覆蓋，則下覆蓋遊標圖案121可以用色調不同於實際單元110的下層圖案111的方式形成。若有必要，下覆蓋遊標圖案121可以用色調相同於實際單元110的下層圖案111的方式形成，而用色調不同於上層圖案的方式形成的上覆蓋遊標圖案取而代之。
根據本發明另一實施例，覆蓋遊標並不是一個單獨的圖案，而是實際單元110的圖案。在此情形下，直接讀取設置於實際單元110中的上層圖案和下層圖案，以決定圖案之間的重疊度。上層圖案和下層圖案之間的重疊度可以通過掃瞄電子顯微鏡在無限制的情況下來決定。
圖3為根據本發明實施例，使用覆蓋遊標製造半導體器件的方法的流程圖。本實施例的覆蓋遊標包括形成在劃割線之中的覆蓋遊標圖案，其與實際單元圖案分開形成。
參考圖3，將當作上層的上覆蓋遊標圖案與當作下層的下覆蓋遊標圖案之間的理想重疊度轉換成數據(或重疊信息)(步驟310)。上覆蓋遊標圖案與下覆蓋遊標圖案之間的理想重疊度可以在設計階段得到。之後，使用第一掩模執行一般的曝光、顯影、和蝕刻工藝，使得設置於實際單元中當作下層的下層圖案，和設置於實際單元以外區域如劃割線區域的下覆蓋遊標圖案，具有相同的布局(步驟320)。若下覆蓋遊標圖案被上覆蓋遊標圖案覆蓋，使下覆蓋遊標圖案難以辨識，則其可以以具有不同於下層圖案的色調的方式形成。
接下來，使用第二掩模執行一般的曝光、顯影、和蝕刻工藝，使得設置於實際單元中當作上層的上層圖案，和設置於實際單元以外區域如劃割線區域的上覆蓋遊標圖案，具有相同的布局(步驟330)。如上所述，若下覆蓋遊標圖案被上覆蓋遊標圖案覆蓋，則上覆蓋遊標圖案可以使用180°相移掩模形成，取代下覆蓋遊標圖案。
在上層圖案和上覆蓋遊標圖案形成期間，可以通過對準上覆蓋遊標圖案和下覆蓋遊標圖案來實現在實際單元中的上層圖案和下層圖案的對準，。因為下覆蓋遊標圖案的布局大致和下層圖案相同，而上覆蓋遊標圖案的布局大致也和上層圖案相同，所以關於上覆蓋遊標圖案和下覆蓋遊標圖案之間重疊的信息會和關於上層圖案和下層圖案之間重疊的信息匹配。
接下來，讀取上覆蓋遊標圖案和下覆蓋遊標圖案之間的重疊度，並將結果和在步驟310所得到的數據作比較(步驟340)。關於上覆蓋遊標圖案和下覆蓋遊標圖案之間重疊度的數據，可以根據掃瞄電子顯微鏡(SEM)圖像得到。在步驟310所得到的數據，也可以根據掃瞄電子顯微鏡圖像得到。在步驟340所得到的掃瞄式電子顯微鏡圖像與在步驟310所得到的數據重疊，以決定在X軸和Y軸方向上的誤差。在如此做時，在步驟340執行比較能夠決定誤差(步驟350)。當在步驟350探測到沒有誤差(或誤差小於預定誤差容限)時，當作上層的上覆蓋遊標圖案和當作下層的下覆蓋遊標圖案的對準視為精確對準。另一方面，當在步驟350探測到有誤差(或誤差大於預定誤差容限)時，校正上覆蓋遊標圖案和下覆蓋遊標圖案之間的重疊度，以補償誤差(步驟360)。
圖4為根據本發明另一實施例，使用覆蓋遊標製造半導體器件的方法的流程圖。在本實施例中，覆蓋遊標並不與形成在實際單元中的圖案分開形成。更確切地說，使用形成在實際單元中的圖案當作覆蓋遊標圖案。
參考圖4，將當作上層的上層圖案與在實際單元中當作下層的下層圖案之間的理想重疊度轉換成數據(或重疊信息)(步驟410)。上層圖案與下層圖案之間的理想重疊度可以在設計階段得到。之後，使用第一掩模執行一般的曝光、顯影、和蝕刻工藝，使得在實際單元之中形成下層圖案(步驟420)。在本實施例中，覆蓋遊標圖案個別形成，不像之前的實施例。
接下來，使用第二掩模執行一般的曝光、顯影、和蝕刻工藝，使得設置於實際單元中當作上層的上層圖案和設置於實際單元以外區域例如劃割線區域的上覆蓋遊標圖案，具有相同的布局(步驟430)。上層圖案與下層圖案之間的對準可以通過直接對準上層和下層圖案而實現。因此，覆蓋遊標圖案之間的重疊度，和使用單獨的覆蓋遊標圖案所造成的形成在實際單元中的相應圖案之間的重疊度沒有差別。
接下來，讀取上層圖案和下層圖案之間的重疊度，並將結果和在步驟410所得到的數據作比較(步驟440)。關於上層圖案和下層圖案之間重疊度的數據可以根據掃瞄電子顯微鏡(SEM)圖像得到。在步驟410所得到的數據，也可以根據掃瞄電子顯微鏡圖像得到。在步驟440所得到的掃瞄電子顯微鏡圖像與在步驟410所得到的數據重疊，以決定彼此相互正交的X軸和Y軸方向上的誤差。在如此做時，在步驟440執行的比較能夠決定誤差(步驟450)。當在步驟450探測到沒有誤差時，上層圖案和下層圖案可以視為精確對準。另一方面，當在步驟450探測到有誤差時，校正上層圖案和下層圖案之間的重疊度，以補償誤差(步驟460)。
由上面的說明明顯地，根據本發明的覆蓋遊標和使用覆蓋遊標製造半導體器件的方法可以提供某些優點。直接使用實際單元的圖案布局當作覆蓋遊標，或使用和實際單元的圖案布局相同的覆蓋遊標圖案當作覆蓋遊標，以對準上層和下層，因此，可以防止由於實際單元的圖案和疊層之間的布局不同所造成關於疊層的對準信息與關於實際單元圖案之間的對準信息之間的不同。結果，可以防止實際單元的失配，使得可以增加元件的成品率。
雖然本發明已參考優選實施例詳細說明，但是這些實施例並不用於限制本發明，本領域的技術人員可以理解在本發明的技術要旨內可以作出各種修正。
本公開涉及於2005年5月18日提交的韓國申請第10-2005-41819號的主題，在此將其全部清楚地納入作為參考。
權利要求
1.一種半導體基底，包含提供用於界定許多電晶體的有源區，所述有源區包括第一圖案；及包括第二圖案的非有源區，所述第二圖案大致上和所述第一圖案相同。
2.如權利要求1的基底，其中第二圖案覆蓋遊標圖案，而非有源區劃割區。
3.如權利要求1的基底，其中所述第二圖案具有不同於所述第一圖案的色調。
4.如權利要求1的基底，其中所述非有源區在劃割區，而且所述第一和第二圖案具有不同的色調。
5.一種半導體器件的製造方法，所述方法包括在基底的有源區之中形成下有源圖案；在所述基底的非有源區之中形成下覆蓋遊標圖案，所述下有源圖案具有大致與在所述基底的非有源區中的所述下覆蓋遊標圖案相同的布局；在所述基底的有源區之中形成上有源圖案；在所述非有源區之中形成上覆蓋遊標圖案，所述上有源圖案具有大致與所述上覆蓋遊標圖案相同的圖案，所述上覆蓋遊標圖案與所述下覆蓋遊標圖案重疊。
6.如權利要求5的方法，還包含界定所述上覆蓋遊標圖案與下覆蓋遊標圖案之間的第一重疊信息，用於決定所述上有源圖案和下有源圖案是否適當對準的參考。
7.如權利要求6的方法，其中決定上有源圖案和下有源圖案之間的對準是否適當，包括決定所述上覆蓋遊標圖案與下覆蓋遊標圖案之間的第二重疊信息；比較所述第一和第二重疊信息；及根據得自所述比較步驟的結果，調整所述上覆蓋遊標圖案與下覆蓋遊標圖案之間的對準。
8.如權利要求7的方法，其中所述上覆蓋遊標圖案與下覆蓋遊標圖案之間的第二重疊信息通過掃瞄電子顯微鏡圖像來決定。
9.如權利要求7的方法，其中所述比較步驟相對於彼此相互垂直的第一和第二方向執行。
10.如權利要求5的方法，其中所述非有源區包括劃割線。
11.如權利要求5的方法，其中將所述下覆蓋遊標圖案配置，以具有不同於下有源圖案的色調。
12.一種半導體器件的製造方法，所述方法包含在晶片的有源單元區之中形成下圖案；在有源單元區之中形成上圖案，使得所述上圖案直接和所述下圖案重疊，以對準兩個圖案；根據所述上圖案和下圖案得到重疊信息；將所述上圖案和下圖案之間的重疊信息，與所述上和下圖案之間的理想重疊度作比較，以測量重疊信息和理想重疊度之間的誤差容限；及根據得自所述比較步驟的誤差，調整所述上圖案與下圖案之間的重疊，以對準所述上和下圖案。
13.如權利要求12的方法，其中所述上圖案和下圖案之間的重疊信息通過掃瞄電子顯微鏡圖像來決定。
14.如權利要求12的方法，其中所述比較步驟相對於彼此相互垂直的第一和第二方向執行。
全文摘要
一種覆蓋遊標包括具有和設置在實際單元中的圖案相同的布局的覆蓋遊標圖案。下覆蓋遊標圖案和當作實際單元的下層的下層圖案一起形成在劃割線區域之內，而上覆蓋遊標圖案和當作實際單元的上層的上層圖案一起形成在劃割線區域之內。下覆蓋遊標圖案和上覆蓋遊標圖案具有分別與下層圖案和上層圖案相同的布局。使用上覆蓋遊標圖案和下覆蓋遊標圖案之間的重疊度，可以精確對準設置實際單元中的上層圖案和下層圖案。
文檔編號H01L21/00GK1866510SQ20061000430
公開日2006年11月22日 申請日期2006年2月6日 優先權日2005年5月18日
發明者任東圭 申請人:海力士半導體有限公司