具有埋置的導電條的半導體結構,以及產生與埋置的導電條電接觸的方法
2023-10-05 23:10:24
專利名稱：具有埋置的導電條的半導體結構,以及產生與埋置的導電條電接觸的方法
技術領域：
本發明涉及一種具有埋置的導電條(track conductors)的半導體結構並涉及一種產生與埋置的導電條電接觸的方法。
背景技術：
根據現有技術，製造存儲單元的排列例如快閃記憶體作為包括電晶體的大規模矩陣型存儲器陣列。需要用於存儲和讀取存儲單元的導電條的確定排列。為了優化所需的空間，將內部擴散在半導體襯底中的一些導電條作為埋置的位線。然而，內部擴散(diffused-in)的位線具有一個缺點，即內部擴散的位線的電阻高於在金屬化層(metallization level)中的導電條的電阻。
由內部擴散的位線的電阻引起的RC時間常數因此限制了信號傳播(propogation)時間。信號傳播時間應理解為寫入存儲單元或讀取它們所需的時間。根據現有技術，為了在所有情況下減少信號傳播時間，採用一種平行於內部擴散位線的金屬導電條。這些金屬導電條利用接觸、公知的插塞(stitchcontacts)以均勻的間隔電連接到內部擴散的位線。這樣允許內部擴散的位線的電阻並因此減少信號傳播時間。為了清楚，圖1和圖2示出了這種類型的存儲單元排列的半導體結構。
圖1示出根據現有技術的半導體結構100的頂視圖。
在半導體襯底101中，在襯底表面102處集成第一導電條組103。第一導電條組103相互平行並彼此相鄰排列並基本上與襯底表面102齊平地結束。通常利用導電離子擴散進入半導體襯底101製造第一導電條103。例如第一導電條103可以提供作為埋置的位線。
此外，在半導體襯底101的襯底表面102上，有第二組導電條104，其相互平行並彼此相鄰排列在襯底表面102上、相對於第一導電條103電絕緣。第一導電條103與第二導電條104結合形成一個規則的格柵。通常利用常規的製造金屬化層的方法製造第二導電條104。
在每種情況下，兩個相鄰的第一導電條103和位於它們之上的一個第二導電條104形成一個電晶體。該兩個第一導電條103作為電晶體區中的公知的源和漏的兩個電晶體電極，由於此原因，第一導電條103稱為位線。在電晶體區中，第二導電條104作為公知的柵的電晶體電極，由於此原因，第二導電條104稱為字線。
在襯底表面102上，在每個電晶體區中，包括二氧化矽(SiO2)和氮化矽(Si3N4)的氧化物-氮化物-氧化物層依次(未示出)位於第一導電條103之間並位於每個第二導電條104之下，就等於能夠將2-bit儲存在該氮化矽層中。
為了減少電阻，利用自對準接觸105將第一導電條103連接到金屬位線106。這些金屬位線106在第一導電條103之上平行伸展，跨過第二導電條104並相對於第二導電條104電絕緣。在所有情況下，在四個第二導電條104之後，在第一導電條103和金屬位線106之間在金屬位線106的方向上利用自對準接觸105製造接觸。
圖2示出了通過圖1中示出的半導體結構100的A-A線的部分剖面圖。
第一絕緣層201位於襯底表面102之上，因而位於集成在半導體襯底101中的第一導電條103之上。第一絕緣層201用於提供第二導電條104和第一導電條103之間的電絕緣。此外，由第二絕緣層202封閉第二導電條104，第三絕緣層203填充第二導電條104之間的空的區域，以確保第二導電條104相對於自對準接觸105並相對於金屬位線106電絕緣。
通常依次進行以下工序製造自對準接觸105在已經製造了第一絕緣層201和第二導電條104之後，由第二絕緣層202封閉第二導電條104。由於此目的，首先在第二導電條104的表面上澱積絕緣材料。然後，在第二導電條104上提供蝕刻掩膜並且去除沒有被蝕刻掩膜覆蓋的暴露的位置處的絕緣材料直至襯底表面102。然後，再次去除蝕刻掩膜。
然後，在第二導電條104之間的暴露的開口中製造第三絕緣膜203。在這種情況下，用於第三絕緣膜203的材料通常是相對於第二絕緣層202的絕緣材料能夠選擇地蝕刻的絕緣材料。例如，氮化矽(Si3N4)可以用於第二絕緣層202，氧化矽(SiO2)用於第三絕緣層203。
為了完成自對準接觸105的製造，現在去除確定位置處的第三絕緣層203，這樣在此確定位置處第一導電條103不再被覆蓋。然後由電導體材料例如鎢填充這些確定的位置，直至第二絕緣層202，剩餘的第三絕緣層203和由電導體材料已經填充的該確定位置具有平行於襯底表面102的公共的表面204。現在由電導體材料已經填充的該確定位置作為自對準接觸105。
最後，金屬位線106位於在公共表面204上並需要將電信號耦合到半導體結構100。此外，金屬位線106利用多個自對準接觸105使與集成的第一導電條103形成接觸成為可能。
按照上面已經進行的描述，因此，為了降低信號傳播時間，根據現有技術在所有情況下採用平行於內部擴散的位線的一個金屬位線。金屬位線利用間隔四個字線的自對準接觸電連接到內部擴散的位線。接觸僅自己垂直對準第二導電條。
然而，用於製造自對準接觸的上述方法不允許平行於第二導電條的對準。因此，存在製造的平行於第二導電條接觸的產生偏差的風險。這種類型的偏差接觸會導致在半導體襯底上的靜電作用，這會導致相鄰的內部擴散的位線之間的短路。這種類型的短路不可避免地引起相鄰電晶體立刻失效。這種幹擾甚至可能會影響相應位線中的所有電晶體。因此，在每個單獨的接觸的製造過程期間製造蝕刻掩膜時，蝕刻掩膜的位置必須非常精確，其包含高昂的費用。
發明內容
因此本發明基於提供半導體結構和用於產生電接觸的方法的問題，其中進一步降低半導體結構中的信號傳播時間並確保更加可靠的接觸。
通過具有在獨立專利的權利要求書中描述的特徵的半導體結構和用於產生電接觸的方法解決該問題。
一種半導體結構包括基本上相互平行排列並在半導體襯底中提供的多個第一導電條。此外，該半導體結構包括基本上相互平行排列、位於半導體襯底上、相對於第一導電條絕緣並與第一導電條共同形成格柵的多個第二導電條。而且，該半導體結構包括基本上平行排列在第一導電條上、部分覆蓋第二導電條並相對於第二導電條絕緣的多個第三導電條。最後，在所有情況下在兩個相鄰的第二導電條之間提供在每個第一導電條和位於之上的分別的第三導電條之間的電接觸。
在用於產生與多個第一導電條、多個第二導電條的電接觸的方法中，該第一導電條基本上相互平行排列並在半導體襯底中提供，該第二導電條基本上相互平行排列以這種方式提供到半導體襯底上即該第二導電條與第一導電條共同形成格柵，並且該第二導電條相對於第一導電條絕緣。此外，多個第三導電條基本上平行排列在第一導電條上、部分覆蓋第二導電條並在第三導電條和第二導電條之間產生電絕緣。而且在所有情況下在兩個相鄰的第二導電條之間製造用於產生與第一導電條電接觸的在每個第一導電條和位於其上的分別的第三導電條之間的電接觸。
可以認為本發明事實上展示了一個優點即降低了半導體結構中的長的信號傳播時間的問題，作為在第一導電條和第三導電條之間的接觸的適合的結果，該第三導電條在所有情況下基本上在其上平行排列、利用在所有情況下的兩個相鄰的第二導電條之間的一個接觸確保該第三導電條位於該第一導電條之上。利用單獨的、連續的基本上平行於第一導電條方向排列的蝕刻掩膜就能製造分別用於第一導電條的接觸。
本發明的進一步優點是考慮到大量的接觸，可以在垂直於第一導電條的方向上將接觸製造得比現有技術中採用的接觸更窄，而沒有任何信號傳播時間的增加。較窄的接觸就意味著即使蝕刻掩膜位置不精確也可以成功地製造根據本發明的半導體結構中的接觸。而且，如果適當地構成產生接觸的排列，就能夠取消部分製造工藝，結果顯著地降低工藝成本。
產生與在所有情況下的兩個相鄰的第二導電條之間的第一導電條的接觸同樣具有優點，即在每個第一導電條的所有地方同樣地製造接觸，並且在每個第一導電條上的所有地方出現相同的導電特性。因此，每個第一導電條在所有地方具有相同的信號傳播時間。
根據本發明的半導體結構中，第一導電條優選每個具有第一寬度並且電接觸優選每個具有第二寬度。在此情況下，兩個寬度平行於第一導電條並垂直於第一導電條的長度方向取向。第二寬度優選小於第一寬度。
根據本發明的半導體結構中，在所有情況下優選通過兩個相鄰的第一導電條和位於其上的第二導電條形成一個電晶體。因此根據本發明的半導體結構優選表現出電晶體排列。
此外，根據本發明的半導體結構優選包括依次在半導體襯底上、在第二導電條之下並在相鄰的第一導電條之間的氧化物-氮化物-氧化物層。
根據本發明的半導體結構的優選實施例中，在所有情況下通過兩個相鄰的第一導電條和位於其上的第二導電條形成的電晶體是2-bit存儲電晶體。這允許電晶體的排列作為存儲單元排列。
根據本發明的半導體結構的電接觸優選以絕緣方式跨過第二導電條。此外，優選以電接觸方式形成根據本發明的半導體結構，該電接觸相鄰於一個第一導電條之上、重疊並因此由它們自身形成第三導電條。結果是一種接觸的連續的、連接的行。在此情況下，不需要獨立的其中排列第三導電條的金屬化平面。這不僅減少了在半導體襯底上所需的層的數量，而且降低了根據本發明的半導體結構的材料成本。
根據本發明的方法的優選細化中，製造第一導電條每個具有第一寬度並且製造電接觸每個具有第二寬度。在此情況下兩個寬度平行於第一導電條並垂直於第一導電條的長度方向取向。第二寬度優選小於第一寬度。
按這種方式優選製造在第一導電條之上的第二導電條，即在所有情況下兩個相鄰的第一導電條和位於其上的第二導電條形成一個電晶體。因此，從第一導電條和第二導電條優選形成電晶體排列。
優選地，在製造第二導電條之前，在半導體襯底上並在相鄰的第一導電條之間依次製造氧化物-氮化物-氧化物層。
根據本發明的工藝的優選細化中，在所有情況下通過兩個相鄰的第一導電條和位於其上的第二導電條以這種方式形成電晶體，該電晶體可以用作2-bit存儲電晶體來製造。
優選以這種方式形成電接觸，即它們跨過第二導電條並且電接觸相鄰於一個第一導電條之上、重疊並因此由它們自身形成第三導電條。這就能夠不需要複雜地製造獨立的其中排列第三導電條的金屬化平面。這樣首先減少了在製造工藝中所需的製造步驟的數量，其次因此降低了製造成本。
附圖中說明了並在下面更加詳細地解釋本發明的典型的實施例。在附圖中，相同的參考數字表示相同的元件，以及圖1示出根據現有技術的半導體結構的頂視圖；圖2示出圖1中所示的半導體結構沿剖面線A-A的部分剖面圖；圖3示出根據本發明的第一示範實例的半導體結構的頂視圖；圖4示出圖3中所示的半導體結構沿剖面線B-B的部分剖面圖；圖5示出根據本發明的第二示範實例的半導體結構的頂視圖；以及圖6示出圖5中所示的半導體結構沿剖面線C-C的部分剖面圖。
具體實施例方式
圖3示出根據本發明的第一示範實例的半導體結構300的頂視圖。
在本發明的第一示範實例中，在半導體襯底301中的襯底表面302處集成一組第一導電條303。第一導電條303基本上相互平行地排列並基本上與襯底表面302齊平地結束。通常利用導電離子擴散進入半導體襯底301製造第一導電條303。第一導電條303可以提供例如作為埋置的位線。
此外，在襯底表面302上設置的一組第二導電條304基本上相互平行並相對於在半導體襯底301的襯底表面302上的第一導電條303電絕緣。第二導電條304與第一導電條303一起形成基本上規則的格柵。通常利用製造金屬化層的常規方法製造第二導電條304。
在此情況下，兩個相鄰的第一導電條303和位於其上的第二導電條304形成一個電晶體。在電晶體區中，兩個第一導電條303作為公知的源和漏的兩個電晶體電極，由於此原因提到的第一導電條303稱作為位線。在電晶體區中，第二導電條304作為公知的柵的電晶體電極，由於此原因提到的第二導電條304稱作為字線。
在每個電晶體區中，包括二氧化矽(SiO2)和氮化矽(Si3N4)的氧化物-氮化物-氧化物層依次(未示出)位於襯底表面302上的第一導電條303之間和在每個第二導電條304下面，這就可能等於在氮化矽層中存儲兩位。
第一導電條303利用自對準接觸305連接到金屬接觸線306，該金屬接觸線306依次耦合到金屬位線307。金屬接觸線306和金屬位線307在第一導電條303之上完全平行排列，跨過第二導電條304並相對於第二導電條304電絕緣。金屬接觸線306實現自對準接觸305到金屬位線307的電連接目的。
第一導電條303具有導電條寬度308，並且自對準接觸305具有接觸寬度309。由於接觸寬度309比導電條寬度308要窄，因此在自對準接觸305的製造期間與現有技術比較就能夠減少對接觸位置精度的要求。這顯著地減少了包含在根據本發明的半導體結構300的製造中的費用。
在所有情況下，在兩個相鄰的第二導電條304之間總有一個位於各自的第一導電條303和其上的金屬接觸線306之間的自對準接觸305。根據該示範實例，自對準接觸305和金屬接觸線306由鎢組成並以常規的金屬化工藝製造。由於此目的，保護層提供到半導體結構300的既沒有形成自對準接觸305也沒有形成金屬接觸線的所需的位置。然後用金屬填充保護層中保留的開口以便形成自對準接觸305和金屬接觸線306。最後，再次去除保護層。
圖4示出圖3中所示的半導體結構300沿剖面線B-B的部分剖面圖。
第一絕緣層401位於在襯底表面302之上和在半導體襯底301中集成的第一導電條303之上。提供第一絕緣層401用於在第二導電條304和第一導電條303之間的電絕緣。此外，由第二絕緣層402包圍第二導電條304，以確保第二導電條304相對於自對準接觸305並且相對於金屬接觸線306電絕緣。
首先，在整個襯底表面302和第二導電條304之上澱積絕緣材料以包圍第二導電條304。然後，在第二導電條304之上提供蝕刻掩膜，覆蓋第二導電條304以及緊鄰第二導電條304的相鄰的第二導電條304之間的區域。然後，去除沒有蝕刻掩膜覆蓋的暴露的位置處的絕緣材料直至襯底表面302。然後，再次去除蝕刻掩膜。在本發明的該示範實例中，氮化矽(Si3N4)用於第二絕緣層402。
然後用絕緣材料填充在第二導電條304之間暴露的開口，該絕緣材料相對於第二絕緣層402的絕緣材料能選擇腐蝕。在本發明的該示範實例中，二氧化矽(SiO2)用做第二導電條304之間的絕緣材料。
然後，為了製造自對準接觸305，蝕刻掩膜用於去除基本平行於第一導電條303方向的窄長區域中的位於各自的第一導電條303之上的二氧化矽(SiO2)。蝕刻掩膜和開口兩者具有所需的接觸寬度309。其結果，再次局部地暴露第一導電條303。然後用導電材料覆蓋暴露的第一導電條303，根據該示範實例採用鎢，直到該導電材料同第二絕緣層402一起形成公共表面403，該公共表面403完全平行襯底表面302。
然後，同樣地用導電材料填充在公共表面403上的蝕刻掩膜中的開口，其結果形成金屬接觸線306。然後，再次去除蝕刻掩膜。
最後，金屬字線307位於金屬接觸線306上，金屬字線307需要用於將電信號耦合到半導體結構300中。
圖5示出根據本發明的第二示範實例的半導體結構500的頂視圖。
本發明的第二示範實例不同於本發明的第一示範實例僅僅通過金屬接觸線306和金屬位線307結合形成金屬接觸和位線501。
這可以例如在下列方法中完成首先，形成在半導體結構500上製造用於自對準接觸305所需要的蝕刻掩膜，該蝕刻掩膜具有大於本發明的第一示範實例中的厚度。如果，在已經製造了自對難接觸305之後，然後用導電材料完全填充保留在蝕刻掩膜中的開口並再次去除蝕刻掩膜，形成金屬接觸線306並可以同時用作金屬位線307。因此，結果是組合金屬接觸和位線501。
可以顯著地降低根據本發明的第二示範實例的半導體結構500的製造成本，因為不需要最終的金屬化層，其中將出現獨立的金屬位線307。這就能夠將全部的生產成本降低10％。
圖6示出圖5中所示的半導體結構500沿剖面線C-C的部分剖面圖。
該說明清楚地示範了組合的金屬接觸和位線501。至於更詳細的說明，參考給出的圖4的描述。
權利要求
1.半導體結構·具有完全相互平行延伸並在半導體襯底中設置的多個第一導電條，·具有完全相互平行延伸並位於該半導體襯底之上的多個第二導電條、相對於該第一導電條絕緣並且與第一導電條一起形成一格柵，以及·具有在該第一導電條之上完全相互平行排列、部分覆蓋該第二導電條並相對於第二導電條絕緣的多個第三導電條，·其中在每個第一導電條和位於其上的各自的第三導電條之間地電接觸在所有情況下設置在兩個相鄰的第二導電條之間。
2.根據權利要求1所述的半導體結構，其特徵在於，每個第一導電條具有第一寬度並且該每個電接觸具有第二寬度，這兩個寬度平行於該第一導電條方向並垂直於第一導電條的長度方向，並且該第二寬度小於該第一寬度。
3.根據權利要求1或2所述的半導體結構，其特徵在於，在所有情況下由兩相鄰的第一導電條和位於它們之上的第二導電條形成一個電晶體。
4.根據權利要求1-3中的任何一個所述的半導體結構，其特徵在於，在該半導體襯底上、該第二導電條之下和相鄰的第一導電條之間依次設置氧化物-氮化物-氧化物層。
5.根據權利要求1-4中的任何一個所述的半導體結構，其特徵在於，該電晶體是2-bit存儲電晶體。
6.根據權利要求1-5中的任何一個所述的半導體結構，其特徵在於，該電接觸在絕緣的方式下跨過第二導電條，並以這種方式形成該電接觸，即在該第一導電條之一上鄰接的電接觸重疊並由它們形成該第三導電條。
7.用於與多個完全相互平行延伸並在半導體襯底中設置的第一導電條產生電接觸的方法，·其中多個第二導電條，其完全相互平行延伸、以這種方式提供到該半導體襯底，即該第二導電條與該第一導電條一起形成一格柵、並且該第二導電條相對於該第一導電條絕緣，·其中在該第一導電條之上並在該第二導電條的部分之上完全平行地設置多個第三導電條，其中在第三導電條和該第二導電條之間製造電絕緣，以及·其中在所有情況下在兩個相鄰的第二導電條之間，在每個第一導電條和位於其上的各個第三導電條之間製造電接觸、用於與該第一導電條產生電接觸。
8.根據權利要求7所述的方法，其特徵在於，製造的該每個第一導電條具有第一寬度，製造的每個電接觸具有第二寬度，這兩個寬度平行於該第一導電條方向並垂直於該第一導電條的長度方向，並且該第二寬度小於該第一寬度。
9.根據權利要求7或8所述的方法，其特徵在於，在第一導電條之上在此方式下製造該第二導電條，即在所有情況下兩相鄰的第一導電條和位於它們之上的第二導電條形成一個電晶體。
10.根據權利要求7-9中的任何一個所述的方法，其特徵在於，在製造該第二導電條之前，在相鄰的第一導電條之間的該半導體襯底上依次製造氧化物-氮化物-氧化物層。
11.根據權利要求9或10所述的方法，其特徵在於，以可以用作2-bit存儲電晶體的形式來製造該電晶體。
12.權利要求7-11中的任何一個所述的方法，其特徵在於，電接觸以這種方式形成，它們跨過該第二導電條、在該第一導電條之一上鄰接的電接觸重疊並由它們形成該第三導電條。
全文摘要
本發明涉及具有埋置的導電條的半導體結構，以及生產與埋置的導電條接觸的方法。一種半導體結構300包括多個第一導電條303、多個第二導電條304和在該第一導電條303之上平行的多個第三導電條307，該第二導電條304相對於該第一導電條303絕緣並與第一導電條303一起形成一格柵，該第三導電條307部分覆蓋該第二導電條304並與其絕緣，其中半導體結構300，在所有情況下在兩相鄰的該第二導電條304之間，電接觸305位於每個第一導電條303和相應的位於其上的第三導電條307之間。
文檔編號H01L23/522GK1395307SQ02126270
公開日2003年2月5日 申請日期2002年6月5日 優先權日2001年6月6日
發明者C·盧德維格, K·－D·莫哈德, C·庫特 申請人:因芬尼昂技術股份公司