低功耗半導體存儲器及其製作方法、驅動方法
2023-10-06 03:11:49 2
專利名稱：低功耗半導體存儲器及其製作方法、驅動方法
技術領域：
本發明涉及半導體技術領域，更具體地，本發明涉及一種低功耗半導體存儲器及其製作方法、驅動方法。
背景技術：
隨著集成電路技術的不斷進步，集成在同一晶片上的半導體器件數量已從最初的幾十幾百個進化到現在的數以百萬計。特別的，對於半導體存儲器而言，其單片集成密度業已達到上億個。然而，在所述半導體存儲器集成密度與日俱增的同時，其功耗也相應增大，這主要是由所述半導體存儲器的柵極電容引起的。現有技術的半導體存儲器通常採用電荷注入浮柵的方式來完成數據存儲，而所述半導體存儲器的柵極具備較大的柵極電容，對所述柵極電容的充放電操作大大增加了器件功耗。同時，由於所述半導體存儲器採用的MOS電晶體的亞閾值擺幅相對較小，這使得其在低壓驅動時的驅動電流較弱，這又引起了半導體存儲器讀寫速度的下降。因此，需要提出一種半導體存儲器，在降低器件功耗的同時，提高數據讀寫速度。
發明內容
本發明解決的問題是提供一種低功耗半導體存儲器及其製作方法、驅動方法，降低存儲器功耗並提高數據讀寫速度。為解決上述問題，本發明提供了一種低功耗半導體存儲器，包括存儲電晶體與控制電晶體，其中，所述控制電晶體包含有輸入端與輸出端，所述控制電晶體的輸出端與存儲電晶體的體區相連接；在所述控制電晶體開啟時，其輸入端加載的輸入電壓輸出至存儲電晶體的體區，使得所述存儲電晶體的體區電位變化，而所述存儲電晶體體區電位用於標記存儲數據。可選的，所述控制電晶體為垂直隧穿場效應管，所述垂直隧穿場效應管包含有第一控制電極、第二控制電極、第一導電區以及第二導電區，其中，所述第一導電區與第二導電區具有相反的導電類型，所述第一控制電極與第二控制電極用於加載控制所述垂直隧穿場效應管開啟狀態的控制電壓，所述第一導電區作為垂直隧穿場效應管的輸入端，用於加載輸入電壓，所述第二導電區作為垂直隧穿場效應管的輸出端，與存儲電晶體的體區電連接。可選的，所述存儲電晶體的柵極與垂直隧穿場效應管的第一控制電極或第二控制電極電連接。可選的，所述垂直隧穿場效應管位於存儲電晶體的柵極結構中所述第一導電區位於第二導電區上方，所述第二導電區位於所述存儲電晶體的體區上方，所述第二導電區與存儲電晶體的體區具有相同的導電類型；所述第一控制電極與第二控制電極位於第一導電區與第二導電區兩側的柵極結構中，所述第一控制電極、第二控制電極通過其周圍的柵間介電層與第一導電區、第二導電區以及存儲電晶體的有源區相隔離，其中，所述第一控制電極或第二控制電極至少部分位於所述存儲電晶體的有源區上。相應的，本發明還提供了一種用於驅動所述低功耗半導體存儲器的驅動方法，包括寫操作與讀操作，其中，所述寫操作包括在垂直隧穿場效應管的第一控制電極與第二控制電極上加載低電平的控制電壓， 開啟所述垂直隧穿場效應管並關閉所述存儲電晶體；在垂直隧穿場效應管的第一導電區上加載輸入電壓，所述輸入電壓使得存儲電晶體的體區電位變化，完成數據的寫入；所述讀操作包括在垂直隧穿場效應管的第一控制電極與第二控制電極上加載高電平的控制電壓， 關閉所述垂直隧穿場效應管；在存儲電晶體的源、漏極間加載讀出電壓，以檢測存儲電晶體漏極的讀出電流，進而基於所述讀出電流檢測存儲電晶體閾值電壓及體區電位的變化，從而完成數據的讀出。相應的，本發明還提供了一種低功耗半導體存儲器的製作方法，包括提供半導體襯底，所述半導體襯底中形成有具有第一導電類型的有源區，以及所述有源區外的介電隔離區；在所述半導體襯底上依次形成具有第一導電類型的第一摻雜層、具有第二導電類型的第二摻雜層以及介電保護層；部分刻蝕所述介電保護層、第二摻雜層與第一摻雜層，有源區與介電隔離區上殘留的第二摻雜層與第一摻雜層形成柵極結構；在所述柵極結構的兩側形成間隙壁結構，在所述柵極結構兩側的有源區中形成源區與漏區；在所述半導體襯底上形成第一層間介電層，刻蝕所述第一層間介電層，直至露出介電保護層的表面；圖形化所述介電保護層，以所述圖形化的介電保護層為掩膜，刻蝕所述柵極結構直至露出有源區與介電隔離區表面，形成位於柵極結構兩端的第一開口與第二開口，所述第一開口或第二開口至少部分位於有源區上，所述第一開口與第二開口間的第一摻雜層與第二摻雜層分別作為垂直隧穿場效應管的第二導電區與第一導電區；在所述柵極結構的第一開口與第二開口中依次填充介電隔離材料與柵極導電材料，在所述第一開口中形成第一控制電極，在所述第二開口中形成第二控制電極。與現有技術相比，本發明具有以下優點1.採用垂直隧穿場效應管控制半導體存儲器的數據讀寫操作，而所述垂直隧穿場效應管採用隧穿效應實現器件的開啟或關閉，這既降低了存儲器的最小開啟電壓，又提高了器件的開關速度；2.通過改變MOS電晶體的體區電位來標記數據存儲情況，由於MOS電晶體的體區寄生電容相對較小，這就有效降低了器件功耗；3.所述垂直隧穿場效應管集成於存儲電晶體的柵極結構中，避免了對晶片面積的佔用，有效提高了器件的集成度。
圖1示出了本發明實施例的低功耗半導體存儲器的等效電路示意圖；圖加示出了本發明實施例的低功耗半導體存儲器的俯視示意圖；圖2b示出了本發明實施例的低功耗半導體存儲器沿圖加中CC』方向的剖面結構示意圖；圖2c示出了本發明實施例的低功耗半導體存儲器沿圖加中BB』方向的剖面結構示意圖；圖2d示出了本發明實施例的低功耗半導體存儲器沿圖加中AA』方向的剖面結構示意圖；圖3示出了本發明實施例的低功耗半導體存儲器製作方法的流程示意圖；圖4至15示出了本發明實施例的低功耗半導體存儲製作方法。
具體實施例方式為使本發明的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便於充分理解本發明，但是本發明還可以採用其他不同於在此描述的其它方式來實施，因此本發明不受下面公開的具體實施例的限制。正如背景技術部分所述，現有技術半導體存儲器的功耗相對較大，讀寫速度也較慢。針對這一問題，本發明的發明人提供了一種基於MOS電晶體體區電位變化來標記存儲數據的低功耗半導體存儲器。所述低功耗半導體存儲器通過與MOS電晶體體區相連的控制電晶體來控制其體區電位，進而引起所述MOS電晶體閾值電壓的變化。由於MOS電晶體的體區寄生電容通常遠小於柵極寄生電容，這就有效降低了半導體存儲器讀寫操作的功率消耗。此外，在具體實施例中，所述低功耗半導體存儲器採用垂直隧穿場效應管來控制半導體存儲器的開關情況，所述垂直隧穿場效應管具備較大的亞閾值擺幅，這既降低了最小開啟電壓，又提高了器件的開關速度。具體而言，本發明半導體存儲器包括存儲電晶體與控制電晶體，其中，所述控制電晶體包含有輸入端與輸出端，所述控制電晶體的輸出端與存儲電晶體的體區相連接；在所述控制電晶體開啟時，其輸入端加載的輸入電壓輸出至存儲電晶體的體區，使得所述存儲電晶體的體區電位變化，而所述存儲電晶體體區電位用於標記存儲數據。接下來，結合具體的實施例，對本發明的低功耗半導體存儲器、及其驅動方法與製作方法進行說明。圖1示出了本發明實施例的低功耗半導體存儲器的等效電路示意圖。如圖1所示，所述低功耗半導體存儲器包括存儲電晶體100與垂直隧穿場效應管 150，所述存儲電晶體100包含有柵極101、漏極102、源極103以及體區104 ；所述垂直隧穿場效應管150包含有第一控制電極105、第二控制電極106、第一導電區107以及第二導電區108。其中，所述第一導電區107與第二導電區108具有相反的導電類型；所述存儲電晶體100的體區104與垂直隧穿場效應管150的第二導電區108電連接。
在本實施例中，為了降低控制邏輯的複雜度，所述存儲電晶體100的柵極101與垂直隧穿場效應管150的第一控制電極105或第二控制電極106電連接，在不同的實施例中， 所述存儲電晶體100與垂直隧穿場效應管150也可以分別基於柵極101、第一控制電極105 與第二控制電極上不同的控制電壓實現開啟或關閉，不應限制其範圍。在下述的實施例中，均以所述存儲電晶體100為NMOS電晶體為例進行說明，但不應限制其範圍。所述垂直隧穿場效應管150是基於隧穿效應實現開啟的場效應電晶體。通過在所述垂直隧穿場效應管150的第一控制電極105與第二控制電極106上同時加載小於第一導電區107電壓的控制電壓時，所述第二導電區108的價帶電子可以穿越第一導電區108與第二導電區107間的勢壘到達第一導電區107的導帶，從而產生由第一導電區107至第二導電區108的隧穿電流，即所述垂直隧穿場效應管導通。所述垂直隧穿場效應管具備較小的關斷電流與較高亞閾值特性。在所述低功耗半導體存儲器中，垂直隧穿場效應管150基於其第一控制電極105 與第二控制電極106上加載的控制電壓確定開關狀態。對於開啟的垂直隧穿場效應管150， 其第一導電區107上加載的輸入電壓直接通過其第二導電區108提供給存儲電晶體100的體區104。因此，通過改變垂直隧穿場效應管150第一導電區107的電位，存儲電晶體100 體區104的電位即可同時改變。在存儲電晶體100的體區電位穩定後，關閉所述垂直隧穿場效應管150。所述關閉的垂直隧穿場效應管150使得存儲電晶體100的體區104與外部相對隔離，體區電位即可保持不變。存儲電晶體100不同的體區電位即對應於不同的閾值電壓，進而使得存儲電晶體100飽和源漏電流發生變化。在對所述低功耗半導體存儲器進行讀操作時，所述存儲電晶體100不同的飽和源漏電流對應於不同的體區電位與閾值電壓，而所述不同的體區電位與閾值電壓即標記出不同的存儲數據。基於本發明實施例的低功耗半導體存儲器，本發明提供的低功耗半導體存儲器的驅動方法如下所述所述低功耗半導體存儲器的驅動方法的寫操作包括首先，在垂直隧穿場效應管150的第一控制電極105與第二控制電極106上加載低電平的控制電壓，開啟所述垂直隧穿場效應管150，並關閉所述存儲電晶體100。在這種情況下，垂直隧穿場效應管150的第一導電區107通過第二導電區108與存儲電晶體100的體區104連接，所述第一導電區107作為低功耗半導體存儲器的輸入端， 用於加載輸入電壓。對於存儲電晶體為PMOS電晶體的情況，所述第一控制電極105與第二控制電極 106上需要同時加載高電平的控制電壓，以實現所述垂直隧穿場效應管150的開啟與所述存儲電晶體100的關閉。接著，在垂直隧穿場效應管150的第一導電區107上加載輸入電壓，所述輸入電壓使得存儲電晶體100的體區104電位變化，從而實現數據的寫入。所述存儲電晶體100的體區電位會影響存儲電晶體100的閾值電壓，所述體區電位越高，存儲電晶體100的閾值電壓越小。同時，由於存儲電晶體100體區104的寄生電容相對較小，在進行所述寫操作時，所述較小的體區電容需要的充電電流也較小，這就有效降低了器件功耗。所述低功耗半導體存儲器的驅動方法的讀操作包括首先，在垂直隧穿場效應管150的第一控制電極105與第二控制電極106上加載高電平的控制電壓，使得所述垂直隧穿場效應管150關閉。所述垂直隧穿場效應管150關閉後，其第一導電區107上加載的輸入電壓不再影響體區104的帶電狀態。對於存儲電晶體為PMOS電晶體的情況，所述第一控制電極105與第二控制電極 106上需要同時加載低電平的控制電壓，以實現所述垂直隧穿場效應管150的關閉與所述存儲電晶體100的開啟。接著，在存儲電晶體100的源、漏極間加載讀出電壓，以檢測存儲電晶體100漏極 102的讀出電流，進而基於所述讀出電流檢測存儲電晶體100閾值電壓及體區電位的變化， 從而完成數據的讀出。具體而言，存儲電晶體漏極102加載的讀出電壓與柵極101上加載的高電平控制電壓、以及接地的源極103共同作用，使得存儲電晶體100開啟，從而在漏極102與源極103 間形成讀出電流。通過檢測所述讀出電流值及閾值電壓值，存儲電晶體100體區104的電位得以確定，而不同的體區電位即用於標記不同的存儲數據。在上述的實施例中，以所述垂直隧穿場效應管為控制本發明低功耗半導體存儲器的控制電晶體，依據具體實施例的不同，所述控制電晶體還可以採用其他類型的控制開關， 以實現存儲電晶體體區上輸入電壓的加載，不應限制其應用範圍。基於本發明實施例的低功耗半導體存儲器的電路原理結構，本發明還提供了一種低功耗半導體存儲器的器件結構，以及與該器件結構對應的低功耗半導體存儲器的製作方法。圖加示出了本發明實施例的低功耗半導體存儲器的俯視示意圖。如圖加所示，所述低功耗半導體存儲器包括存儲電晶體與垂直隧穿場效應管，其中，所述存儲電晶體包括半導體襯底(圖中未示出)；所述半導體襯底中的有源區 202，所述有源區202外的介質隔離區250，所述介質隔離區250圍繞有源區202 ；橫跨有源區202的柵極結構203，所述柵極結構203的兩端位於有源區202外的介質隔離區250上； 所述柵極結構203兩側有源區202中的漏極204與源極205，以及所述有源區202中的體區。所述垂直隧穿場效應管形成於所述柵極結構203中，具體而言，所述垂直隧穿場效應管包括第一導電區206以及所述第一導電區206下方的第二導電區(圖中未示出)，所述第二導電區與存儲電晶體的有源區202電連接，所述第二導電區與存儲電晶體的體區具有相同的導電類型。其中，所述第一導電區206佔據所述柵極結構203位於有源區202上的部分區域；所述第一導電區206作為垂直隧穿場效應管的輸入端，所述第二導電區作為垂直隧穿場效應管的輸出端；所述第一導電區206沿柵極結構203兩側的第一控制電極207與第二控制電極 208，所述第一控制電極207、第二控制電極208通過其周圍的柵間介電層(圖中未示出)實現與第一導電區206的隔離；其中，所述第一控制電極207至少部分位於有源區202上。所述第一控制電極207同時還作為存儲電晶體的柵極211 ；所述第二控制電極208位於有源區202外的介質隔離區250上。在不同的實施例中，也可以選擇所述第二控制電極208部分位於有源區202上，此時，所述第一控制電極207與第二控制電極208均可以有部分區域作為存儲電晶體的柵極211.，不應限制其範圍。在具體實施例中，所述第一控制電極207、第二控制電極208、第一導電區206、漏極204以及源極205分別通過對應的接觸孔引出，進而實現與存儲陣列的位線、字線等驅動線的連接。由於所述垂直隧穿場效應管具有垂直於半導體襯底表面法向分布的結構，為了便於說明，接下來，再結合所述低功耗半導體存儲器沿圖加中AA』、BB』、CC'方向的剖面結構示意圖，對本發明低功耗半導體存儲器中各部分的位置連接關係進行說明。圖2b示出了本發明實施例的低功耗半導體存儲器沿圖加中CC』方向的剖面結構示意圖。如圖2b所示，其完整呈現了低功耗半導體存儲器的存儲電晶體結構。所述存儲電晶體包括半導體襯底201，所述半導體襯底201中的有源區202，所述有源區202外的介質隔離區250，依次位於所述有源區202上的柵間介電層220與柵極211，所述柵極211兩側的間隙壁216，所述柵極211兩側有源區202中N型摻雜的源極205與漏極204，以及所述柵極211下方源極205與漏極204間的溝道區210。所述溝道區210下方的有源區202即作為存儲電晶體的體區。在具體實施例中，所述源極205與漏極204均包含有淺摻雜區214 與深摻雜區215。其中，所述源極205通過第五接觸孔217引出，所述漏極204通過第六接觸孔218 引出。圖2c示出了本發明實施例的低功耗半導體存儲器沿圖加中BB』方向的剖面結構示意圖，其完整的呈現了低功耗半導體存儲器的柵極結構，垂直隧穿場效應管即集成於所述柵極結構中。如圖2c所示，所述柵極結構位於有源區202上，橫跨所述有源區202，所述柵極結構的兩端位於有源區202外的介質隔離區250上。所述柵極結構位於有源區202上的部分區域自下而上依次包含有垂直隧穿場效應管的第二導電區209與第一導電區206，所述第二導電區209與有源區202電連接，其中，所述第二導電區209為P型重摻雜，所述第一導電區206為N型重摻雜；而所述第一導電區206兩側的柵極結構則分別作為垂直隧穿場效應管的第一控制電極207與第二控制電極208 所述第一控制電極207 —部分位於有源區 202上，另一部分位於介質隔離區250上，所述第一控制電極207位於有源區202上的區域同時還作為存儲電晶體的柵極。其中，所述第一控制電極207、第二控制電極208通過柵間介電層220與第一導電區206、第二導電區209相隔離，所述第一控制電極207通過第三接觸孔221引出，所述第二控制電極208通過第四接觸孔222引出，所述第一導電區206通過第一接觸孔212引出。在具體實施例中，所述第一導電區206與第二導電區209採用半導體材料形成，可以包括Ge、GeSi, GaAs, InP, Si或其他半導體材料；所述第一控制電極207與第二控制電極208採用鋁、銅、多晶矽等導電材料形成；所述介質隔離區250採用場氧化層或淺溝槽隔離結構(STI)；所述柵間介電層220採用氧化矽或其他介電材料。結合圖2c示出的垂直隧穿場效應管的結構，簡要說明所述垂直隧穿場效應管的工作原理。當所述第一控制電極207與第二控制電極208上加載小於第一導電區206的控制電壓時，所述P型摻雜的第二導電區209的能帶相對於N型摻雜的第一導電區206的能帶升高，所述第二導電區209接近間隙壁的區域由輕摻雜轉變為重摻雜。這使得第二導電區 209中的價帶電子可以穿越其間的勢壘到第一導電區206的導帶，從而產生由第一導電區 206至第二導電區209的隧穿電流，即所述垂直隧穿場效應管導通。這時，加載在第一導電區206上的輸入電壓即可以通過所述導通的垂直隧穿場效應管傳輸到所述存儲電晶體的體區中。 而當所述第一控制電極207與第二控制電極208上加載大於第一導電區206的控制電壓時，所述N型摻雜的第一導電區206的能帶相對於P型摻雜的第二導電區209的能帶升高。這時，所述垂直隧穿場效應管難以發生隧穿效應，也就不能產生隧穿電流。因此， 所述垂直隧穿場效應管關閉，存儲電晶體的體區被隔離，其體區電位也就不會受到第一導電區206上輸入電壓的影響。圖2d示出了本發明實施例的低功耗半導體存儲器沿圖加中AA』方向的剖面結構示意圖。可以看出，所述垂直隧穿場效應管整體位於存儲電晶體柵極結構中，並與所述存儲電晶體的體區219相連接。所述垂直隧穿場效應管的第一導電區206通過其上的第一接觸孔212引出，所述存儲電晶體的源極205通過其上的第二接觸孔213引出。圖3示出了本發明實施例的低功耗半導體存儲器製作方法的流程示意圖，包括執行步驟S302，提供半導體襯底，所述半導體襯底中形成有具有第一導電類型的有源區，以及所述有源區外的介電隔離區。執行步驟S304，在所述半導體襯底上依次形成具有第一導電類型的第一摻雜層、 具有第二導電類型的第二摻雜層以及介電保護層。執行步驟S306，部分刻蝕所述介電保護層、第二摻雜層與第一摻雜層，有源區與介電隔離區上殘留的第二摻雜層與第一摻雜層形成柵極結構。執行步驟S308，在所述柵極結構的兩側形成間隙壁結構，在所述柵極結構兩側的有源區中形成源區與漏區。執行步驟S310，在所述半導體襯底上形成第一層間介電層，刻蝕所述第一層間介電層，直至露出介電保護層的表面。執行步驟S312，圖形化所述介電保護層，以所述圖形化的介電保護層為掩膜，刻蝕柵極結構直至露出有源區表面，形成位於柵極結構兩端的第一開口與第二開口，所述第一開口或第二開口至少部分位於有源區上，所述第一開口與第二開口間的第一摻雜層與第二摻雜層分別作為垂直隧穿場效應管的第二導電區與第一導電區。執行步驟S314，在所述柵極結構的第一開口與第二開口中依次填充介電隔離材料與柵極導電材料，形成第一控制電極與第二控制電極。執行步驟S316，在所述半導體襯底上形成第二層間介電層。執行步驟S318，在所述第二層間介電層中形成多個接觸孔，所述多個接觸孔分別將所述源區、漏區、第一導電區、第一控制電極以及第二控制電極引出。
圖4至圖15示出了本發明實施例的低功耗半導體存儲器製作方法各製作階段。其中，圖4至圖5、圖7至圖8以及圖14是沿圖加中AA，向的剖面結構示意圖；圖9、11、12、 13是沿圖加中BB』向的剖面結構示意圖；圖15是沿圖加中CC』向的剖面結構示意圖。如圖4所示，提供半導體襯底401，在所述半導體襯底401中形成具有第一導電類型的有源區402。所述有源區402可以採用傳統CMOS工藝中的阱摻雜來實現。依據具體實施例的不同，所述半導體襯底401可以採用Ge、GeSi、Si、絕緣體上矽以及其他半導體襯底。 在具體實施例中，所述存儲電晶體採用NMOS電晶體，所述有源區402為P型摻雜。在具體實施例中，所述有源區402可以採用溝槽隔離結構與其周圍的半導體襯底相隔離，相應的，在所述有源區402形成之後，還包括在所述有源區402周圍形成介電材料構成的介電隔離區450。所述介電隔離區450可以採用場氧化層或淺溝槽隔離結構。接下來，在所述半導體襯底401上形成具有第一導電類型的第一摻雜層431。依據具體實施例的不同，所述第一摻雜層431可以為G^GeSLGaAsUnP.Si或其他半導體材料。在具體實施例中，所述第一摻雜層431可以採用原子層堆積、化學氣相澱積等外延方式形成，其中的摻雜雜質可以採用離子注入方式摻雜，或採用在位外延的方式一併形成。之後，對所述第一摻雜層431進行低能量的離子注入，在所述第一摻雜層431的上部形成具有第二導電類型的第二摻雜層432。在具體實施例中，所述第一摻雜層431為P型重摻雜，所述第二摻雜層為N型重摻雜，所述第一摻雜層431與第二摻雜層432構成PN結。接著，在所述第二摻雜層432上繼續形成介電保護層433，其中，所述介電保護層 433包括氧化層434與所述氧化層434上的氮化層435。在具體實施例中，所述氧化層434 可以為氧化矽等介電材料，所述氮化層435可以為氮化矽、氮氧化矽或其他介電材料。如圖5所示，在所述介電保護層433上形成第一光刻膠層，圖形化所述第一光刻膠層。以所述圖形化的第一光刻膠層為掩膜，部分刻蝕介電保護層433、第二摻雜層432以及第一摻雜層431，形成柵極結構403。所述柵極結構403包括有源區與介電隔離區上殘留的第二摻雜層432與第一摻雜層431。圖6示出了柵極結構形成後半導體襯底的俯視示意圖。如圖6所示，所述柵極結構403呈條狀結構，其橫跨有源區402，兩端分別位於有源區402外的介電隔離區450上。仍如圖5所示，在形成柵極結構403之後，在所述半導體襯底401及柵極結構403 上形成第一介電層。刻蝕所述第一介電層，形成第一間隙壁437。以所述柵極結構403與第一間隙壁437為掩膜，對所述半導體襯底401進行兩次離子注入，以分別形成淺摻雜區414 與袋狀注入區(圖中未示出)。具體的說，在所述柵極結構403兩側的有源區402中形成存儲電晶體的淺摻雜區414，在所述淺摻雜區414靠近柵極結構403處形成袋狀注入區。在具體實施例中，所述淺摻雜區414為N型摻雜，注入離子為砷、銻等N型離子。如圖7所示，在形成淺摻雜區414之後，在所述半導體襯底401及柵極結構403上繼續形成第二介電層。圖形化所述第二介電層直至露出有源區402表面，在所述柵極結構 403兩側形成第二間隙壁439，所述第二間隙壁439與第一間隙壁437共同構成了存儲電晶體的間隙壁結構440。接著，以所述柵極結構403與間隙壁結構440為掩膜，對所述半導體襯底401進行離子注入，在所述柵極結構403兩側的有源區402中形成深摻雜區415。所述柵極結構403 一側的深摻雜區415與淺摻雜區414構成了存儲電晶體的源區404，而所述柵極結構403另一側的深摻雜區415與淺摻雜區414則構成了存儲電晶體的漏區405。如圖8所示，在所述半導體襯底401上形成第一層間介電層441，所述第一層間介電層441覆蓋源區404、漏區405以及整個柵極結構，所述第一層間介電層441作為後續柵極結構刻蝕的保護層。在具體實施例中，所述第一層間介電層441可以為氧化矽、BSG、BPSG 等介電材料。之後，對所述第一層間介電層441進行化學機械拋光，直至露出所述柵極結構表面的氮化層435。所述氮化層435可以作為化學機械拋光的刻蝕停止層，保護柵極結構403 不被破壞。圖8示出了在所述第一層間介電層441形成之後，所述半導體襯底沿圖2中AA』 向的剖面結構。而圖9則示出了所述半導體襯底沿圖2中BB』向的剖面結構示意圖。如圖9所示，所述柵極結構403包括第一摻雜層431以及第二摻雜層432。所述第二摻雜層432上形成有介電保護層433，所述第一摻雜層431與第二摻雜層432兩側形成有間隙壁結構440。其中，所述柵極結構403位於有源區402上，且所述柵極結構403的兩端位於所述有源區402外的介電隔離區450上。如圖11所示，在所述介電保護層433上形成第二光刻膠層，圖形化所述第二光刻膠層，以所述圖形化的第二光刻膠層為掩膜，刻蝕所述介電保護層433、以及以所述介電保護層433為掩模，刻蝕所述介電保護層433下的第二摻雜層432與第一摻雜層431，直至露出有源區402與介電隔離區450表面，形成位於柵極結構兩端的第一開口 442與第二開口 443，所述第一開口 442部分位於有源區402上，部分位於介電隔離區450上，所述第一開口 442與第二開口 443間的第一摻雜層431與第二摻雜層432分別作為垂直隧穿場效應管的第一導電區與第二導電區。依據具體實施例的不同，所述第二開口 443也可以部分位於有源區402上，不應限制其範圍。圖10示出了第一開口 442與第二開口 443形成後半導體襯底的俯視示意圖。如圖10所示，所述柵極結構被分為三部分，分別對應於第一開口 442、第二開口 443以及其間的第一導電區406與第二導電區。如圖12所示，在所述柵極結構的第一開口與第二開口中依次填充介電隔離材料與柵極導電材料，形成柵間介電層444、第一控制電極407與第二控制電極408。所述第一控制電極407、第二控制電極408分別通過其周圍的柵間介電層444與第一導電區406、第二導電區409、有源區402相隔離。在具體實施例中，所述介電隔離材料包括氧化矽、氮氧化矽等介電材料，所述柵極導電材料包括鋁、銅、多晶矽等導電材料。最後，如圖13至15所示，在所述半導體襯底401上形成第二層間介電層445。接著，在所述第二層間介電層445中分別形成多個接觸孔446，所述多個接觸孔446分別將源區、漏區、第一導電區、第一控制電極以及第二控制電極引出。至此，本發明實施例的低功耗半導體存儲器的結構就製作完成了。本發明的低功耗半導體存儲器採用垂直隧穿場效應管控制存儲器的數據讀寫操作，既降低了存儲器的最小開啟電壓，又提高了器件的開關速度；同時，本發明的低功耗半導體存儲器通過改變存儲電晶體的體區電位來標記數據存儲情況，體區較小的寄生電容降低了數據寫入操作時對充電電流的要求，從而有效降低了器件功耗。 應該理解，上述的具體實施例僅是示例性的，本領域技術人員可以在不背離本申
請和所附權利要求所限定的本發明的精神和範圍的情況下，做出各種修改和更正。
權利要求
1.一種低功耗半導體存儲器，其特徵在於，包括存儲電晶體與控制電晶體，其中，所述控制電晶體包含有輸入端與輸出端，所述控制電晶體的輸出端與存儲電晶體的體區相連接；在所述控制電晶體開啟時，其輸入端加載的輸入電壓輸出至存儲電晶體的體區，使得所述存儲電晶體的體區電位變化，而所述存儲電晶體體區電位用於標記存儲數據。
2.如權利要求1所述的低功耗半導體存儲器，其特徵在於，所述控制電晶體為垂直隧穿場效應管，所述垂直隧穿場效應管包含有第一控制電極、第二控制電極、第一導電區以及第二導電區，其中，所述第一導電區與第二導電區具有相反的導電類型，所述第一控制電極與第二控制電極用於加載控制所述垂直隧穿場效應管開啟狀態的控制電壓，所述第一導電區作為垂直隧穿場效應管的輸入端，用於加載輸入電壓，所述第二導電區作為垂直隧穿場效應管的輸出端，與存儲電晶體的體區電連接。
3.如權利要求2所述的低功耗半導體存儲器，其特徵在於，所述存儲電晶體的柵極與垂直隧穿場效應管的第一控制電極或第二控制電極電連接。
4.如權利要求3所述的低功耗半導體存儲器，其特徵在於，所述垂直隧穿場效應管位於存儲電晶體的柵極結構中所述第一導電區位於第二導電區上方，所述第二導電區位於所述存儲電晶體的體區上方，所述第二導電區與存儲電晶體的體區具有相同的導電類型； 所述第一控制電極與第二控制電極位於第一導電區與第二導電區兩側的柵極結構中，所述第一控制電極、第二控制電極通過其周圍的柵間介電層與第一導電區、第二導電區以及存儲電晶體的有源區相隔離，其中，所述第一控制電極或第二控制電極至少部分位於所述存儲電晶體的有源區上。
5.如權利要求4所述的低功耗半導體存儲器，其特徵在於，所述第一導電區與第二導電區採用Ge、GeSi、GaAs、InP或Si形成。
6.如權利要求4所述的低功耗半導體存儲器，其特徵在於，所述第一控制電極與第二控制電極採用鋁、銅或多晶矽形成。
7.一種用於驅動權利要求3或4所述低功耗半導體存儲器的驅動方法，其特徵在於，包括寫操作與讀操作，其中，所述寫操作包括在垂直隧穿場效應管的第一控制電極與第二控制電極上加載低電平的控制電壓，開啟所述垂直隧穿場效應管並關閉所述存儲電晶體；在垂直隧穿場效應管的第一導電區上加載輸入電壓，所述輸入電壓使得存儲電晶體的體區電位變化，完成數據的寫入；所述讀操作包括在垂直隧穿場效應管的第一控制電極與第二控制電極上加載高電平的控制電壓，關閉所述垂直隧穿場效應管；在存儲電晶體的源、漏極間加載讀出電壓，以檢測存儲電晶體漏極的讀出電流，進而基於所述讀出電流檢測存儲電晶體閾值電壓及體區電位的變化，從而完成數據的讀出。
8.一種低功耗半導體存儲器的製作方法，其特徵在於，包括提供半導體襯底，所述半導體襯底中形成有具有第一導電類型的有源區，以及所述有源區外的介電隔離區；在所述半導體襯底上依次形成具有第一導電類型的第一摻雜層、具有第二導電類型的第二摻雜層以及介電保護層；部分刻蝕所述介電保護層、第二摻雜層與第一摻雜層，有源區與介電隔離區上殘留的第二摻雜層與第一摻雜層形成柵極結構；在所述柵極結構的兩側形成間隙壁結構，在所述柵極結構兩側的有源區中形成源區與漏區；在所述半導體襯底上形成第一層間介電層，刻蝕所述第一層間介電層，直至露出介電保護層的表面；圖形化所述介電保護層，以所述圖形化的介電保護層為掩膜，刻蝕所述柵極結構直至露出有源區與介電隔離區表面，形成位於柵極結構兩端的第一開口與第二開口，所述第一開口或第二開口至少部分位於有源區上，所述第一開口與第二開口間的第一摻雜層與第二摻雜層分別作為垂直隧穿場效應管的第二導電區與第一導電區；在所述柵極結構的第一開口與第二開口中依次填充介電隔離材料與柵極導電材料，在所述第一開口中形成第一控制電極，在所述第二開口中形成第二控制電極。
9.如權利要求8所述的低功耗半導體存儲器的製作方法，其特徵在於，所述形成第二摻雜層包括對所述第一摻雜層進行離子注入，在所述第一摻雜層的上部形成具有第二導電類型的第二摻雜層。
10.如權利要求8所述的低功耗半導體存儲器的製作方法，其特徵在於，所述第一摻雜層採用原子層堆積、化學氣相澱積方式形成。
11.如權利要求8所述的低功耗半導體存儲器的製作方法，其特徵在於，所述第一摻雜層採用 Ge、GeSi、GaAs、InP, Si 形成。
12.如權利要求8所述的低功耗半導體存儲器的製作方法，其特徵在於，所述第一控制電極與第二控制電極採用鋁、銅或多晶矽形成。
13.如權利要求8所述的低功耗半導體存儲器的製作方法，其特徵在於，所述介電保護層包括氧化層以及所述氧化層上的氮化層。
全文摘要
一種低功耗半導體存儲器及其製作方法、驅動方法。所述低功耗半導體存儲器包括存儲電晶體與控制電晶體，其中，所述控制電晶體包含有輸入端與輸出端，所述控制電晶體的輸出端與存儲電晶體的體區相連接；在所述控制電晶體開啟時，其輸入端加載的輸入電壓輸出至存儲電晶體的體區，使得所述存儲電晶體的體區電位變化，而所述存儲電晶體體區電位用於標記存儲數據。本發明的低功耗半導體存儲器採用垂直隧穿場效應管控制存儲器的數據讀寫操作，既降低了存儲器的最小開啟電壓，又提高了器件的開關速度；同時，通過改變存儲電晶體的體區電位來標記數據存儲情況，體區較小的寄生電容降低了數據寫入操作時對充電電流的要求，從而有效降低了器件功耗。
文檔編號H01L21/8239GK102339828SQ20101023392
公開日2012年2月1日 申請日期2010年7月19日 優先權日2010年7月19日
發明者朱慧瓏, 梁擎擎, 鍾匯才 申請人:中國科學院微電子研究所