內容可尋址存儲器的製作方法

2023-10-24 04:10:37

專利名稱：內容可尋址存儲器的製作方法
技術領域：
本發明有關於一種內容可尋址存儲器(content addressable memory，CAM)，特別 是關於一種不用預充電(precharge)的內容可尋址存儲器。
背景技術：
內容可尋址存儲器包含呈陣列排列的多個內容可尋址存儲單位(CAMcell)，並以 列為單位將其存儲內容與搜索數據比較來確定是否匹配(match)，以產生分別與列對應的 多個匹配位。根據每一內容可尋址存儲單位可存儲的狀態數目，內容可尋址存儲器可以是二元 (binary)內容可尋址存儲器、三元(ternary)內容可尋址存儲器或其它。當內容可尋址存儲器是二元內容可尋址存儲器時，每一內容可尋址存儲單位包括 數據存儲單位(data memory cell)及比較電路，其中，數據存儲單位存儲數據位及互補數 據位，以表示「0」及「 1，，這二種狀態中的一個。當內容可尋址存儲器是三元內容可尋址存儲器時，每一內容可尋址存儲單位包括 數據存儲單位、屏蔽存儲單位(mask memory cell)及比較電路，其中，數據存儲單位存儲數 據位及互補數據位，屏蔽存儲單位存儲屏蔽位及互補屏蔽位，二者相互配合以表示「0」、「 1」 及「不理會(don，t care)」這三種狀態中的一個。一般來說，不論是二元內容可尋址存儲器或三元內容可尋址存儲器，在每個比較 周期都需要對搜索位的輸入端、互補搜索位的輸入端及匹配位的輸出端進行預充電，如此 一來，將影響整體效能及功率消耗。

發明內容
因此，本發明的目的在於提供可以加快操作速度及降低功率消耗的內容可尋址存 儲器。於是，本發明的內容可尋址存儲器包含第一存儲單元及第二存儲單元。該第一存儲單元包括第一數據存儲單位、第一比較電路及第一靜態互補式金屬氧 化物半導體邏輯電路。該第一數據存儲單位用以存儲第一數據位。該第一比較電路耦接至 該第一數據存儲單位，用以比較第一搜索位與該第一數據位是否匹配，以輸出第一比較結 果。該第一靜態互補式金屬氧化物半導體邏輯電路耦接至該第一比較電路，用以對該第一 比較結果進行邏輯運算，以輸出第一匹配結果。該第二存儲單元包括第二數據存儲單位、第二比較電路及第二靜態互補式金屬氧 化物半導體邏輯電路。該第二數據存儲單位用以存儲第二數據位。該第二比較電路耦接至 該第二數據存儲單位，用以比較第二搜索位與該第二數據位是否匹配，以輸出第二比較結 果。該第二靜態互補式金屬氧化物半導體邏輯電路耦接至該第一靜態互補式金屬氧化物 半導體邏輯電路及該第二比較電路，用以對該第一匹配結果及該第二比較結果進行邏輯運 算，以輸出輸出匹配結果。


圖1是電路示意圖，說明本發明的內容可尋址存儲器的第一優選實施例；圖2(a)和圖2(b)是電路示意圖，說明第一優選實施例的存儲單元；圖3是電路示意圖，說明本發明的內容可尋址存儲器的第二優選實施例；圖4是電路示意圖，說明第二優選實施例的存儲單元；圖5是電路示意圖，說明第二優選實施例的存儲單元；圖6是電路示意圖，說明本發明的內容可尋址存儲器的第三優選實施例；圖7(a)和圖7(b)是電路示意圖，說明第三優選實施例的存儲單元；圖8是電路示意圖，說明本發明的內容可尋址存儲器的第四優選實施例；圖9是電路示意圖，說明第四優選實施例的存儲單元；圖10是電路示意圖，說明第四優選實施例的存儲單元；圖11是電路示意圖，說明本發明的內容可尋址存儲器的第五優選實施例；及圖12(a)和圖12(b)是電路示意圖，說明第五優選實施例的存儲單元。主要組件符號說明1、2 存儲單元11,21 數據存儲單位12、22 比較電路121 124 電晶體221 224 電晶體13,23 靜態互補式金屬氧化物半導體邏輯電路3、4 存儲單元31、32 數據存儲單位41、42 數據存儲單位33、34 比較電路43、44 比較電路35,45 靜態互補式金屬氧化物半導體邏輯電路5、6存儲單元51,61 數據存儲單位52、62 屏蔽存儲單位53、63 比較電路531 538 電晶體631 638 電晶體54,64 靜態互補式金屬氧化物半導體邏輯電路7、8存儲單元71、72 數據存儲單位81,82 數據存儲單位73、74 屏蔽存儲單位83、84 屏蔽存儲單位
75,76比較電路
85,86比較電路
77,87靜態互補式金屬氧化物半導體邏輯電路
91,92存儲單元
911,921數據存儲單位
912,922屏蔽存儲單位
913,923比較電路
914,924靜態互補式金屬氧化物半導體邏輯電路
具體實施例方式有關本發明的前述及其它技術內容、特點與功效，在以下配合參考附圖的五個優 選實施例的詳細說明中，將可清楚地呈現。本發明的內容可尋址存儲器適用於接收η個搜索位SBj及η個互補搜索位My 』並
輸出m個匹配位MBi,其中，i = 1 m，j = 1 η。內容可尋址存儲器的第一優選實施例參考圖1，本發明的內容可尋址存儲器的第一優選實施例是一二元內容可尋址存 儲器，且包含多個存儲單元1及多個存儲單元2 (圖1中只顯示位於第i列的存儲單元1、2 中的最後四個)。位於同一列的存儲單元1及存儲單元2交錯排列，且每一存儲單元1、2接
收η個搜索位SB^中的一個及η個互補搜索位@中的一個。每一存儲單元1包括數據存儲單位11、比較電路12及靜態互補式金屬氧化物半 導體邏輯(static CMOS logic)電路13，其中，數據存儲單位11存儲數據位DBi,」及互補數
據位D5U .比較電路12耦接至數據存儲單位11，並接收相對應的搜索位SBj、互補搜索位 i及數據存儲單位11存儲的數據位DBiij、互補數據位且比較相對應的搜索位SBp
JJ·>J
互補搜索位@及數據存儲單位11存儲的數據位DBiij、互補數據位是否匹配，以輸出
比較結果CRm ；靜態互補式金屬氧化物半導體邏輯電路13耦接至比較電路12及前一存儲 單元2，並接收比較電路12輸出的比較結果CRm及前一存儲單元2輸出的匹配結果MRi^
來進行邏輯運算，且輸出互補匹配結果Mu
ο 每一存儲單元2包括數據存儲單位21、比較電路22及靜態互補式金屬氧化物半導 體邏輯電路23，其中，數據存儲單位21存儲數據位DBi, j及互補數據位.比較電路22
耦接至數據存儲單位21，並接收相對應的搜索位SBp互補搜索位⑥及數據存儲單位21存
儲的數據位DBi,」、互補數據位且比較相對應的搜索位SBj、互補搜索位i及數據存
j』J ,JJ
儲單位21存儲的數據位DBm、互補數據位萬雲―是否匹配，以輸出互補比較結果C/ ,、7 .靜態
1J,
互補式金屬氧化物半導體邏輯電路23耦接至比較電路22及前一存儲單元1，並接收比較電路22輸出的互補比較結果.及前一存儲單元1輸出的互補匹配結果M/ ,#來進行邏輯
運算，且輸出匹配結果MRi,」。每一列的最後一個存儲單元2輸出的匹配結果MRi,n被當作匹 配位MBit5參考圖2(a)，對於每一存儲單元1，數據存儲單位11是靜態隨機存取存儲單位 (SRAM cell)；比較電路12包括兩個N型金屬氧化物半導體(NMOS)電晶體121、123及兩個 P型金屬氧化物半導體(PMOS)電晶體122、124，其中，N型金屬氧化物半導體電晶體121及
P型金屬氧化物半導體電晶體122分別由數據位DBm及互補數據位;^控制，且在相對應
的搜索位SBj的輸入端及比較結果CRiij的輸出端之間並聯連接，N型金屬氧化物半導體晶
體管123及P型金屬氧化物半導體電晶體124分別由互補數據位及數據位DBm控制，
且在相對應的互補搜索位;^的輸入端及比較結果CRm的輸出端之間並聯連接；靜態互補
式金屬氧化物半導體邏輯電路13是具有兩個輸入端及一個輸出端的與非門(NAND gate)。參考圖2 (b)，對於每一存儲單元2，數據存儲單位21是靜態隨機存取存儲單位；比 較電路22包括兩個N型金屬氧化物半導體電晶體221、223及兩個P型金屬氧化物半導體 電晶體222、224，其中，N型金屬氧化物半導體電晶體221及P型金屬氧化物半導體電晶體
222分別由互補數據位及數據位DBm控制，且在相對應的搜索位SBj的輸入端及互補 比較結果的輸出端之間並聯連接，N型金屬氧化物半導體電晶體223及P型金屬氧化 物半導體電晶體224分別由數據位DBi, j及互補數據位控制，且在相對應的互補搜索 位@的輸入端及互補比較結果%的輸出端之間並聯連接；靜態互補式金屬氧化物半導體邏輯電路23是具有兩個輸入端及一個輸出端的或非門(NOR gate)。以下說明本實施例的工作原理。對於每一存儲單元1，當數據存儲單位11存儲
的數據位DBq、互補數據位￡>萬,7.及相對應的搜索位SBp互補搜索位;^匹配時(例如 { dbKJ，DBij，^^·，幼」· }為10，1，0，1}或{1，0，1，0})，比較電路12輸出的比較結果CRi,
j是1，如果前一存儲單元2輸出的匹配結果MRi, 是1的話，則靜態互補式金屬氧化物半 導體邏輯電路13輸出的互補匹配結果]^是0，表示存儲單元1本身及前面存儲單元1、 2都是匹配的；而對於每一存儲單元2，當數據存儲單位21存儲的數據位DBM、互補數據位 @一及相對應的搜索位SBp互補搜索位i匹配時(例如丨Mi y DBl j SBj SB為{0,1,0,1}或{1，0，1，0})，比較電路22輸出的互補比較結果是0，如果前一存儲單元
1輸出的互補匹配結果M , M是0的話，則靜態互補式金屬氧化物半導體邏輯電路23輸出
的匹配結果MRi, j是1，表示存儲單元2本身及前面存儲單元1、2都是匹配的。因此，當每 一列的最後一個存儲單元2輸出的匹配結果MRi,n(即匹配位MBi)是1時，表示此列是匹配 的，否則，表示此列是不匹配的。由於本實施例利用靜態互補式金屬氧化物半導體邏輯電路
13、23來產生匹配位MBi,不需要對搜索位SBj的輸入端、互補搜索位@的輸入端及匹配位MBi的輸出端進行預充電，也沒有靜態電流，可以加快操作速度及降低功率消耗。內容可尋址存儲器的第二優選實施例參考圖3，本發明的內容可尋址存儲器的第二優選實施例是一二元內容可尋址存 儲器，且包含多個存儲單元3及多個存儲單元4 (圖3中只顯示位於第i列的存儲單元3、4 中的最後兩個)。位於同一列的存儲單元3及存儲單元4交錯排列，且每一存儲單元3、4接
收η個搜索位SB^中的兩個及η個互補搜索位@中的兩個。每一存儲單元3包括兩個數據存儲單位31、32、兩個比較電路33、34及一個靜態互 補式金屬氧化物半導體邏輯電路35，其中，數據存儲單位31存儲數據位DBi,」及互補數據位
DBi j .數據存儲單位32存儲數據位DBi, 及互補數據位D闢，^ .比較電路33耦接至數據 存儲單位31，並接收相對應的搜索位SBj、互補搜索位@及數據存儲單位31存儲的數據位 DBm、互補數據位Mu且比較相對應的搜索位SBj、互補搜索位i及數據存儲單位31存
J 5J
儲的數據位DBm、互補數據位是否匹配，以輸出比較結果CRm ；比較電路34耦接至數 據存儲單位32，並接收相對應的搜索位SBp1、互補搜索位及數據存儲單位32存儲的 數據位08^_1、互補數據位1^~_1 』且比較相對應的搜索位SBp1、互補搜索位^■及數據存
儲單位32存儲的數據位DBi, J1、互補數據位μ是否匹配，以輸出比較結果CRi^ ；靜態
互補式金屬氧化物半導體邏輯電路35耦接至比較電路33、34及前一存儲單元4，並接收比 較電路33、34輸出的比較結果CRi, 」 CR^1及前一存儲單元4輸出的匹配結果MR^2來進
行邏輯運算，且輸出互補匹配結果。每一存儲單元4包括兩個數據存儲單位41、42、兩個比較電路43、44及一個靜態互 補式金屬氧化物半導體邏輯電路45，其中，數據存儲單位41存儲數據位DBm及互補數據位
DBU .數據存儲單位42存儲數據位DBi, 及互補數據位D錢，^ .比較電路43耦接至數據
55
存儲單位41，並接收相對應的搜索位SBj、互補搜索位@及數據存儲單位41存儲的數據位 DBm、互補數據位Mu，且比較相對應的搜索位SBj、互補搜索位⑨及數據存儲單位41存 儲的數據位DBm、互補數據位萬互—是否匹配，以輸出互補比較結果Ci ,，，.比較電路44耦接
1J,
至數據存儲單位42，並接收相對應的搜索位SBy、互補搜索位及數據存儲單位42存 儲的數據位DBi, η、互補數據位b取，^ ,且比較相對應的搜索位SBp1、互補搜索位^及 數據存儲單位42存儲的數據位DBi, 、互補數據位是否匹配，以輸出互補比較結果 CRij-,.靜態互補式金屬氧化物半導體邏輯電路45耦接至比較電路43、44及前一存儲單元 3，並接收比較電路43、44輸出的互補比較結果CT^f1及前一存儲單元3輸出的互
8補匹配結果M/ ,』y_2來進行邏輯運算，且輸出匹配結果MRm。每一列的最後一個存儲單元4 輸出的匹配結果MRi,n被當作匹配位MBitl參考圖4，對於每一存儲單元3，數據存儲單位31、32與第一優選實施例的數據存 儲單位11相同，此處不再多加說明；比較電路33、34與第一優選實施例的比較電路12相 同，此處不再多加說明；靜態互補式金屬氧化物半導體邏輯電路35是一具有三個輸入端及 一個輸出端的與非門。參考圖5，對於每一存儲單元4，數據存儲單位41、42與第一優選實 施例的數據存儲單位21相同，此處不再多加說明；比較電路43、44與第一優選實施例的比 較電路22相同，此處不再多加說明；靜態互補式金屬氧化物半導體邏輯電路45是一具有三 個輸入端及一個輸出端的或非門。本實施例的工作原理可由第一優選實施例類推，此處不再多加說明。由於本實施 例是利用靜態互補式金屬氧化物半導體邏輯電路35、45來產生匹配位MBi,不需要對搜索位
SBj的輸入端、互補搜索位@的輸入端及匹配位MBi的輸出端進行預充電，也沒有靜態電
流，可以加快操作速度及降低功率消耗。值得注意的是，在第一優選實施例中，由於每一存儲單元1、2包括數據存儲單位 11、21、及比較電路12、22，因此，每一存儲單元1、2實質上包括內容可尋址存儲單位，並由 靜態互補式金屬氧化物半導體邏輯電路13、23產生匹配結果或互補匹配結果；在第二優選 實施例中，由於每一存儲單元3、4包括兩個數據存儲單位31、32、41、42及兩個比較電路33、 34、43、44，因此，每一存儲單元3、4實質上包括兩個內容可尋址存儲單位，並由靜態互補式 金屬氧化物半導體邏輯電路35、45產生匹配結果或互補匹配結果；但在其它實施例中，每 一存儲單元可以實質上包括更多內容可尋址存儲單位，並由靜態互補式金屬氧化物半導體 邏輯電路產生匹配結果或互補匹配結果。內容可尋址存儲器的第三優選實施例參考圖6，本發明的內容可尋址存儲器的第三優選實施例是一三元內容可尋址存 儲器，且包含多個存儲單元5及多個存儲單元6 (圖6中只顯示位於第i列的存儲單元5、6 中的最後四個)。位於同一列的存儲單元5及存儲單元6交錯排列，且每一存儲單元5、6接
收η個搜索位SB^中的一個及η個互補搜索位④中的一個。每一存儲單元5包括數據存儲單位51、屏蔽存儲單位52、比較電路53及靜態互補 式金屬氧化物半導體邏輯電路54，其中，數據存儲單位51存儲數據位DBy ；屏蔽存儲單位 52存儲屏蔽位CBm ；比較電路53耦接至數據存儲單位51及屏蔽存儲單位52，並接收相對
應的搜索位SBj、互補搜索位@、數據存儲單位51存儲的數據位DBi, j及屏蔽存儲單位52
存儲的屏蔽位CBi,」，且比較相對應的搜索位SB」、互補搜索位⑥、數據存儲單位51存儲的
數據位DBiij及屏蔽存儲單位52存儲的屏蔽位CBiij是否匹配，以輸出比較結果CRiij ；靜態 互補式金屬氧化物半導體邏輯電路54耦接至比較電路53及前一存儲單元6，並接收比較電 路53輸出的比較結果CRi, j及前一存儲單元6輸出的匹配結果MRi, 來進行邏輯運算，且
輸出互補匹配結果
ο每一存儲單元6包括數據存儲單位61、屏蔽存儲單位62、比較電路63及靜態互補式金屬氧化物半導體邏輯電路64，其中，數據存儲單位61存儲互補數據位Mij .屏蔽存儲 單位62存儲互補屏蔽位⑶^ .比較電路63耦接至數據存儲單位61及屏蔽存儲單位62， 並接收相對應的搜索位SBj、互補搜索位@數據存儲單位61存儲的互補數據位⑨一及
7、1J
屏蔽存儲單位62存儲的互補屏蔽位CAj ,且比較相對應的搜索位SBj、互補搜索位@、數
據存儲單位61存儲的互補數據位及屏蔽存儲單位62存儲的互補屏蔽位@是否匹
配，以輸出互補比較結果C/ ;_，y .靜態互補式金屬氧化物半導體邏輯電路64耦接至比較電路
1
63及前一存儲單元5，並接收比較電路63輸出的互補比較結果^^及前一存儲單元5輸
出的互補匹配結果M , ρ來進行邏輯運算，且輸出匹配結果MRi,」。每一列的最後一個存儲
單元6輸出的匹配結果MRi,n被當作匹配位MBitl每一存儲單元5、6的編碼方式及是否匹配如下表所示
CBijjCBij狀態是否匹配0/10/1不理會一定匹配0/11/00視SBj及SBj而定1/00/11視SBj及sbJ而定1/01/0無效一定不匹配參考圖7(a)，對於每一存儲單元5，數據存儲單位51及屏蔽存儲單位52都是靜態 隨機存取存儲單位；比較電路53包括四個N型金屬氧化物半導體電晶體531 534及四個 P型金屬氧化物半導體電晶體535 538，其中，N型金屬氧化物半導體電晶體531、532分 別由屏蔽位CBi, j及相對應的搜索位SB^控制，且在地電壓的輸入端及比較結果CRi, j的輸 出端之間串聯連接，N型金屬氧化物半導體電晶體533、534分別由數據位DBiij及相對應的
互補搜索位@控制，且在地電壓的輸入端及比較結果CRm的輸出端之間串聯連接，P型金
屬氧化物半導體電晶體535、536分別由相對應的搜索位SBj及數據位DBiij控制，且在操作 電壓的輸入端及比較結果CRm的輸出端之間串聯連接，P型金屬氧化物半導體電晶體537、
538分別由相對應的互補搜索位@及屏蔽位CBi, j控制，且在操作電壓的輸入端及比較結
果CRi, j的輸出端之間串聯連接；靜態互補式金屬氧化物半導體邏輯電路54是一具有兩個 輸入端及一個輸出端的與非門。參考圖7 (b)，對於每一存儲單元6，數據存儲單位61及屏蔽存儲單位62都是靜態 隨機存取存儲單位；比較電路63包括四個N型金屬氧化物半導體電晶體631 634及四 個P型金屬氧化物半導體電晶體635 638，其中，N型金屬氧化物半導體電晶體631、632
分別由互補屏蔽位及相對應的搜索位SBj控制，且在地電壓的輸入端及互補比較結果
10的輸出端之間串聯連接，N型金屬氧化物半導體電晶體633、634分別由互補數據位
及相對應的互補搜索位@控制，且在地電壓的輸入端及互補比較結果的輸出 端之間串聯連接，P型金屬氧化物半導體電晶體635、636分別由相對應的搜索位SBj及互補 數據位控制，且在操作電壓的輸入端及互補比較結果的輸出端之間串聯連接，P
型金屬氧化物半導體電晶體637、638分別由相對應的互補搜索位@及互補屏蔽位
控制，且在操作電壓的輸入端及互補比較結果的輸出端之間串聯連接；靜態互補式金
屬氧化物半導體邏輯電路64是一具有兩個輸入端及一個輸出端的或非門。以下說明本實施例的工作原理。對於每一存儲單元5，當數據存儲單位51存儲的
數據位DBi,」、屏蔽存儲單位52存儲的屏蔽位CBi, j及相對應的搜索位SBj、互補搜索位@
匹配時(例如..(DBi j CBl j SBj SBj 丨為{0，ι，ο，1}、{ι，ο，ι，ο}、{o，o，o，1}或{0，0，1，
0})，比較電路53輸出的比較結果CRiij是1，如果前一存儲單元6輸出的匹配結果MRi^是 1的話，則靜態互補式金屬氧化物半導體邏輯電路54輸出的互補匹配結果M ,;是0，表示 存儲單元5本身及前面存儲單元5、6都是匹配的；而對於每一存儲單元6，當數據存儲單位 61存儲的互補數據位j屏蔽存儲單位62存儲的互補屏蔽位及相對應的搜索位
SBj、互補搜索位@匹配時(例如嚴U CBu SBj SBj丨為{1，0，0，1}、{0,1,1,0},
{1，1，0，1}或{1，1，1，0})，比較電路63輸出的互補比較結果Z(是0，如果前一存儲單元
5輸出的互補匹配結果M ,，y_,是0的話，則靜態互補式金屬氧化物半導體邏輯電路64輸出
的匹配結果MRm是1，表示存儲單元6本身及前面存儲單元5、6都是匹配的。因此，當每一 列的最後一個存儲單元6輸出的匹配結果MRi,n(即匹配位MBi)是1時，表示此列是匹配的， 否則，表示此列是不匹配的。由於本實施例是利用靜態互補式金屬氧化物半導體邏輯電路
54,64來產生匹配位MBi,不需要對搜索位SBjW輸入端、互補搜索位@的輸入端及匹配位
MBi的輸出端進行預充電，也沒有靜態電流，可以加快操作速度及降低功率消耗。內容可尋址存儲器的第四優選實施例參考圖8，本發明的內容可尋址存儲器的第四優選實施例是一三元內容可尋址存 儲器，且包含多個存儲單元7及多個存儲單元8 (圖8中只顯示位於第i列的存儲單元7、8 中的最後兩個)。位於同一列的存儲單元7及存儲單元8交錯排列，且每一存儲單元7、8接
收η個搜索位SB^中的兩個及η個互補搜索位@中的兩個。每一存儲單元7包括兩個數據存儲單位71、72、兩個屏蔽存儲單位73、74、兩個比 較電路75、76及一個靜態互補式金屬氧化物半導體邏輯電路77，其中，數據存儲單位71存 儲數據位DBm ；數據存儲單位72存儲數據位DBi^ ；屏蔽存儲單位73存儲屏蔽位CBm ；屏 蔽存儲單位74存儲屏蔽位CBi^ ；比較電路75耦接至數據存儲單位71及屏蔽存儲單位73，
並接收相對應的搜索位SBj、互補搜索位@數據存儲單位71存儲的數據位DBi, j及屏蔽存儲單位73存儲的屏蔽位CBi,」，且比較相對應的搜索位SBj、互補搜索位、數據存儲單
位71存儲的數據位DBi, j及屏蔽存儲單位73存儲的屏蔽位CBi, j是否匹配，以輸出比較結 果CRi, j ；比較電路76耦接至數據存儲單位72及屏蔽存儲單位74，並接收相對應的搜索位
SBy、互補搜索位、數據存儲單位72存儲的數據位DBi, 及屏蔽存儲單位74存儲的
屏蔽位CBi, η，且比較相對應的搜索位SBf1、互補搜索位^^、數據存儲單位72存儲的數
據位DBi, 及屏蔽存儲單位74存儲的屏蔽位CBi, 是否匹配，以輸出比較結果CRi, ；靜 態互補式金屬氧化物半導體邏輯電路77耦接至比較電路75、76及前一存儲單元8，並接收 比較電路75、76輸出的比較結果CRi,」、CR^1及前一存儲單元8輸出的匹配結果MR^2來
進行邏輯運算，且輸出互補匹配結果y
ο每一存儲單元8包括兩個數據存儲單位81、82、兩個屏蔽存儲單位83、84、兩個比 較電路85、86及靜態互補式金屬氧化物半導體邏輯電路87，其中，數據存儲單位81存儲互
補數據位M。.數據存儲單位82存儲互補數據位；屏蔽存儲單位83存儲互補屏蔽 ^CBi j .屏蔽存儲單位84存儲互補屏蔽位⑶,^ .比較電路85耦接至數據存儲單位81及 屏蔽存儲單位83，並接收相對應的搜索位SBj、互補搜索位@、數據存儲單位81存儲的互 補數據位萬雲―及屏蔽存儲單位83存儲的互補屏蔽位CSu且比較相對應的搜索位SB」、 互補搜索位@數據存儲單位81存儲的互補數據位萬雲「；及屏蔽存儲單位83存儲的互補
J \1J
屏蔽位&一是否匹配，以輸出互補比較結果.比較電路86耦接至數據存儲單位82及
1J,
屏蔽存儲單位84，並接收相對應的搜索位SBf1、互補搜索位、數據存儲單位82存儲的
互補數據位萬^；及屏蔽存儲單位84存儲的互補屏蔽位(^,，爿，且比較相對應的搜索位
SBy、互補搜索位、數據存儲單位82存儲的互補數據位萬^；及屏蔽存儲單位84存
儲的互補屏蔽位f；是否匹配，以輸出互補比較結果α, .靜態互補式金屬氧化物半
導體邏輯電路87耦接至比較電路85、86及前一存儲單元7，並接收比較電路85、86輸出的
互補比較結果、C^_，p及前一存儲單元7輸出的互補匹配結果^^來進行邏輯
運算，且輸出匹配結果MRy。每一列的最後一個存儲單元8輸出的匹配結果MRi,n被當作匹 配位MBit5參考圖9，對於每一存儲單元7，數據存儲單位71、72與第三優選實施例的數據存 儲單位51相同，此處不再多加說明；屏蔽存儲單位73、74與第三優選實施例的屏蔽存儲單 位52相同，此處不再多加說明；比較電路75、76與第三優選實施例的比較電路53相同，此 處不再多加說明；靜態互補式金屬氧化物半導體邏輯電路77是一具有三個輸入端及一個 輸出端的與非門。參考圖10，對於每一存儲單元8，數據存儲單位81、82與第三優選實施例的數據存儲單位61相同，此處不再多加說明；屏蔽存儲單位83、84與第三優選實施例的屏 蔽存儲單位62相同，此處不再多加說明；比較電路85、86與第三優選實施例的比較電路63 相同，此處不再多加說明；靜態互補式金屬氧化物半導體邏輯電路87是一具有三個輸入端 及一個輸出端的或非門。本實施例的工作原理可由第三優選實施例類推，此處不再多加說明。由於本實施 例是利用靜態互補式金屬氧化物半導體邏輯電路77、87來產生匹配位MBi,不需要對搜索位
SBj的輸入端、互補搜索位⑥的輸入端及匹配位MBi的輸出端進行預充電，也沒有靜態電
流，可以加快操作速度及降低功率消耗。值得注意的是，在第三優選實施例中，由於每一存儲單元5、6包括數據存儲單位 51、61、屏蔽存儲單位52、62及比較電路53、63，因此，每一存儲單元5、6實質上包括內容可 尋址存儲單位，並由靜態互補式金屬氧化物半導體邏輯電路54、64產生匹配結果或互補匹 配結果；在第四優選實施例中，由於每一存儲單元7、8包括兩個數據存儲單位71、72、81、 82、兩個屏蔽存儲單位73、74、83、84及兩個比較電路75、76、85、86，因此，每一存儲單元7、8 實質上包括兩個內容可尋址存儲單位，並由靜態互補式金屬氧化物半導體邏輯電路77、87 產生匹配結果或互補匹配結果；但在其它實施例中，每一存儲單元可以實質上包括更多內 容可尋址存儲單位，並由靜態互補式金屬氧化物半導體邏輯電路產生匹配結果或互補匹配 結果。內容可尋址存儲器的第五優選實施例參考圖11，本發明的內容可尋址存儲器的第五優選實施例是一三元內容可尋址存 儲器，且包含多個存儲單元91及多個存儲單元92 (圖11中只顯示位於第i列的存儲單元 91、92中的最後四個)。位於同一列的存儲單元91及存儲單元92交錯排列，且每一存儲單
元91、92接收η個搜索位SBj中的一個及η個互補搜索位@中的一個。每一存儲單元91包括數據存儲單位911、屏蔽存儲單位912、比較電路913及靜態 互補式金屬氧化物半導體邏輯電路914，其中，數據存儲單位911存儲數據位DBi, j及互補
數據位My .屏蔽存儲單位912存儲互補屏蔽位《.比較電路913耦接至數據存儲單位
911，並接收相對應的搜索位SBj、互補搜索位@及數據存儲單位911存儲的數據位DBi,」、
互補數據位M,，，，且比較相對應的搜索位SBj、互補搜索位⑨及數據存儲單位911存儲的
數據位DBi,」、互補數據位是否匹配，以輸出比較結果CRi, j ；靜態互補式金屬氧化物半 導體邏輯電路914耦接至屏蔽存儲單位912、比較電路913及前一存儲單元92，並接收屏蔽 存儲單位912存儲的互補屏蔽位⑥、比較電路913輸出的比較結果CRi, j及前一存儲單
元92輸出的匹配結果MRi, η來進行邏輯運算，且輸出互補匹配結果
ο每一存儲單元92包括數據存儲單位921、屏蔽存儲單位922、比較電路923及靜態 互補式金屬氧化物半導體邏輯電路924，其中，數據存儲單位921存儲數據位DBi, j及互補
數據位.屏蔽存儲單位922存儲屏蔽位CBm ；比較電路923耦接至數據存儲單位921，
13並接收相對應的搜索位SBj、互補搜索位％7.及數據存儲單位921存儲的數據位DBi,」、互補 數據位D取且比較相對應的搜索位SBj、互補搜索位i及數據存儲單位921存儲的數據
J ,JJ
位DBi,」、互補數據位萬雲一是否匹配，以輸出互補比較結果.靜態互補式金屬氧化物半
1J？
導體邏輯電路924耦接至屏蔽存儲單位922、比較電路923及前一存儲單元91，並接收屏蔽 存儲單位922存儲的屏蔽位CBy、比較電路923輸出的互補比較結果及前一存儲單元
91輸出的互補匹配結果Μ、"來進行邏輯運算，且輸出匹配結果MRm。每一列的最後一個
存儲單元92輸出的匹配結果MRi,η被當作匹配位MBitl每一存儲單元91、92的編碼方式及是否匹配如下表所示 參考圖12 (a)，對於每一存儲單元91，數據存儲單位911及屏蔽存儲單位912都是 靜態隨機存取存儲單位；比較電路913與第一優選實施例的比較電路12相同，此處不再多 加說明；靜態互補式金屬氧化物半導體邏輯電路914是具有三個輸入端及一個輸出端的或
與反相門(0ΑΙ gate)，其中，屏蔽存儲單位912存儲的互補屏蔽位Cgj與比較電路913輸 出的比較結果CRi,」先作或運算，再與前一存儲單元92輸出的匹配結果MRi,η作與非運算， 以產生互補匹配結果參考圖12(b)，對於每一存儲單元92，數據存儲單位921及屏
ο
蔽存儲單位922都是靜態隨機存取存儲單位；比較電路923與第一優選實施例的比較電路 22相同，此處不再多加說明；靜態互補式金屬氧化物半導體邏輯電路924是具有三個輸入 端及一個輸出端的與或反相門(AOIgate)，其中，屏蔽存儲單位922存儲的屏蔽位CBm與比
較電路923輸出的互補比較結果<先作與運算，再與前一存儲單元91輸出的互補匹配 結果M/ , μ作或非運算，以產生匹配結果MRiij。 以下說明本實施例的工作原理。對於每一存儲單元91，當比較電路913輸出的比 較結果CRm是1或屏蔽存儲單位912存儲的互補屏蔽位%是1時，若前一存儲單元6輸 出的匹配結果MRi, η是1的話，靜態互補式金屬氧化物半導體邏輯電路914輸出的互補匹 配結果—是0，表示存儲單元91本身及前面存儲單元91、92都是匹配的；而對於每一存
儲單元92，當比較電路923輸出的互補比較結果是0或屏蔽存儲單位922存儲的屏蔽
位CBiij是0時，若前一存儲單元5輸出的互補匹配結果M/^.y是0的話，靜態互補式金屬氧化物半導體邏輯電路924輸出的匹配結果MRm是1，表示存儲單元92本身及前面存儲單 元91、92都是匹配的。因此，當每一列的最後一個存儲單元92輸出的匹配結果MRi,n(即匹 配位MBi)是1時，表示此列是匹配的，否則，表示此列是不匹配的。由於本實施例是利用靜 態互補式金屬氧化物半導體邏輯電路914、924來產生匹配位MBi,不需要對搜索位SBj的輸
入端、互補搜索位@的輸入端及匹配位MBi的輸出端進行預充電，也沒有靜態電流，可以
加快操作速度及降低功率消耗。值得注意的是，在上述實施例中，數據存儲單位11、21、31、32、41、42、51、61、71、 72、81、82、911、921及屏蔽存儲單位52、62、73、74、83、84、912、922是靜態隨機存取存儲單 位，但在其它實施例中，可以是其它類型的存儲單位。另外，靜態互補式金屬氧化物半導體 邏輯電路13、23、35、45、54、64、77、87、914、924並不限於實施例所述的，電路設計者也可依 據需求，設計為其它型態的靜態互補式金屬氧化物半導體邏輯電路。以上所述的僅是本發明的優選實施例而已，不能以此限定本發明實施的範圍，即 凡是依照本發明的權利要求及發明說明內容所作的簡單的等效變化與改進，都仍屬本發明 所覆蓋的範圍之內。
1權利要求
一種內容可尋址存儲器，包括第一存儲單元，包括第一數據存儲單位，用以存儲第一數據位；第一比較電路，耦接至所述第一數據存儲單位，用以比較第一搜索位與所述第一數據位是否匹配，以輸出第一比較結果；以及第一靜態互補式金屬氧化物半導體邏輯電路，耦接至所述第一比較電路，用以對所述第一比較結果進行邏輯運算，以輸出第一匹配結果；以及第二存儲單元，包括第二數據存儲單位，用以存儲第二數據位；第二比較電路，耦接至所述第二數據存儲單位，用以比較第二搜索位與所述第二數據位是否匹配，以輸出第二比較結果；以及第二靜態互補式金屬氧化物半導體邏輯電路，耦接至所述第一靜態互補式金屬氧化物半導體邏輯電路及所述第二比較電路，用以對所述第一匹配結果及所述第二比較結果進行邏輯運算，以輸出輸出匹配結果。
2.如權利要求1所述的內容可尋址存儲器，其中，所述第一靜態互補式金屬氧化物半 導體邏輯電路與所述第二靜態互補式金屬氧化物半導體邏輯電路互為不同型態的邏輯電 路。
3.如權利要求1所述的內容可尋址存儲器，其中，所述第一靜態互補式金屬氧化物半 導體邏輯電路為與非門，所述第二靜態互補式金屬氧化物半導體邏輯電路為或非門。
4.如權利要求1所述的內容可尋址存儲器，其中，所述第一存儲單元進一步包括 第三數據存儲單位，用以存儲第三數據位；以及第三比較電路，耦接至所述第三數據存儲單位，用以比較第三搜索位與所述第三數據 位是否匹配，以輸出第三比較結果；其中，所述第一靜態互補式金屬氧化物半導體邏輯電路進一步耦接至所述第三比較電 路，並對所述第一比較結果與所述第三比較結果進行邏輯運算，以輸出所述第一匹配結果。
5.如權利要求4所述的內容可尋址存儲器，其中，所述第二存儲單元進一步包括 第四數據存儲單位，用以存儲第四數據位；以及第四比較電路，耦接至所述第四數據存儲單位，用以比較第四搜索位與所述第四數據 位是否匹配，以輸出第四比較結果；其中，所述第二靜態互補式金屬氧化物半導體邏輯電路進一步耦接至所述第四比較電 路，並對所述第二比較結果、所述第四比較結果與所述第一匹配結果進行邏輯運算，以輸出 所述輸出匹配結果。
6.如權利要求5所述的內容可尋址存儲器，其中，所述第一靜態互補式金屬氧化物半 導體邏輯電路為與非門，所述第二靜態互補式金屬氧化物半導體邏輯電路為或非門。
7.如權利要求1所述的內容可尋址存儲器，其中，所述第一存儲單元進一步包括 第一屏蔽存儲單位，用以存儲第一屏蔽位；其中，所述第一比較電路進一步耦接至所述第一屏蔽存儲單位，並比較所述第一搜索 位、所述第一數據位及所述第一屏蔽位是否匹配，以輸出所述第一比較結果。
8.如權利要求7所述的內容可尋址存儲器，其中，所述第二存儲單元進一步包括 第二屏蔽存儲單位，用以存儲第二屏蔽位；其中，所述第二比較電路進一步耦接至所述第二屏蔽存儲單位，並比較所述第二搜索 位、所述第二數據位及所述第二屏蔽位是否匹配，以輸出所述第二比較結果。
9.如權利要求8所述的內容可尋址存儲器，其中，所述第一靜態互補式金屬氧化物半 導體邏輯電路為與非門，所述第二靜態互補式金屬氧化物半導體邏輯電路為或非門。
10.如權利要求8所述的內容可尋址存儲器，其中，所述第一存儲單元進一步包括 第三數據存儲單位，用以存儲第三數據位；第三屏蔽存儲單位，用以存儲第三屏蔽位；以及第三比較電路，耦接至所述第三數據存儲單位及所述第三屏蔽存儲單位，用以比較第 三搜索位、所述第三數據位及所述第三屏蔽位是否匹配，以輸出第三比較結果；其中，所述第一靜態互補式金屬氧化物半導體邏輯電路進一步耦接至所述第三比較電 路，並對所述第一比較結果與所述第三比較結果進行邏輯運算，以輸出所述第一匹配結果。
11.如權利要求10所述的內容可尋址存儲器，其中，所述第二存儲單元進一步包括 第四數據存儲單位，用以存儲第四數據位；第四屏蔽存儲單位，用以存儲第四屏蔽位；以及第四比較電路，耦接至所述第四數據存儲單位及所述第四屏蔽存儲單位，用以比較第 四搜索位、所述第四數據位及所述第四屏蔽位是否匹配，以輸出第四比較結果；其中，所述第二靜態互補式金屬氧化物半導體邏輯電路進一步耦接至所述第四比較電 路，並對所述第二比較結果、所述第四比較結果與所述第一匹配結果進行邏輯運算，以輸出 所述輸出匹配結果。
12.如權利要求11所述的內容可尋址存儲器，其中，所述第一靜態互補式金屬氧化物 半導體邏輯電路為與非門，所述第二靜態互補式金屬氧化物半導體邏輯電路為或非門。
13.如權利要求1所述的內容可尋址存儲器，其中，所述第一存儲單元進一步包括 第一屏蔽存儲單位，用以存儲第一屏蔽位；其中，所述第一靜態互補式金屬氧化物半導體邏輯電路進一步耦接至所述第一屏蔽存 儲單位，並對所述第一比較結果與所述第一屏蔽位進行邏輯運算，以輸出所述第一匹配結^ ο
14.如權利要求13所述的內容可尋址存儲器，其中，所述第二存儲單元進一步包括 第二屏蔽存儲單位，用以存儲第二屏蔽位；其中，所述第二靜態互補式金屬氧化物半導體邏輯電路進一步耦接至所述第二屏蔽存 儲單位，並對所述第二比較結果、所述第二屏蔽位與所述第一匹配結果進行邏輯運算，以輸 出所述輸出匹配結果。
15.如權利要求14所述的內容可尋址存儲器，其中，所述第一靜態互補式金屬氧化物 半導體邏輯電路為或與反相門，所述第二靜態互補式金屬氧化物半導體邏輯電路為與或反 相門。
全文摘要
一種內容可尋址存儲器，包含兩個存儲單元。其中一個存儲單元包括數據存儲單位，存儲第一數據位；比較電路，比較第一搜索位與第一數據位是否匹配，以輸出第一比較結果；及靜態互補式金屬氧化物半導體邏輯電路，對第一比較結果進行邏輯運算，以輸出第一匹配結果。其中另一存儲單元包括數據存儲單位，存儲第二數據位；比較電路，比較第二搜索位與第二數據位是否匹配，以輸出第二比較結果；及靜態互補式金屬氧化物半導體邏輯電路，對第一匹配結果及第二比較結果進行邏輯運算，以輸出輸出匹配結果。
文檔編號G11C8/00GK101908375SQ20091014600
公開日2010年12月8日 申請日期2009年6月5日 優先權日2009年6月5日
發明者江明澄 申請人:瑞昱半導體股份有限公司