半導體傳感器及其製造方法
2023-10-08 05:47:04 2
專利名稱：半導體傳感器及其製造方法
技術領域：
本發明涉及磁傳感器等的半導體傳感器及其製造方法，具體是涉及將InSb等作為活性層的化合物半導體磁傳感器或者包括能夠應用於電子器件等的Si上的化合物半導體的半導體傳感器及其製造方法。
背景技術：
近些年來，作為磁傳感器的霍爾元件，包括在DVD-ROM或VTR的驅動使用的無刷電機的磁極的位置檢測在內，正在行動電話或汽車用途等範圍廣闊的領域中為人們所使用。特別是高靈敏度且廉價的功耗比較小的霍爾元件的市場需求在不斷地擴大。
一般地說，霍爾元件的靈敏度與作為其材料的半導體材料的電子遷移率成比例，而霍爾元件的輸入電阻與材料的片電阻(sheet resistance)成比例。雖然霍爾元件的輸入電阻和靈敏度能夠在設計中進行調整，但是彼此折衷的關係。為此，形成高靈敏度而且大的輸入電阻的元件需要電子遷移率大、片電阻大的材料。電子遷移率μ與片電阻Rs、片載流子濃度Ns的關係，當設e為電荷時，則用下式表示。
1/(Rs*μ)＝Ns·e因此，要形成電子遷移率μ大、片電阻Rs大的材料就需要減小片載流子濃度Ns。
以往，一直使用電子遷移率比較大的InSb、InAs、GaAs等作為霍爾元件用材料，特別是體(bulk)單晶的電子遷移率大到75000cm2/Vs的InSb對於高靈敏度元件的形成是有利的。
通常，由於InSb或InAs的體單晶生長是困難的，所以在襯底上形成這些材料的薄膜而實現元件化。這時，如果膜質不好就會由於缺陷而產生載流子，則片載流子濃度增大，從而成為不適合於實用化的霍爾元件。此外，當為了提高膜質以改善電子遷移率而增厚膜厚時，片載流子濃度仍會增大，同樣不適合於實用化。
為了獲得高靈敏度而且功耗比較小的霍爾元件，需要在1μm左右的薄的薄膜上形成片載流子濃度為小於等於2×E12/cm2的優質的薄膜。為此，過去作為襯底一直使用晶體結構與InSb或InAs相同的GaAs，在1μm的膜厚的情況下獲得了片載流子濃度為2×E12/cm2左右的良好的膜。
但是，GaAS襯底價格昂貴、重量較重，多數情況下無法使用在LSI工藝中所使用的工藝設備。此外，由於在進行元件化時研磨襯底，所以研磨的碎削對於環境也是不利的。
如果能夠使用Si襯底，則上述的問題全部可以解決，而且，由於IC和磁傳感器的單片化也成為可能所以具有很大的優點。然而，在Si襯底上，也許是由於晶體構造與InSb、InAs不同，因而無法獲得優質的膜。例如，在特開平11-251657號公報中記載了當在(111)GaAs和(111)Si襯底上形成InSb時，能夠獲得高電阻的膜，此外，還記載了在(111)GaAs上形成InSb膜從而能夠獲得高電阻而且高靈敏度的磁傳感器。
但是，本發明人等根據上述的特開平11-251657號公報，在(111)Si上直接形成了1μm的InSb膜，結果確認無法獲得高電子遷移率的膜。
此外，(111)Si上的InSb膜和使用該膜的磁傳感器在上述的特開平11-251657號公報的專利申請之前就已經是公知的，並報告獲得了高靈敏度的磁傳感器(例如，「National Technical Report」1996，Vol.42，No.4，P84-P92)。但報告也指出為了獲得高靈敏度的膜而形成了大於等於3μm的InSb，因此高靈敏度且高電阻的元件形成是困難的。
發明內容
本發明就是鑑於這樣的問題而提出的，其目的在於能夠在Si襯底上形成電子遷移率高、片電阻比較大的InSb或InAs膜，從而能夠提供高靈敏度且低功耗的優良的半導體傳感器及其製造方法。
本發明人等進行研究的結果發現，雖然當在(100)Si或(111)Si襯底上直接形成InSb或InAs後，與現有技術同樣地採用1μm左右的膜厚得不到片載流子濃度小、高電子遷移率而且高電阻的膜，但通過在(111)Si襯底上首先形成由Ga、Al、In、As、Sb、P之中的至少2種或2種以上的元素構成的第1化合物半導體層之後再在其上形成InSb或InAs，能夠以1μm左右的膜厚獲得片載流子濃度小於等於2×E12/cm2的高電子遷移率而且高電阻的膜。
這樣的現象之所以在(100)Si中不會發生而在(111)Si上能夠獲得，人們推測是由於Si表面上的化學鍵個數不同的可能性高。
雖然在(111)Si與第1化合物半導體層之間會因晶體結構不同等而產生的缺陷，但該缺陷的影響卻不會波及第2化合物半導體。其結果，儘管第1化合物半導體與第2化合物半導體，通常晶格間隔存在5％或5％以上的不同，但認為能夠獲得良好的膜。此外，還確認了使用所獲得的薄膜形成霍爾元件，從而能夠形成高靈敏度而且比較高的電阻的元件，從而實現本發明的目的。
本發明，為了達到這樣的目的，在(111)面與襯底表面平行的Si襯底上設置了由Ga、Al、In、As、Sb、P之中的至少2種或2種以上的元素構成的第1化合物半導體層，進而在該第1化合物半導體層上設置了由InxGa1-xAsySb1-y(0＜x≤1.0，0≤y≤1.0)並且更優選地由InxGa1-xAsySb1-y(0.5≤x≤1.0，0≤y≤1.0)構成的第2化合物半導體層。其結果，第1化合物半導體層和第2化合物半導體層的(111)面成為與襯底表面平行。
該第2化合物半導體層作為功能層發揮作用。此外，按照使電流在上述第2化合物半導體層的面內方向上流動的方式在該第2化合物半導體層的兩端側設置了電極。
此外，優選地第1化合物半導體層是Al1-zGazAs(0≤z≤1)，優選地第2化合物半導體層是InAsySb1-y(0≤y≤1)。也可以在第2化合物半導體層中摻入雜質優選地摻入Si或Sn。
此外，優選地第2化合物半導體層除了與電極的接觸部分以外用鈍化膜覆蓋。
這樣的半導體傳感器通過首先在(111)面與襯底表面平行的Si襯底上形成由Ga、Al、In、As、Sb、P之中的至少2種或2種以上的元素構成的第1化合物半導體層，進而在第1化合物半導體層上形成由InxGa1-xAsySb1-y(0＜x≤1.0，0≤y≤1.0)構成的第2化合物半導體層，並在第2化合物半導體層上形成電極來進行製造。也可以在第2化合物半導體層中摻入Si或Sn雜質。
圖1是表示本發明的包含Si上的化合物半導體層的疊層體的剖面模式圖。
圖2是表示使用圖1所示的疊層體的磁傳感器的一個例子的剖面結構模式圖。
圖3是表示化合物半導體層的表面的X射線衍射結果的圖。
具體實施例方式
參看圖面說明本發明的實施方式。
圖1是表示本發明的包含Si上的化合物半導體層的疊層體的剖面模式圖。圖中標號1表示(111)Si襯底，2表示第1化合物半導體層，3表示第2化合物半導體層。
該疊層體，是在(111)面與襯底表面平行的Si襯底1上設置了由Ga、Al、In、As、Sb、P之中的至少2種或2種以上的元素構成的第1化合物半導體層2，進而在該第1化合物半導體層2上設置了由InxGa1-xAsySb1-y(0＜x≤1.0，0≤y≤1.0)構成的第2化合物半導體層3。並構成為使得第1化合物半導體層2和第2化合物半導體層3的(111)面與襯底表面平行。
襯底1需要是(111)Si，通常使用(111)±10度的襯底。
此外，第1化合物半導體層2用由Ga、Al、In、As、Sb、P之中的至少2種或2種以上的元素構成的第1化合物半導體構成，該第1化合物半導體層2的厚度通常為0.01μm～10μm，優選為0.1μm～5μm，更優選為0.5μm～2μm。Al1-zGazAs(0≤z≤1)作為第1化合物半導體層2是優選的例子，特別是GsAs是優選的例子。
此外，第2化合物半導體層3由InxGa1-xAsySb1-y(0≤y≤1)構成，該第2化合物半導體層3的厚度通常大於等於0.1μm，當增厚時片電阻就將減小。在形成高靈敏度而且電阻比較高的霍爾元件的情況下，通常是0.15μm～2μm，優選為0.3μm～1.5μm，更優選為0.5μm～1.2μm。InAsySb1-y(0≤y≤1)作為第2化合物半導體層3是優選的例子，特別是InSb或InAs是優選的例子。
此外，也可以在第2化合物半導體層2摻雜雜質。作為摻雜元素，Si或Sn等是優選的例子。作為雜質濃度，通常為1×E15/cm3～3.5×E16/cm3，優選為2×E15/cm3～2.5×E16/cm3，更優選為5×E15/cm3～2×E16/cm3。
圖2是表示使用圖1所示的疊層體的磁傳感器的一個例子剖面結構模式圖，圖中標號4表示金屬電極層，5表示保護層(鈍化膜)。另外，對於那些與圖1具有同一功能的構成要素賦予了同一標號。
該磁傳感器，是在(111)面與襯底表面平行的Si襯底上設置了由Ga、Al、In、As、Sb、P之中的至少2種或2種以上的元素構成的第1化合物半導體層2，進而在該第1化合物半導體層2上設置了由InxGa1-xAsySb1-y(0.5≤x≤1.0，0≤y≤1.0)構成的第2化合物半導體層3，構成為使得第1化合物半導體層2和第2化合物半導體層3的(111)面與襯底表面平行，進而在該第2化合物半導體層3的兩段側設置了金屬電極層4。該第2化合物半導體層3除了與金屬電極層4的接觸部分以外用保護層5(鈍化膜)覆蓋。
構成該磁傳感器的金屬電極層4通常是歐姆電極，優選地與傳感器層進行歐姆接觸。電極的材質可以是AuGe/Ni/Au等的眾知的多層電極，也可以是單層的金屬。
作為鈍化膜，SiN、SiON、SiO2是優選的例子。此外，作為本發明的磁傳感器包括霍爾元件或磁阻元件等。
實施例1.
首先，在直徑2英寸的(111)Si襯底上利用分子束外延(MBE)法依次地作為第1化合物半導體層2形成700nm的GaAs，作為第2化合物半導體層3形成1μm的InSb。
用X射線衍射法確認了第1化合物半導體層2和第2化合物半導體層3的(111)面是與襯底1的表面平行的。
電學特性使用van der Pauw法進行了測定。其結果，獲得了片載流子濃度為1.7×E12/cm2、電子遷移率也大於等於37000的良好的特性。
比較例1.
首先，在直徑2英寸的(111)Si襯底上利用分子束外延(MBE)法直接地形成了1μm的InSb膜。
電學特性使用van der Pauw法進行了測定。其結果，獲得了片載流子濃度大到3.1×E12/cm2，而電子遷移率卻只獲得11000cm2/Vs。
實施例2.
其次，在上述的實施例1所形成的疊層襯底上，使用光刻法形成作為與圖2同樣的磁傳感器的霍爾元件，並測定了霍爾元件特性。另外，電極是利用真空蒸鍍法連續蒸鍍了Ti層100nm、Au層600nm後使用的。霍爾元件的晶片尺寸為360μm×360μm，同時形成了3種設計不同的結構，在50mT的磁場中施加1V的輸入電壓對各個設計結構的元件的特性進行了評價。其結果如表1所示。
表1.
確認了用設計B能夠形成元件電阻大於等於300Ω、而靈敏度也大於等於60mV、以及低功耗而且高靈敏度的霍爾元件。雖然通過設計也能夠獲得更高的靈敏度，但在該情況下電阻就要減小(設計A)，雖然能夠獲得更高的電阻，但在該情況下，雖然靈敏度變差(設計C)，但由於片載流子濃度為1.7E12/cm2是良好的，所以設計的自由度增大，從而能夠進行高靈敏度且高電阻的元件設計。
比較例2.
其次，在比較例1中所形成的InSb膜上，使用光刻法與實施了2同樣地形成霍爾元件並進行了特性評價。其結果如表2所示。
表2.
確認了在設計A中雖然表示出與實施例2的設計B大致相同的元件電阻，但這時的靈敏度是33mV，只獲得了實施例2的62mV的大約50％。由於靈敏度和電阻是折衷的，所以雖然能夠使靈敏度提高到比33mV更高，但在該情況下，由於元件電阻會進一步減小，所以與實施例比，高靈敏度而且高電阻的元件形成是不可能的。其原因在於由於材料的片載流子濃度大到3.1×E12/cm2，所以沒有設計的自由度。
實施例3.
在直徑2英寸的(111)Si襯底上，利用分子束外延(MBE)法依次地作為第1化合物半導體層2形成700nm的GaAs，作為第2化合物半導體層3形成0.7μm的InSb。在InSb的成膜時進行的是2階段生長。
用X射線衍射法確認了第1化合物半導體層和第2化合物半導體層的(111)面是與襯底的表面平行的。單晶是通過進行InSb的(220)面的測定而確認的。其結果如表3所示。每隔120度獲得了3個峰值，因此能夠確認已成為單晶膜。
電學特性使用van der Pauw法進行了測定。其結果是獲得了片載流子濃度為1.0E12/cm2，而電子遷移率也為48000cm2/Vs的良好的特性。
其次，在上述第2化合物半導體層上，使用光刻法形成作為與圖2同樣的磁傳感器的霍爾元件，並測定了霍爾元件特性。另外，電極是利用真空蒸鍍法連續蒸鍍Ti層100nm、Au層600nm後使用。霍爾元件的晶片尺寸為360μm×360μm，同時形成了3種設計不同的結構，在50mT的磁場中施加1V的輸入電壓對各個設計結構的元件的特性進行了評價。結果如下表所示。
確認了用設計B也能夠形成元件電阻大於等於300Ω、靈敏度80mV、以及低功耗而且高靈敏度的元件。雖然通過設計還能夠獲得更高的靈敏度，但在該情況下，電阻就要減小(設計A)，雖然也能夠獲得更高的電阻，但在該情況下，雖然靈敏度變差(設計C)，但由於材料的片載流子濃度為1.0E12/cm2是良好的，所以能夠進行設計的自由度大、高靈敏度且高電阻的元件設計。
表3.
工業上利用的可能性.
在(111)面與襯底表面平行的Si襯底上設置了由Ga、Al、In、As、Sb、P之中的至少2種或2種以上的元素構成的第1化合物半導體層，進而在該第1化合物半導體層上設置了由InxGa1-xAsySb1-y(0＜x≤1.0，0≤y≤1.0)構成的第2化合物半導體層。因此，第1化合物半導體層與第2化合物半導體的(111)面成為與襯底表面平行，從而能夠在Si襯底上形成電子遷移率高、片電阻比較大的InSb或InAs膜。作為結果，能夠使用與GaAs襯底相比廉價且通用性強而且適於環保的Si襯底，在工業上提供高靈敏度而且低功耗的優良的元件。
權利要求
1.一種半導體傳感器，其特徵在於，具備在(111)面與襯底表面平行的Si襯底上設置的由Ga、Al、In、As、Sb、P之中的至少2種或2種以上的元素構成的第1化合物半導體層；在該第1化合物半導體層上設置的由InxGa1-xAsySb1-y(0＜x≤1.0，0≤y≤1.0)構成並作為功能層起作用的第2化合物半導體層；以及按照使電流在該第2化合物半導體層的面內方向上流動的方式在該第2化合物半導體層的兩端側設置的電極。
2.根據權利要求1所述的半導體傳感器，其特徵在於上述第1化合物半導體層和第2化合物半導體層的(111)面是與上述襯底表面平行的。
3.根據權利要求1所述的半導體傳感器，其特徵在於上述第1化合物半導體層是Al1-zGazAs(0≤z≤1)。
4.根據權利要求1所述的半導體傳感器，其特徵在於上述第2化合物半導體層是InxGa1-xAsySb1-y(0.5≤x≤1.0，0≤y≤1.0)。
5.根據權利要求4所述的半導體傳感器，其特徵在於上述第2化合物半導體層是InAsySb1-y(0≤y≤1)。
6.根據權利要求1所述的半導體傳感器，其特徵在於上述第2化合物半導體層的厚度大於等於0.15μm且小於等於2μm。
7.根據權利要求1所述的半導體傳感器，其特徵在於在上述第2化合物半導體層中摻入了雜質。
8.根據權利要求6所述的半導體傳感器，其特徵在於上述雜質是Si或Sn。
9.根據權利要求1所述的半導體傳感器，其特徵在於上述第2化合物半導體層除了與上述電極的接觸部分以外用鈍化膜覆蓋。
10.根據權利要求1所述的半導體傳感器，其特徵在於是上述第2化合物半導體層為感磁層的檢測磁通密度的傳感器。
11.一種半導體傳感器的製造方法，其特徵在於，包括在(111)面與襯底表面平行的Si襯底上形成由Ga、Al、In、As、Sb、P之中的至少2種或2種以上的元素構成的第1化合物半導體層；進而在該第1化合物半導體層上形成由InxGa1-xAsySb1-y(0＜x≤1.0，0≤y≤1.0)構成的第2化合物半導體層；以及在該第2化合物半導體層上形成多個電極。
12.根據權利要求10所述的半導體傳感器的製造方法，其特徵在於上述第1化合物半導體是Al1-zGazAs(0≤z≤1)。
13.根據權利要求10所述的半導體傳感器的製造方法，其特徵在於上述第2化合物半導體層是InxGa1-xAsySb1-y(0.5≤x≤1.0，0≤y≤1.0)。
14.根據權利要求13所述的半導體傳感器的製造方法，其特徵在於上述第2化合物半導體層是InAsySb1-y(0≤y≤1)。
15.根據權利要求10所述的半導體傳感器的製造方法，其特徵在於上述第2化合物半導體層的厚度大於等於0.15μm且小於等於2μm。
16.根據權利要求10所述的半導體傳感器的製造方法，其特徵在於在上述第2化合物半導體層中摻入了Si或Sn雜質。
全文摘要
本發明涉及半導體傳感器及其製造方法，能夠在Si襯底上形成電子遷移率高、片電阻比較大的InSb或InAs膜成，從而在工業上提供高靈敏度而且低功耗的優良的元件。在(111)Si襯底上首先形成由Ga、Al、In、As、Sb、P之中的至少2種或2種以上的元素構成的第1化合物半導體層(2)，再在該第1化合物半導體層(2)上，作為第2化合物半導體層(3)通過形成InSb或InAs而獲得膜厚1μm左右的高電子遷移率而且高電阻的膜。進而，使用所獲得的薄膜形成霍爾元件，從而能夠形成高靈敏度而且電阻比較高的元件。
文檔編號H01L43/06GK1754270SQ200480005399
公開日2006年3月29日 申請日期2004年2月26日 優先權日2003年2月26日
發明者柴田佳彥, 井瀨修史 申請人:旭化成電子株式會社