採樣電路與採樣方法
2023-10-09 14:55:04
專利名稱：採樣電路與採樣方法
技術領域：
本發明與數據採樣技術有關，尤指一種藉由比較所讀回的數據來動態校 正採樣信號(通常為一頻率)，以正確採樣該數據的採樣電路與其採樣方法。
背景技術：
一般在數字電路中都會提供一採樣信號(通常為一頻率)來作為採樣數
據時的參考基準，例如在雙倍數據速率動態存取存儲器(DDR DRAM)中，存 在有數據信號(data signal )、以及數據採樣信號(data strobe signal), 其中數據採樣信號的上升沿(rising edge)以及下降沿(falling edge)在 理想情況下需位於凝:據信號的凝:據有效區間內，如此一來系統才能正確的採 樣出輸入數據的位值。
在現有技術中，通常在系統剛開始運作時數據採樣電路會先進入一測試 模式，並借著讀取一串已知的位流(known bit stream)來檢測數據採樣信 號是否能夠正確的採樣出數據信號，並定出一最佳的數據採樣信號。但是在 電路中隨著操作時間的增加，各種環境因素(例如溫度)也會隨著改變，這 些改變會讓數據採樣信號與數據信號間的相位關係發生變化，使得採樣出的 數據信號的位值可能發生錯誤。現有技術通常選擇忽略這個問題，或者在系 統開始運作一段時間後再度進入測試模式並讀取已知的位流來進行校正。用 來測試的位流若太少則在統計上無法代表有意義的長期趨勢(long term trend),因為可能會受到噪聲的幹擾；若位流太長或測試頻率太頻繁又會浪 費系統的帶寬而影響正常才喿作;漠式下的工作。
發明內容
所以本發明提供一種藉由比較所讀回的數據來動態校正採樣信號(通常 為一頻率)，以正確採樣該數據的採樣電路與其採樣方法，如此一來便不需停 止系統正在進行中的工作而進入測試模式來校正該採樣信號，以解決上述問題。
5依據本發明的實施例，其提供了一種採樣電路。該採樣電路包括 一延遲控制單元用來將一採樣信號延遲一第一延遲量以產生一第一延遲信號以及延遲一第二延遲量以產生一第二延遲信號； 一第一採樣單元，耦接該延遲控制單元，用來依據該第一延遲信號來採樣一輸入數據以得到一第一採樣值，該第一採樣單元用來產生該輸出數據； 一第二採樣單元，耦接該延遲控制單元，用來依據該第二延遲信號來採樣該輸入數據以得到一第二採樣值；以及一處理單元，耦接該延遲控制單元與該第一、第二採樣單元，用來^4居該第一、第二採樣值控制該延遲控制單元至少調整該第 一延遲量以校正該第 一延遲信號。
依據本發明的實施例，其還提供了一種採樣方法。該採樣方法包括將一採樣信號延遲一第一延遲量以產生一第一延遲信號；將該採樣信號延遲一第二延遲量以產生一第二延遲信號；依據該第 一延遲信號來採樣一輸入數據以得到一第一採樣值，該第一採樣單元用來產生該輸出數據；依據該第二延遲信號來採樣該輸入數據以得到一第二採樣值；根據該第一、第二採樣值來至少調整該第 一延遲量以校正該第 一延遲信號。
依據本發明的實施例，其又提供了一種用於一存儲器的採樣方法，其包括產生一數據信號；產生一數據採樣信號；以一第一延遲量延遲該數據採樣信號，以產生一第一延遲信號；以一第二延遲量延遲該數據採樣信號，以產生一第二延遲信號；利用該第一延遲信號對該數據信號進行採樣，以產生一第一採樣值；利用該第二延遲信號對該數據信號進行採樣，以產生一第二採樣值；對該第一採樣值及該第二採樣值進行一第一比較；以及依據該第一比較的結果，調整該第一延遲量。
圖1為本發明採樣電路之一較佳實施例的框圖。
圖2 (a)至(d)為輸入數據Din、第一延遲信號SD1、第二延遲信號SD2以及第三延遲信號S。3的波形與第一採樣值DOTt、第二採樣值02以及第三採樣值DJ司的關係示意圖。
圖3為輸入數據Din、第一延遲信號Sm以及第三延遲信號S。3的波形與第一採樣值D。ut以及第三採樣值D3間的關係示意圖。
主要組件的附圖標號說明100採樣電路
110延遲控制單元
120、130、 140採樣單元
150處理單元
160移位寄存器
170延遲鏈
180計數器
190、195 比較器
200動態隨機存取存儲器
具體實施例方式
請參考圖1，圖1為本發明採樣電路100之一較佳實施例的框圖。在本實施例中，採樣電路100為一動態隨機存取存儲器(dynamic random accessmemory, DRAM)的數據採樣電路，其自一 DRAM 200接收一數據信號Din (datasignal)及一數據採樣信號Sin (data strobe signal),並依據該數據採樣信號Sin來對該數據信號Di。進行採樣，然而熟悉此項技術的人應可理解，本發明的採樣電路並不限於存儲器領域的應用。採樣電路100包括一延遲控制單元IIO、 一第一採樣單元120、 一第二採樣單元130、 一第三採樣單元140以及一處理單元150。在本實施例中，當採樣電路100進行初始化時，採樣
電路100會先進入一測試模式，此時一串已知的位流會作為輸入數據Din輸入
至採樣電路100，延遲控制單元110則將一採樣信號Sin延遲若干個延遲量後由採樣單元來分別採樣該位流以得到與延遲量相對應的若干個採樣值，處理單元150根據該已知位流與該若干個採樣值作比較後定出一初始延遲量，使得採樣信號Sin被延遲該初始延遲量後能夠正確地採樣該位流並且具有最大的誤差容限(error margin )。然而應注意的是，上述初始化時的測試才莫式操:作並非本發明的限制條件之一。
決定出初始延遲量後採樣電路100恢復為正常操作模式，此時輸入數據Dh輸入至釆樣電路100,延遲控制單元110將初始延遲量作為第一延遲量來延遲採樣信號Sin後產生一第一延遲信號SD1，並將第一延遲信號Sw輸入第一採樣單元120，第一採樣單元120則利用第一延遲信號SM來釆樣輸入數據Din以產生一第一採樣值D。ut作為輸出數據。請同時參考圖1與圖2,圖2為輸入數據Dh、第一延遲信號S。,、第二延遲信號S。2以及第三延遲信號S。3的波形與
第一採樣值D。ut、第二採樣值02以及第三採樣值D3間的關係示意圖。延遲控
制單110亦會產生小於該第一延遲量的第二延遲量與產生大於該第一延遲量
的第三延遲量，採樣信號Sin被延遲第二延遲量後成為一第二延遲信號S。2並
被輸入至第二採樣單元130，第二採樣單元130利用第二延遲信號S。2來採樣輸入數據Di。以產生一第二採樣值D2;同樣地，採樣信號Sin被延遲第三延遲量後成為一第三延遲信號S。3並被輸入至第三釆樣單元140,第三採樣單元140
利用第三延遲信號SD3來採樣輸入數據Din以產生一第三採樣值D3。以輸入信
號的位值為1時且為上升沿採樣(rising edge trigger)為例，請參考圖2(a),第一延遲信號S^由於是採用初始延遲量來延遲採樣信號S^所產生，所以第一延遲信號S^的上升沿理論上會發生在位值為1的數據有效區間的中心處，如此才會有最大的誤差容限，而在本實施例中，該第一、第二延遲量
之間的第一差值Pm等於該第一、第三延遲量之間的第二差值P。2,此時根據第
一延遲信號SD1、第二延遲信號S。2以及第三延遲信號SD3來採樣的第一採樣值
D。ut、第二釆樣值D2以及第三採樣值D3皆為位1，請注意，第一差值Pm與第二差值P。2可由設計者根據釆樣電路100可容許的誤差容限來決定。
當操作時間增加，各種環境因素(例如，溫度)隨著改變時，輸入數據
D^與第一延遲信號S:n間的相位關係發生變化，有可能使得第一延遲信號SD1的上升沿往前移或往後移。在第一種情況中，若第一延遲信號Sm上升沿的前
移量大於一臨界值，如圖2 (b)所示，此時根據第一延遲信號Sm所採祥的第一採樣值D。w以及根據第三延遲信號S。3所採樣的第三採樣值D3仍為正確的位值1，但是根據第二延遲信號S。2所採樣到的第二採樣值D2則為錯誤的位值0。也就是說，當採樣電路100處於正常操作模式下時，若處理單元150檢測到第 一採樣值D。ut與第三採樣值D3相同，而第二採樣值D2與第 一採樣值D。ut及第
三採樣值D3皆不同時，則可判斷第一延遲信號Srn上升沿發生前移，處理單元150會發出控制信號Se來通知延遲控制單元110增加第一延遲量，直到該第
一、第二、第三採樣值皆相同為止。同樣地，在第二種情況中，若第一延遲
信號Sm上升沿的後移量大於一臨界值，如圖2(C)所示，此時根據第一延遲
信號Sw所採樣的第一採樣值D。ut以及根據第二延遲信號S。2所採樣的第二採樣值D2仍為正確的位值1,但是根據第三延遲信號SD3所釆樣到的第三釆樣值D3則為錯誤的位值0。也就是說，當釆樣電路100處於正常操作模式下時，若
8處理單元150 ^r測到第一釆樣值D則與第二採樣值D2相同，而第三採樣值D3與第一採樣值D。ut及第二採樣值仏皆不同時，則可判斷第一延遲信號Sm上升沿發生後移，處理單元150會發出控制信號Se來通知延遲控制單元110減少第一延遲量，直到該第一、第二、第三採樣值皆相同為止。請注意，本發明不需要知道輸入數據Din的正確位值，輸入數據Din可為正常操作模式下系統所讀取的數據，也就是說利用本發明採樣電路不需要中斷系統正在進行中的動作，而在線進行實時校正(on the fly)，因此不需考慮佔用系統帶寬的問題。
另一種處理單元150可能檢測到的問題是第二採樣值02與第三採樣值D3皆與第一採樣值D滅不同，如圖2 (d)所示。這種情況發生在由設計者所定義的第一差值Pm與第二差但P。2的值太大使得第二延遲信號S。2與第三延遲信號S。3皆釆樣到錯誤的位值，所以當處理單元150檢測到第二採樣值D2與第三採樣值03皆與第一採樣值D滅不同時，處理單元150會發出控制信號Sc來通知延遲控制單元110增加第二延遲量以及減少第三延遲量來減少第一差值Pm與第二差值P。2的值，直到該第二、第三採樣值其中之一與該第一採樣值D。ut相同為止。
在本實施例中，延遲控制電路110包括一延遲鏈170,其由複數個延遲單元(例如64個)相互串接所構成。此外延遲控制電路110亦包括一移位寄存器(shift register) 160，其包括與延遲鏈170中的延遲單元的數目相同的欄位，而在這些欄位當中僅有其中之一的值被設定為l,其它則被設定為0，以用來標示第一延遲信號Sw應自延遲鏈170的哪一級延遲單元取出。而於本實施例中，第二延遲信號S。2所被取出的級數與第一延遲信號Sm所被取出的級數之間相差一固定級數，而第三延遲信號S。3所被取出的級數與第一延遲信號SD1所被取出的級數之間亦相差 一 固定級數(於圖1所示，均固定相差2級)，故當第 一延遲信號SD1所被取出的級數因移位寄存器16 0中所儲存的數值有所改變而隨之改變時，第二延遲信號S。2及第三延遲信號S。3所被取出的級數亦會跟著改變。應注意的是，雖然本實施例以移位寄存器160來實現延遲信號的延遲量的標示，但是本發明並不以此為限，其它能夠達到相同目的的電路組態，亦為本發明所欲保護的範圍；又雖然本實施例中第二延遲信號S。2及第三延遲信號S。3與第一延遲信號SM之間的延遲差值屬固定，但是本發明並不以此為限，在其它實施例中，其並不需要為固定值，而可依照處理單元的控
9制而為其它任意數值。
在本實施例中，處理單元中包括一第一比較器190及一第二比較器195，均以異或門(XOR gate)來實現，其中第一比較器190用來比較第一採樣值D。ut與第二採樣值D2之間的異同，第二比較器195則用來比較第一採樣值D。ut與第三釆樣值03之間的異同。為了增加釆樣電路100的穩定度，處理單元150可包含一計數器180，用來於特定期間內或是特定次數的釆樣當中，分別計數第一比較器190及第二比較器195所檢測到該第一採樣值與另兩個採樣值產生相異的相異次數，當該相異次數大於一臨界值時處理單元150才會指示延遲控制電路110增加(在第二採樣值D2與第一、第三採樣值D。ut、 03不同的情形下)或減少(在第三採樣值D3與第一、第二採樣值D。ut、"不同的情形下)該第一延遲量、或縮小該第一、第二差值(在第二、第三採樣值D2、 03與第一採樣值D。ut不同的情形下)，這是為了觀察採樣值改變的長期趨勢，以避免因為如噪聲等因素，使得處理單元150過於頻繁地、甚至錯誤地命令延遲控制單元110調整第一、第二、第三延遲量。
請注意，圖1所示為本發明一較佳實施例，由於環境因素對第一延遲信號Sm飄移的影響， 一般來說均為一固定趨勢(trend )，則可以藉由只檢測兩個採樣值來判斷是否需要調整延遲量，亦即第二釆樣單元130與第三採樣單元140可以只留下其中之一。例如若第一延遲信號Sm的上升沿只會往後移而不會發生往前移的狀況，則第二採樣單元130可以捨棄；反之，若第一延遲信號Sw的上升沿只會往前移而不會發生往後移的狀況，則第三採樣單元140可以捨棄。以第一延遲信號SM的上升沿只會往後移而不會發生往前移的狀況
舉例說明，請參考圖3,圖3為輸入數據Din、第一延遲信號Sw以及第三延遲
信號SD3的波形與第一採樣值D。ut以及第三採樣值D3間的關係示意圖。假設在初始狀態時便妥善設定了第二差值PD2, —般正常狀態下第一延遲信號SD1以及第三延遲信號S。3皆會正確地採樣到輸入數據Din,如圖3 (a)表示，因此第一釆樣值D。ut以及第三採樣值03皆為正確的位值1，由於第一延遲信號Sm只會往後飄移，所以可以不用如圖2般考慮第二採樣值D2，唯一可能發生的情形如圖3(b)所示，由於第一延遲信號Scn只會往後飄移，因此當處理單元15 0才企測到第 一採樣值Di與第三釆樣值D3不同時，處理單元150會發出控制信號Se來通知延遲控制單元110減少第一延遲量，直到該第一、第二採樣值相同為止。同理，若第一延遲信號SM的上升沿只會往前移而不會往後移時，則第三採樣單元140可以捨棄，在此不再贅述。
以上所述僅為本發明的較佳實施例，凡依本發明申請專利範圍所做的均等變化與修飾，皆應屬本發明的涵蓋範圍。
權利要求
1. 一種採樣電路，用來採樣輸入數據以得到輸出數據，該採樣電路包括延遲控制單元，用來將採樣信號延遲第一延遲量以產生第一延遲信號，並延遲第二延遲量以產生第二延遲信號；第一採樣單元，耦接該延遲控制單元，用來依據該第一延遲信號來採樣輸入數據，以得到第一採樣值，該第一採樣單元用來產生該輸出數據；第二採樣單元，耦接該延遲控制單元，用來依據該第二延遲信號來採樣該輸入數據，以得到第二採樣值；以及處理單元，耦接該延遲控制單元與該第一、第二採樣單元，用來根據該第一、第二採樣值，控制該延遲控制單元至少調整該第一延遲量，以校正該第一延遲信號。
2. 如權利要求1所述的採樣電路，其中當該採樣電路進入測試才莫式時，該延遲控制單元依據測試結果來設定該第一延遲量，並在該第一延遲量完成設定之後決定該第二延遲量；並且，該採樣電路在正常操作模式下採樣該輸入數據以得到該輸出數據。
3. 如權利要求1所述的採樣電路，其中該處理單元包括計數器，用來計數;險測該第一、第二採樣值相異時的相異次數，當該相異次數大於臨界值時，該處理單元同時增加或者同時減少該第一、第二延遲量，直到該第一、第二採樣值相同為止。
4. 如權利要求1所述的採樣電路，其還包括第三採樣電路，耦接該延遲控制單元，用來依據第三延遲信號來採樣該輸入數據以得到第三採樣值；其中，該延遲控制單元將該採樣信號延遲第三延遲量以產生該第三延遲信號，以及該處理單元根據該第一、第二與第三採樣值來控制該延遲控制單元至少調整該第一延遲量；並且，當該採樣電路進入測試模式時，該延遲控制單元依據測試結果設定該第一延遲量，接著設定小於該第一延遲量的該第二延遲量、並設定大於該第一延遲量的該第三延遲量，而該第一、第二延遲量之間的第一差值等於該第一、第三延遲量之間的第二差值；並且，該採樣電路在正常操作模式下採樣該輸入悽t據，以得到該輸出數據。
5. 如權利要求4所述的釆樣電路，其中該處理單元若檢測到該第一、第二採樣值相同而該第三採樣值相異於該第一採樣值，則減少該第一、第二、第三延遲量，直到該第一、第二、第三採樣值皆相同為止；若^r測到該第一、第三採樣值相同而該第二採樣值相異於該第一採樣值，則增加該第一、第二、第三延遲量，直到該第一、第二、第三採樣值皆相同為止；若4企測到該第二、第三採樣值皆與該第一採樣值相異，則縮小該第一、第二差值，直到該第二、第三採樣值其中之一與該第一採樣值相同為止；並且，該處理單元還包括計數器，用來計數;險測到該第一、第二、第三採樣值中的一個採樣值與另兩個採樣值相異時的相異次數，當該相異次數大於臨界值時，該處理單元才增加或減少該第一、第二、第三延遲量或縮小該第一、第二差值。
6. —種採樣方法，用來採樣輸入數據以得到輸出數據，該採樣方法包括將採樣信號延遲第一延遲量，以產生第一延遲信號；將該採樣信號延遲第二延遲量，以產生第二延遲信號；依據該第一延遲信號來釆樣輸入數據，以得到第一採樣值，該第一採樣單元用來產生該輸出數據；依據該第二延遲信號來採樣該輸入數據，以得到第二採樣值；根據該第一、第二採樣值來至少調整該第延遲量，以校正該第一延遲信號。
7. 如權利要求6所述的採樣方法，還包括在測試模式下，依據測試結果來設定該第一延遲量，並於該第一延遲量完成設定之後決定該第二延遲量；並且，在正常操作模式下，採樣該輸入數據以得到該輸出數據。
8. 如權利要求6所述的採樣方法，還包括計數檢測該第 一 、第二釆樣值相異時的相異次數；其中，當該相異次it大於臨界值時，該處理單元才同時增加或者同時減少該第一、第二延遲量，直到該第一、第二採樣值相同為止。
9. 如權利要求6所述的釆樣方法，還包括將該採樣信號延遲第三延遲量，以產生第三延遲信號；依據該第三延遲信號來採樣該輸入數據，以得到第三採樣值；其中，調整該採樣信號的延遲量的步驟根據該第一、第二與第三採樣值來控制該延遲控制單元至少調整該第 一延遲量；並且，在測試模式下，依據測試結果設定該第一延遲量，接著設定小於該第一延遲量的該第二延遲量，並設定大於該第一延遲量的該第三延遲量，而該第一、第二延遲量之間的第一差值等於該第一、第三延遲量之間的第二差值；並且，在正常操作模式下，採樣該輸入數據以得到該輸出數據。
10.如權利要求9所述的採樣方法，還包括若檢測到該第 一 、第二採樣值相同而該第三採樣值相異於該第 一釆樣值，則減少該第一、第二、第三延遲量，直到該第一、第二、第三採樣值皆相同為止；若;f企測到該第一、第三採樣值相同而該第二採樣值相異於該第一採樣值，則增加該第一、第二、第三延遲量，直到該第一、第二、第三採樣值皆相同為止；若檢測到該第二、第三採樣值皆與該第一採樣值相異，則縮小該第一、第二差值，直到該第二、第三採樣值其中之一與該第一採樣值相同為止；並且，計數檢測到該第一、第二、第三採樣值中的一個採樣值與另兩個採樣值相異時的相異次數；其中，當該相異次數大於臨界值時，該處理單元才增加或減少該第一、第二、第三延遲量或縮小該第一、第二差值。
全文摘要
一種採樣電路，用來採樣一輸入數據以得到一輸出數據，該採樣電路包括一延遲控制單元、一第一採樣單元、一第二採樣單元以及一處理單元。該延遲控制單元將一採樣信號延遲一第一延遲量以產生一第一延遲信號以及延遲一第二延遲量以產生一第二延遲信號；該第一採樣單元依據該第一延遲信號來採樣一輸入數據以得到一第一採樣值，該第一採樣單元用來產生該輸出數據；該第二採樣單元依據該第二延遲信號來採樣該輸入數據以得到一第二採樣值；以及該處理單元根據該第一、第二採樣值控制該延遲控制單元至少調整該第一延遲量以校正該第一延遲信號。
文檔編號H03K5/14GK101465632SQ20071016215
公開日2009年6月24日 申請日期2007年12月21日 優先權日2007年12月21日
發明者郭東政, 陳逸琳, 黃怡智 申請人:瑞昱半導體股份有限公司