集成電路的過度電性應力保護電路的製作方法
2023-06-11 15:44:51
專利名稱：集成電路的過度電性應力保護電路的製作方法
技術領域：
本發明涉及一種用於集成電路的保護電路，特別是涉及一種集成電路的過度電性 應力(EOS)保護電路。
背景技術：
半導體集成電路通常設計成須在特定電壓或電壓範圍內運作。當輸入電壓超過特 定電壓或電壓範圍時，集成電路就會失效，甚至損壞。這類異常或有害的輸入電壓一般稱為 過度電性應力(electrical overstress, EOS) 0鑑於過度電性應力，例如電性突波(spike)，在一般的電路應用上是不可避免的， 因此亟需提出一種用於集成電路的保護電路，以避免集成電路的失常或損壞。由此可見，上述現有的集成電路的過度電性應力保護電路在結構與使用上，顯然 仍存在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在的問題，相關廠商莫不費 盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成，而一般產品又沒有 適切結構能夠解決上述問題，此顯然是相關業者急欲解決的問題。因此如何能創設一種新 型的集成電路的過度電性應力保護電路，實屬當前重要研發課題之一，亦成為當前業界極 需改進的目標。
發明內容
本發明的目的在於，提出一種用於集成電路的過度電性應力保護電路，以避免集 成電路的失常或損壞。本發明的目的及解決其技術問題是採用以下技術方案來實現的。依據本發明提出 的一種集成電路的過度電性應力保護電路，其包含多個串聯電阻，其電性連接於一輸入端 及一輸出端之間；一模式控制開關，其電性連接於該輸出端及一接地端之間；以及一偏壓 電路，其電性連接於該輸入端，用以產生一模式控制信號以控制該模式控制開關；其中，該 偏壓電路所產生的該模式控制信號使得該模式控制開關在一正常模式下為開斷，而在一過 度電性應力模式下為閉合。本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。前述的集成電路的過度電性應力保護電路，其中所述的串聯電阻的數量是取決 於，在該過度電性應力模式下，能使跨於每一該電阻的壓降低於一特定的操作電壓。前述的集成電路的過度電性應力保護電路，其中每一該電阻為一電阻連接型態的 金氧半電晶體(MOS)。前述的集成電路的過度電性應力保護電路，其中所述的偏壓電路包含一分壓器， 用以將一輸入電壓分配於多個組成元件之間，其中該模式控制信號由該些組成元件之間的 一節點所提供。前述的集成電路的過度電性應力保護電路，其中所述的組成元件為一電阻元件。前述的集成電路的過度電性應力保護電路，其中所述的電組元件為一電阻連接型態的金氧半電晶體(MOS)。前述的集成電路 的過度電性應力保護電路，其更包含一第二模式控制開關，其一 端耦接於該偏壓電路，而另一端提供該模式控制信號並與一電流源連接，其中，該第二模式 控制開關在該正常模式下為開斷的，而在該過度電性應力模式下為閉合的。本發明的目的及解決其技術問題還採用以下技術方案來實現。依據本發明提出的 一種集成電路的過度電性應力保護電路，其包含多個串聯的壓控式電阻，其電性連接於一 輸入端及一輸出端之間；一模式控制開關，其電性連接於該輸出端及一接地端之間；以及 一偏壓電路，連接於該輸入端，用以產生一模式控制信號以控制該模式控制開關，並產生至 少一控制信號來控制至少一該壓控式電阻；其中，該偏壓電路所產生的該模式控制信號使 得該模式控制開關在一正常模式下為開斷，而在一過度電性應力模式下為閉合，且所產生 的該控制信號使得該壓控式電阻在該過度電性應力模式下的阻抗高於在該正常模式下的 阻抗。本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。前述的集成電路的過度電性應力保護電路，其中所述的串聯的壓控式電阻的數量 是取決於，在該過度電性應力模式下，能使跨於每一該壓控式電阻的壓降低於一特定的操 作電壓。前述的集成電路的過度電性應力保護電路，其中所述的偏壓電路包含一分壓器， 用以將一輸入電壓分配於多個組成元件之間，其中該模式控制信號和該控制信號由該些組 成元件之間的相應節點所提供。前述的集成電路的過度電性應力保護電路，其中所述的組成元件是為一電阻元 件。前述的集成電路的過度電性應力保護電路，其中所述的電組元件為一電阻連接型 態的金氧半電晶體(MOS)。前述的集成電路的過度電性應力保護電路，其更包含一額外模式控制開關，其一 端耦接於該偏壓電路的內部一節點，而另一端提供該模式控制信號並與一電流源連接，其 中，該額外模式控制開關在該正常模式下為開斷的，而在該過度電性應力模式下為閉合的。本發明與現有技術相比具有明顯的優點和有益效果。藉由上述技術方案，本發明 集成電路的過度電性應力保護電路至少具有下列優點及有益效果本發明的集成電路的過 度電性應力保護電路，可避免集成電路的失常或損壞。上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的技術手段， 而可依照說明書的內容予以實施，並且為了讓本發明的上述和其他目的、特徵和優點能夠 更明顯易懂，以下特舉較佳實施例，並配合附圖，詳細說明如下。
圖IA顯示本發明第一實施例的集成電路的過度電性應力保護電路。圖IB顯示類似於圖IA所示實施例的集成電路的過度電性應力保護電路。圖2A和圖2B分別顯示在正常模式和過度電性應力模式下，圖IB的實施電路圖及 其相關參數。圖3A顯示本發明第二實施例的集成電路的過度電性應力保護電路。圖3B顯示類似於圖3A所示實施例的集成電路的過度電性應力保護電路。
10:集成電路 12:偏壓電路Ra、Rb、Rc、Rl、R2、R3 電阻Sm 模式控制開關Sm2 第二模式控制開關Sm3 第三模式控制開關Vin:輸入端/輸入電壓Vout 輸出端/輸出電壓Vm:模式控制信號I:電流源VRa、VRb、VRc 壓控式電阻Vcl、Vc2、Vc3 控制信號
具體實施例方式為更進一步闡述本發明為達成預定發明目的所採取的技術手段及功效，以下結合 附圖及較佳實施例，對依據本發明提出的集成電路的過度電性應力保護電路其具體實施方 式、結構、特徵及其功效，詳細說明如後。有關本發明的前述及其他技術內容、特點及功效，在以下配合參考圖式的較佳實 施例的詳細說明中將可清楚呈現。通過具體實施方式
的說明，當可對本發明為達成預定目 的所採取的技術手段及功效得以更加深入且具體的了解，然而所附圖式僅是提供參考與說 明之用，並非用來對本發明加以限制。圖IA顯示本發明第一實施例的集成電路10的過度電性應力(EOS)保護電路。雖 然本實施例以3. 3伏特的集成電路作為例示，然而本發明亦可適用於其他不同操作電壓的 集成電路。為了避免集成電路(IC) 10遭受損壞，一般會在集成電路10之前使用過度電性應 力保護電路予以保護。在本實施例中，過度電性應力保護電路主要包含多個串聯的電阻 Ra-Rc、一偏壓電路(bias circuit) 12 以及一模式控制開關(mode-control switch) Sm。具 體來說，串聯的電阻Ra-Rc電性連接於過度電性應力保護電路的輸入端Vin及輸出端Vout 之間。偏壓電路12電性耦接於輸入端Vin，用以產生一模式控制信號Vm以控制模式控制開 關Sm。而模式控制開關Sm則電性連接於輸出端Vout及接地端(或Vss)之間。在一實施 例中，偏壓電路12包含一分壓器，其將輸入電壓Vin分配於多個組成元件之間，如圖IA所 示的串聯電阻R1-R3。例如，模式控制信號Vm可由電阻R2和電阻R3之間的節點所提供。在正常模式下，例如當過度電性應力保護電路的輸入電壓Vin大約為1.8伏特時， 偏壓電路12因而產生一相應的低位準模式控制信號Vm來開斷(open)模式控制開關Sm。 在一具體實施例中，低位準模式控制信號Vm於正常模式下約為0. 6伏特。由於集成電路10 的高輸入阻抗，因而可忽略跨於電阻Ra-Rc的壓降。另一方面，在過度電性應力(EOS)模式下，當過度電性應力保護電路的輸入電壓 Vin大約為10伏特時，偏壓電路12會產生一相應的高位準模式控制信號Vm來閉合(close) 模式控制開關Sm。在一具體實施例中，高位準模式控制信號Vm於EOS模式下約為3. 3伏特。 因此，輸出電壓會被拉至低位準。在此同時，絕大部份的過度電性應力(EOS)電壓會被分配 於串聯的電阻Ra-Rc之間，使得跨於每一電阻Ra、Rb、Rc的壓降低於3. 3伏特，以確保任一 電阻Ra、Rb、Rc不會失常或損壞。一般而言，串聯電阻的數量是取決於，在EOS模式下，能使 跨於每一電阻的壓降低於一特定的操作電壓(例如本例子中的3.3伏特)，以確保每一電阻 免於失常或損壞。而所述的電阻可為電阻連接型態的金氧半電晶體(M0S transistor).圖IB顯示類似於圖IA所示實施例的集成電路10的過度電性應力(EOS)保護電路。本實施例在架構和操作上都與前一實施例(圖1A)相似，較大的差異在於本實施例的 偏壓電路12更包含一第二模式控制開關Sm2。第二模式控制開關Sm2的一端耦接於電阻 R2，R3之間，而另一端則提供模式控制信號Vm並與一微弱電流源I連接。具體來說，在正 常模式下，第二模式控制開關Sm2是開斷的，且模式控制信號Vm會經由電流源I而被拉至 低位準，以確保模式控制開關Sm被開斷。換句話說，第二模式控制開關Sm2用以防止模式 控制開關Sm在正常模式下被錯誤地閉合。圖2A、圖2B分別顯示圖IB在正常模式下以及在過度電性應力(EOS)模式下的實 施電路及相關參數。具體來說，每一個串聯的電阻R1-R3為電阻連接型態的P型金氧半電晶 體(PMOS)。例如，將閘極和汲極短路以形成電阻連接型態的金氧半電晶體。模式控制開關 Sm可為N型金氧半電晶體(NMOS)，第二模式控制開關Sm2可為P型金氧半電晶體(PMOS)， 而電流源I是由電阻所組成。如圖2A所示，在正常模式下，第二模式控制開關Sm2是開斷(OFF)的，使得模式控 制開關Sm的閘極被拉至低位準，因而開斷了模式控制開關Sm。如圖2B所示，在過度電性應 力(EOS)模式下，第二模式控制開關Sm 2是閉合(ON)的，使得模式控制開關Sm的閘極接收 一高電壓(例如3. 1伏特)，因而閉合了模式控制開關Sm。圖3A顯示本發明第二實施例的集成電路10的過度電性應力(EOS)保護電路。本 實施例在結構和操作上都與第一實施例(圖1A)相似，較大的差異在於本實施例的串聯電 阻Ra-Rc是由串聯的壓控式電阻(vo 1 tage-contro 11 ed resi stor) VRa-VRc所取代，使得阻 值在正常模式下變低，而在過度電性應力(EOS)模式下變高。壓控式電阻VRa-VRc的阻值可 分別藉由偏壓電路12所提供的控制信號Vcl-Vc3來控制。在一實施例中，壓控式電阻VRa 是由電阻R1、R2之間節點提供的控制信號Vcl所控制；壓控式電阻VRb是由電阻R2、R3之 間節點提供的控制信號Vc2所控制；而壓控式電阻VRc是由電阻R3和接地端之間節點提供 的控制信號Vc3所控制。值得注意的是，本實施例中的控制信號Vc2同於模式控制信號Vm。圖3B顯示類似於圖3A所示實施例的集成電路10的過度電性應力(EOS)保護電 路。本實施例在架構和操作上都與前一實施例(圖3A)相似，較大的差異在於本實施例的 偏壓電路12更包含一第二模式控制開關Sm2以及一微弱電流源I，其類似於圖IB所示。此 夕卜，偏壓電路12還包含一第三模式控制開關(亦稱為一額外模式控制開關)Sm3，其一端耦 接於偏壓電路12內部的一節點(例如電阻R1、R2之間的節點)，而另一端與微弱電流源I 連接。在操作上，第二模式控制開關Sm2在正常模式下是開斷的，使得控制信號Vc2經由 電流源I被拉至低位準，且降低了壓控式電阻VRb的阻抗。而在過度電性應力模式下，第 二模式控制開關Sm2是閉合的，使得控制信號Vc2被拉至高位準，且增加了壓控式電阻VRb 的阻抗。同樣地，第三模式控制開關Sm3在正常模式下是開斷的，使得控制信號Vcl經由電 流源I被拉至低位準，且降低了壓控式電阻VRa的阻抗。而在過度電性應力模式下，第三模 式控制開關Sm3是閉合的，使得控制信號Vcl被拉至高位準，且增加了壓控式電阻VRa的阻 抗。以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖 然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本專業的技術人 員，在不脫離本發明技術方案範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例， 但凡是未脫離本發明技術方案的內容，依據本發明的技術實質 對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
權利要求
1.一種集成電路的過度電性應力保護電路，其特徵在於其包含多個串聯電阻，其電性連接於一輸入端及一輸出端之間；一模式控制開關，其電性連接於該輸出端及一接地端之間；以及一偏壓電路，其電性連接於該輸入端，用以產生一模式控制信號以控制該模式控制開關；其中，該偏壓電路所產生的該模式控制信號使得該模式控制開關在一正常模式下為開 斷，而在一過度電性應力模式下為閉合。
2.根據權利要求1所述的集成電路的過度電性應力保護電路，其特徵在於其中所述的 串聯電阻的數量是取決於，在該過度電性應力模式下，能使跨於每一該電阻的壓降低於一 特定的操作電壓。
3.根據權利要求1所述的集成電路的過度電性應力保護電路，其特徵在於其中每一該 電阻為一電阻連接型態的金氧半電晶體。
4.根據權利要求1所述的集成電路的過度電性應力保護電路，其特徵在於其中所述的 偏壓電路包含一分壓器，用以將一輸入電壓分配於多個組成元件之間，其中該模式控制信 號由該些組成元件之間的一節點所提供。
5.根據權利要求4所述的集成電路的過度電性應力保護電路，其特徵在於其中所述的 組成元件為一電阻元件。
6.根據權利要求5所述的集成電路的過度電性應力保護電路，其特徵在於其中所述的 電組元件為一電阻連接型態的金氧半電晶體。
7.根據權利要求1所述的集成電路的過度電性應力保護電路，其特徵在於其更包含一 第二模式控制開關，其一端耦接於該偏壓電路，而另一端提供該模式控制信號並與一電流 源連接，其中，該第二模式控制開關在該正常模式下為開斷的，而在該過度電性應力模式下 為閉合的。
8.一種集成電路的過度電性應力保護電路，其特徵在於其包含多個串聯的壓控式電阻，其電性連接於一輸入端及一輸出端之間；一模式控制開關，其電性連接於該輸出端及一接地端之間；以及一偏壓電路，連接於該輸入端，用以產生一模式控制信號以控制該模式控制開關，並產 生至少一控制信號來控制至少一該壓控式電阻；其中，該偏壓電路所產生的該模式控制信號使得該模式控制開關在一正常模式下為開 斷，而在一過度電性應力模式下為閉合，且所產生的該控制信號使得該壓控式電阻在該過 度電性應力模式下的阻抗高於在該正常模式下的阻抗。
9.根據權利要求8所述的集成電路的過度電性應力保護電路，其特徵在於其中所述的 串聯的壓控式電阻的數量是取決於，在該過度電性應力模式下，能使跨於每一該壓控式電 阻的壓降低於一特定的操作電壓。
10.根據權利要求8所述的集成電路的過度電性應力保護電路，其特徵在於其中所述 的偏壓電路包含一分壓器，用以將一輸入電壓分配於多個組成元件之間，其中該模式控制 信號和該控制信號由該些組成元件之間的相應節點所提供。
11.根據權利要求10所述的集成電路的過度電性應力保護電路，其特徵在於其中所述 的組成元件為一電阻元件。
12.根據權利要求11所述的集成電路的過度電性應力保護電路，其特徵在於其中所述 的電組元件為一電阻連接型態的金氧半電晶體。
13.根據權利要求8所述的集成電路的過度電性應力保護電路，其特徵在於其更包含 一額外模式控制開關，其一端耦接於該偏壓電路的內部一節點，而另一端提供該模式控制 信號並與一電流源連接，其中，該額外模式控制開關在該正常模式下為開斷的，而在該過度 電性應力模式下為閉合的。
全文摘要
本發明是有關於一種用於集成電路的過度電性應力保護電路，其包含多個串聯電阻、一模式控制開關以及一偏壓電路。串聯電阻電性連接於輸入端及輸出端之間，且模式控制開關電性連接於輸出端及接地端之間。偏壓電路連接於輸入端，用以產生一模式控制信號以控制模式控制開關。其中，偏壓電路所產生的模式控制信號使得模式控制開關在正常模式下為開斷，而在過度電性應力模式下為閉合。
文檔編號H02H9/04GK102044866SQ20101018915
公開日2011年5月4日 申請日期2010年5月26日 優先權日2009年10月16日
發明者張鐵諺, 林宏穗, 黃崇銘 申請人:奇景光電股份有限公司