光伏器件和形成光伏器件的方法

2023-06-17 05:26:01

光伏器件和形成光伏器件的方法
【專利摘要】本發明涉及光伏器件和形成光伏器件的方法。一種光伏器件，其包括吸收第一波長範圍光的上部電池和吸收第二波長範圍的光的底部電池。所述底部電池包括包含晶體含鍺（Ge）層的異質結。所述晶體含鍺（Ge）層的至少一個表面與含矽（Si）層接觸，請求所述含Si層具有大於所述晶體含鍺（Ge）層的帶隙。
【專利說明】光伏器件和形成光伏器件的方法
【技術領域】
[0001]本公開涉及光伏器件，更具體地，涉及諸如太陽能電池的光伏器件。
【背景技術】
[0002]光伏器件是將入射光子的能量轉換為電動勢(e.m.f)的器件。典型的光伏器件包括太陽能電池，這些電池被配置為將來自太陽的電磁輻射中的能量轉換為電能。每個光子的能量由公式E=h V給出，其中能量E等於普朗克常數h和與光子相關聯的電磁輻射的頻率V的乘積。

【發明內容】

[0003]在一個實施例中，提供了一種光伏器件，其包括吸收第一波長範圍光的上部電池和吸收第二波長範圍光的底部電池。所述底部電池包括異質結，所述異質結包括晶體含鍺(Ge)層。所述晶體含鍺(Ge)層的至少一個表面與含矽(Si)層接觸，所述含矽(Si)層具有大於所述晶體含鍺(Ge)層的帶隙。
[0004]在另一方面中，提供一種形成光伏器件的方法，所述方法包括:形成包括晶體含鍺(Ge)層的第一電池。所述第一電池的所述晶體含鍺(Ge)層包括與含矽(Si)層接觸的至少一個表面。所述含矽(Si)層典型地具有大於所述晶體含鍺(Ge)層的帶隙。在一個實施例中，所述方法在所述第一電池上形成至少第二電池，其中所述第二電池被設置為使得光源在到達所述第一電池之前進入所述第二電池。
【專利附圖】

【附圖說明】
[0005]將結合附圖最佳地理解下面的詳細描述，這些描述是通過舉例給出的，並非旨在將本發明僅限於此，在附圖中，相似的參考標號表示相似的元件和部件，其中:
[0006]圖1A是根據本發明的一個實施例的光伏器件的側截面圖，該光伏器件包括至少一個含矽(Si)上部電池和含鍺(Ge)底部電池，其中所述底部電池包括晶體含鍺(Ge)納米線的異質結和含矽(Si)層。
[0007]圖1B是根據本發明的一個實施例的圖1A中示出的光伏器件的沿剖面線B-B截取的側截面圖，其中上部電池為氫化非晶娃(Si) (amorphous hydrogenated silicon)構成的單個p-1-n太陽能電池。
[0008]圖1C是根據本發明的一個實施例的圖1A中示出的光伏器件的沿剖面線B-B截取的側截面圖，其中上部電池包括由氫化微晶矽構成的第一 P-1-n太陽能電池、由氫化非晶娃鍺(SiGe)構成的第二 p-1-n太陽能電池以及由氫化非晶娃(Si)構成的第三p_i_n太陽能電池。
[0009]圖2A是根據本發明的一個實施例的光伏器件的側截面圖，該光伏器件包括含鎘(Cd)上部電池和含鍺(Ge)底部電池，其中底部電池包括晶體含鍺(Ge)納米線的異質結和含娃(Si)層。[0010]圖2B是根據本發明的一個實施例的圖2A中示出的光伏器件的沿剖面線B-B截取的側截面圖。
【具體實施方式】
[0011]在此描述本公開的詳細實施例；然而，將理解，所公開的實施例僅僅是在此公開的結構和方法的示例。另外，結合本公開的各種實施例給出的每個實例旨在為示例性的，而非限制性。此外，附圖未必按比例繪製，有些特徵可以是被放大的以顯示特定部件的細節。此外，當結合一個實施例描述特定特徵、結構或特性時，認為要結合明確描述或非明確描述的其它實施例實現這樣的特徵、結構或特性是在本領域的技術人員的知識範圍內的。為了下面的描述的目的，當在此公開的結構在附圖中被取向時，術語「上部」、「下部」、「垂直」、「水平」、「頂部」、「底部」以及它們的派生詞應該與這些結構相關。
[0012]術語「直接接觸」是指諸如第一結構的第一要素和諸如第二結構的第二要素連接，在這兩個要素的界面處沒有中間導電層、絕緣層或半導體層。術語「覆蓋」、「在…頂上」、「被設置在…上」或「被設置在…頂部」是指諸如第一結構的第一要素和諸如第二結構的第二要素連接，在這兩個要素的界面處沒有任何中間導電層、絕緣層或半導體層。
[0013]在某些實施例中，串接結(tandem-junction)太陽能電池允許有效地收集太陽能光譜，因此有利於實現高換能效率。某些多結太陽能電池實例包括由氫化非晶碳化矽(a-SiC:H)/氫化非晶矽(a-S1:H)/氫化非晶矽鍺(a-SiGe:H)構成的電池堆或由氫化非晶矽(a-S1:H)/氫化非晶矽鍺(a-SiGe = H)/氫化微晶矽(Uc-Si = H)構成的電池堆。然而，用作上述電池堆的底部電池材料的氫化非晶矽鍺(a _SiGe:H)或氫化微晶矽(μ c-S1:Η)的帶隙具 有範圍為1.0eV到1.1eV的下限。需要較低帶隙的光伏器件可能需要晶體鍺(C-Ge)襯底或高質量厚(至少若干微米)多晶體鍺(poly-Ge)層，這二者均很昂貴並且與氫化薄膜的等離子體增強化學氣相沉積(PECVD)生長所預期的低成本、大面積處理的目的相悖。
[0014]在某些實施例中，在此描述的結構和方法提供異質結含鍺(Ge)底部電池，其中具有較大帶隙的含矽(Si)層與異質結含鍺(Ge)底部電池的晶體含鍺(Ge)層接觸，並且含矽(Si)層的導電類型與晶體含鍺(Ge)層的導電類型相反。異質結含鍺(Ge)底部電池的晶體含鍺(Ge )層可以具有納米線幾何形狀。在某些實施例中，底部電池的異質結髮射極和背接觸可以通過等離子體增強化學氣相沉積(PECVD)在低於400°C的溫度下沉積。在某些實施例中，底部電池的晶體含鍺(Ge)層的納米線結構允許通過降低反射來實現高效的光捕獲。此外，納米線中載流子的徑向收集(此時光吸收是垂直的)允許有效地收集具有中等或差壽命的Ge材料中的載流子,從而允許使用多晶體鍺(poly-Ge)替代晶體鍺(c_Ge)。
[0015]圖1A和IB示出光伏器件100的一個實施例，該光伏器件100包括含矽(Si)上部電池35 (也稱為第二電池)和含鍺(Ge)底部電池25 (也稱為第一電池)。上部電池35吸收第一波長範圍的光，底部電池25吸收第二波長範圍的光。在典型的半導體中，絕大多數其能量小於該半導體的帶隙的入射光子在該半導體中不被吸收。與之相對，大部分其能量大於所述帶隙的光子可以被吸收並轉換為電子空穴對。為產生電子空穴而消耗的光子能的部分接近半導體的帶隙能量，而過剩的光子能量(近似等於光子能量與帶隙能量之差)作為熱而被耗散。因此，光向電的轉換典型地對於能量接近帶隙能量的光子最有效，其中散熱引起的能量損耗最小。因此，與單個電池相比，寬帶隙頂部電池35和窄帶隙底部電池30的組合可以通過允許在頂部電池35中相對更高效地轉換具有較高能量的光子(這類光子由於高熱損耗而在底部電池30中較低效地被轉換)，以及在底部電池30中相對更高效地轉換具有較低能量的光子(大部分此類光子在頂部電池35中不被吸收)，更高效地轉換日光。在一個實例中，至少第二太陽能電池35的材料被選擇為具有在0.85eV-l.12eV範圍內的帶隙，且第一太陽能電池30的材料被選擇為具有在0.67eV-l.0eV範圍內的帶隙。在另一實例中，至少第二太陽能電池35的材料被選擇為具有在0.95eV-l.12eV範圍內的帶隙，且第一太陽能電池30的材料被選擇為具有在0.67eV-0.8eV範圍內的帶隙。光子能量(h v )和光子波長(λ )通過關係式h V =hc/ λ而相關聯，其中h是普朗克常數，c是光速(he的值近似等於1239eV/nm)。例如，波長為450nm的光子的能量為約2.8eV。如在此使用的那樣，「光伏器件」是諸如太陽能電池的器件，當暴露於諸如光的輻射時，該器件產生自由電子空穴對，並且導致產生電流。光伏器件典型地包括P型導電層和η型導電層，它們共享用以提供結的界面。光伏器件的「吸收層」是容易吸收光子以產生電荷電流子(即，自由電子或空穴)的材料。位於正面(front side)與結之間的光伏器件的一部分被稱為「發射層」,該結被稱為「發射結」。發射層可以存在於吸收層頂上，其中發射層的導電類型與吸收層的導電類型相反。在一個實例中，當光子形式的太陽能在電池層中聚集時，在光伏器件內的材料中產生電子空穴對。發射結提供所需的電場來收集發射結的P摻雜側和η摻雜側上由光子產生的空穴和電子。為此，在該實例中，光伏器件的至少一個P型層可以提供吸收層，並且至少一個鄰近的η型層可以提供發射層。
[0016]在某些實施例中，底部電池25的吸收層的至少一部分由晶體含鍺(Ge)層10提供。「晶體」是指晶體含鍺(Ge)層10可以具有單晶晶體結構(single crystal crystallinestructure)、多晶體晶體結構(polycrystalline crystal structure)或多晶晶體結構(mult1-crystalline crystal structure)。在某些實施例中，晶體含錯(Ge)層10可以包括由單晶晶體結構材料和多晶體晶體結構材料構成的多個含鍺(Ge )層。在一個實施例中，晶體含鍺(Ge)層10可以具有單晶晶體結構。術語「單晶晶體結構」是指結晶固體，其中整個樣品的晶格基本連續並且到樣品的邊緣基本未斷開，而且基本沒有晶界。在另一實施例中，吸收晶體含鍺(Ge)層10的晶體半導體材料為多晶體或多晶結構。與單晶晶體結構相反，多晶體結構是由隨機取向的晶體組成並且包含大角度晶界和/或孿晶界的半導體材料的形式。多晶被廣泛稱為具有大晶粒(毫米到釐米量級)的多晶體材料。所用的其它術語包括大晶粒多晶體或大晶粒多晶。術語多晶體典型地是指小晶粒(幾百納米到幾百微米)。
[0017]在其中晶體含鍺(Ge)層10提供底部電池25的吸收層的某些實施例中，晶體含鍺(Ge)層10可以具有從0.67eV到1.0eV範圍內的帶隙。在另一實施例中，晶體含鍺(Ge)層10具有從0.67eV到0.8eV範圍內的帶隙。
[0018]晶體含鍺(Ge)層10的至少一個表面與帶隙大於晶體含鍺(Ge)層10的含矽(Si)層5接觸，其中含矽(Si)層5是底部電池25 (即，第一電池)的發射極接觸的部件。如在此使用的那樣，術語「帶隙」是指在物質中在其中電子不能自由移動的電子軌道(即，價帶)與其中電子能相對自由地移動並載流的軌道(即，導帶)之間的能量之差。為了在提供底部電池25 (也稱為第一電池)的吸收層的晶體含鍺(Ge)層10中提供較小的帶隙，將含鍺(Ge)層10中的娃(Si)含量選擇為小於含娃層5的娃(Si)含量。在某些實例中，當含娃層5由娃錯(SiGe)構成時，晶體含錯(Ge)層10可以為實質上純的錯(Ge)。「實質上純的」是指晶體含鍺(Ge)層10可由這樣的基質材料構成:該基質材料為99at.%或更大的鍺(Ge)(例如，IOOat.%的鍺(Ge))。術語「實質上純的」允許包含可能在形成過程中被引入基質材料的附帶雜質。在某些實施例中，晶體含鍺(Ge)層10的鍺(Ge)含量可以是95at.%或更大。上述at.%允許用η型或P型摻雜劑摻雜。在其中晶體含鍺(Ge)層10為實質上純的鍺(Ge)的實施例中，晶體含鍺(Ge)層10的帶隙等於0.67eV。含Ge層10的Si含量可以恆定，或者可跨層10變化。
[0019]在某些例子中，當含矽(Si)層5由純矽(Si)構成時，晶體含鍺(Ge)層10可由矽鍺(SiGe)或者實質上純的鍺(Ge)構成。在其中晶體鍺(Ge)層由矽鍺(SiGe)構成的實施例中，晶體含鍺(Ge)層10的鍺(Ge)含量可以在10at%到100&七％範圍內。在其中晶體含鍺(Ge)層10由矽鍺(SiGe)構成的另一實施例中，晶體含鍺(Ge)層10的鍺(Ge)含量的範圍可以為50at%到100at%。上述原子％允許用η型或ρ型摻雜劑摻雜。在其中晶體含鍺(Ge)層10為矽鍺(SiGe)的一個實施例中，晶體含鍺(Ge)層10的帶隙的範圍為0.67eV到LOeV0在其中晶體含鍺(Ge)層10為矽鍺(SiGe)的另一實施例中，晶體含鍺(Ge)層10的帶隙的範圍為0.67eV到0.80eV。
[0020]晶體含鍺(Ge)層10典型地被摻雜為第一導電類型。如在此使用的那樣，術語「導電類型」是指半導體材料為η型或ρ型。為了提供發射異質結，晶體含鍺(Ge)層的導電類型被選擇為與含矽(Si)層的導電類型相反。例如，當晶體含鍺(Ge)層10具有第一導電類型η型時，含矽(Si)層5具有第二導電類型ρ型。在另一實例中，當晶體含鍺(Ge)層10具有第一導電類型P型時，含矽(Si)層5具有第二導電類型η型。
[0021]如在此使用的那樣，「η型」是指添加了將自由電子提供給本徵半導體的雜質。在諸如鍺(Ge)和/或矽(Si)的IV型半導體(如在晶體含鍺(Ge)層10中所採用的)中，η型摻雜劑(即，雜質)的實例包括但不限於銻(Sb)、砷(As)和磷(P)。在其中晶體含鍺(Ge)層10的第一導電類型為η型的一個實施例中，η型摻雜劑以範圍為IxlO9原子/cm3到1χ102°原子/cm3的濃度存在。在其中第一導電類型為η型的另一實施例中，η型摻雜劑以範圍為IxlO14原子/cm3到IxlO19原子/cm3的濃度存在。如在此使用的那樣，「P型」是指向本徵半導體添加了產生價電子缺陷(即，空穴)的雜質。在諸如鍺(Ge)和/或矽(Si)的IV型半導體中，P型摻雜劑(即，雜質)的實例包括但不限於硼(B)、鋁(Al)、鎵(Ga)和銦(In)。在其中晶體含鍺(Ge)層10為ρ型的一個實施例中，ρ型摻雜劑以範圍為IxlO9原子/cm3到1χ102°原子/cm3的濃度存在。在其中第一導電類型為P型的另一實施例中，P型摻雜劑以範圍為IxlO14原子/cm3到IxlO19原子/cm3的濃度存在。可以使用原位摻雜工藝或使用離子注入和/或擴散來引入提供晶體含鍺(Ge)層10的第一導電類型的摻雜劑。「原位」是指在材料層正被形成或沉積時弓I入提供材料層導電類型的摻雜劑。
[0022]提供晶體含鍺(Ge)層10的第一導電類型的摻雜劑濃度可以是梯度的(graded)，或者是均勻的。「均勻的」是指摻雜劑濃度在材料層(例如晶體含鍺(Ge)層10)的整個厚度中相同。例如，具有均勻摻雜劑濃度的晶體含鍺(Ge)層10可以在提供晶體含鍺(Ge)層10的材料層的上下表面處具有相同摻雜劑濃度，以及在所述上下表面之間的晶體含鍺(Ge )層10的中央部分處也具有相同摻雜劑濃度。「梯度的」是指摻雜劑濃度在材料層(例如晶體含鍺(Ge)層10)的整個厚度中變化。例如，具有梯度的摻雜劑濃度的晶體含鍺(Ge)層10的上表面的摻雜劑濃度可以大於晶體含鍺(Ge)層10的下表面的摻雜劑濃度，反之亦然。在另一實例中，提供晶體含鍺(Ge)層10的晶體半導體材料的最大摻雜劑濃度可以位於晶體含鍺(Ge)層10的上下表面之間的晶體含鍺(Ge)層10的中央部分中。在某些實施例中，摻雜劑氣體流量比可以在通過等離子體增強化學氣相沉積進行外延生長期間變化，從而提供具有梯度摻雜劑濃度的晶體含鍺(Ge)層10。類似地，含Ge層10可以具有梯度組成，S卩，含Ge層10的Si含量可以跨層10變化。
[0023]在某些實施例中，晶體含鍺(Ge)層10的厚度在IOOnm到Imm範圍內。在另一實施例中，晶體含鍺(Ge)層10的厚度在Iym到300 μ m範圍內。在又一實施例中，晶體含鍺(Ge)層10的厚度在Ιμπι到5μπι範圍內。在某些實施例中，晶體含鍺(Ge)層10是使用諸如剝落的層轉移方法轉移到光伏器件100上的材料。例如，晶體含鍺(Ge)層10可以從含鍺(Ge)襯底轉移。更具體地說,諸如柔性聚合襯底的處理襯底(handling substrate)可以與含鍺(Ge)襯底接合(engage)。在某些例子中，提供處理襯底的柔性聚合襯底可以是壓敏膠帶。在某些實施例中，諸如金屬層的應力源材料層可以位於處理襯底與含鍺(Ge)襯底之間。應力源材料層可由Ti/W、T1、Cr、Ni或它們的任意組合構成。在某些其它實施例中，應力源材料層可由柔性聚合襯底提供。應力源材料層可以誘發對含鍺(Ge)襯底的應力，這會導致含鍺(Ge)襯底劈裂，S卩，剝落。另外的引起剝落的應力可以通過處理襯底(柔性聚合襯底)而被施加到含鍺(Ge)襯底。
[0024]在某些實施例中，在剝落含鍺(Ge)襯底之後，仍與處理襯底保持連接的部分提供晶體含鍺(Ge)層10，可再利用含鍺(Ge)襯底的從處理襯底分離的部分，來提供用於其它光伏和/或半導體器件的其它晶體含鍺(Ge)材料層。在某些實施例中，在剝落含鍺(Ge)襯底之後，可以在晶體含鍺(Ge)層上形成諸如含矽(Si)層5的材料層，並且可以去除處理襯底。在其它實施例中，在剝落操作之前，在含鍺(Ge)襯底上形成諸如含矽(Si)層5的至少一個材料層。在某些實施例中，在使用諸如剝落的層轉移方法轉移到處理襯底之前，晶體含鍺(Ge)層10在含娃(Si)主襯底(host substrate)上形成。在某些實施例中，可以使用多個層轉移和多個處理襯底，從含鍺(Ge)襯底提供晶體含鍺(Ge)層10。應注意，層轉移不是提供晶體含鍺(Ge)層10的唯一方法。例如，當晶體含鍺(Ge)層10由多晶體(poly)鍺(Ge )構成時，可通過以高沉積速率進行熱(或電子束)蒸鍍來獲得晶體含鍺(Ge )層IO，以降低沉積成本(如果必要，隨後進行再結晶)。
[0025]在某些實施例中，光伏器件100的底部電池25包括晶體含鍺(Ge)納米線11的異質結和含(Si)層，其中晶體含鍺(Ge)納米線11提供底部電池25的吸收層，且含矽(Si)層5是底部電池25的發射極接觸的部件。晶體含鍺(Ge)納米線11可以通過晶體含鍺(Ge)層10提供，其中晶體含鍺(Ge)層10可以具有柱狀形貌，如圖1A所示。如在此使用的那樣，術語「納米線」是指縱橫比(高度:寬度)大於5:1的結構。現在參考圖1A，每個納米線11的高度d2可以在50nm到10 μ m範圍內，並且每個納米線11的寬度dl可以在IOnm到Ιμπι範圍內。在另一實施例中，每個納米線11的高度d4可以在250nm到5μπι範圍內，並且每個納米線11的寬度dl可以在50nm到500nm範圍內。
[0026]在某些實施例中，使用光刻法和蝕刻工藝，從含鍺(Ge)層10形成晶體含鍺(Ge)納米線11。在一個實施例中，通過旋塗或類似的工藝，在含鍺(Ge)層10的頂上施加光致抗蝕劑材料層。光致抗蝕劑材料可由包含碳、氧的電介質材料和各種無機材料構成。在施加光致抗蝕劑層之後，典型地對光致抗蝕劑進行軟烘(soft-bake )，其中通過加熱蒸發掉光致抗蝕劑層中的溶劑。然後使用光刻工藝對光致抗蝕劑層進行構圖。例如，使用標線(reticle)或光掩模形成圖案，並將圖案轉印到待蝕刻的表面上的光致抗蝕劑層。使光通過標線的不透明圖案，這轉而在光致抗蝕劑層上產生構圖的圖像。光致抗蝕劑層是對光或輻射敏感的材料，並且曝光導致光致抗蝕劑結構的變化。例如，曝光可將光致抗蝕劑的暴露部分從可溶狀態變為不可溶狀態。
[0027]曝光之後，使用諸如化學溶劑的抗蝕劑顯影劑對圖案進行顯影。顯影劑在抗蝕劑層中留下與標線的不透明圖案對應的孔。通常被稱為負性抗蝕劑的備選抗蝕劑策略在抗蝕劑中留下與掩模上的圖案相反的圖案。圖案的顯影使用顯影技術執行，顯影技術包括但不限於:連續噴霧顯影和水坑式顯影。在對構圖的光致抗蝕劑層顯影之後，形成光致抗蝕劑掩模。
[0028]在硬掩模材料層之上形成光致抗蝕劑掩模之後，採用蝕刻工藝對光致抗蝕劑掩模有選擇性地蝕刻含鍺(Ge)層10。如在此使用的那樣，關於材料去除工藝的術語「選擇性」是指第一材料的材料去除的速度大於被應用材料去除工藝的結構的至少另一材料的去除速度。例如，選擇性蝕刻可以以大於10:1的速率相對於第二材料去除第一材料。在另一實例中，選擇性蝕刻可以以大於100:1的速率相對於第二材料去除第一材料。在一個實施例中，蝕刻含鍺(Ge)層10以提供晶體含鍺(Ge)納米線11的蝕刻工藝是各向異性蝕刻。各向異性蝕刻工藝是其中在與待蝕刻表面垂直的方向上的蝕刻速率大於在與待蝕刻表面平行的方向上的蝕刻速率的材料去除工藝。各向異性蝕刻可以包括反應離子蝕刻(RIE)。可在本公開的這一點使用的各向異性蝕刻的其它實例包括離子束蝕刻、等離子體蝕刻或雷射燒蝕。
[0029]在一個實施例中，用於形成晶體含鍺(Ge)納米線11的蝕刻工藝被定時為使得晶體含鍺(Ge)層10的位於該層的蝕刻部分中的剩餘厚度d3大於50nm。在另一實施例中，晶體含鍺(Ge)層10的位於該層的蝕刻部分中的剩餘厚度d3可以在50nm到I μ m範圍內。在又一實施例中，晶體含鍺(Ge)層10的位於該層的蝕刻部分中的剩餘厚度d3可以在IOOnm到250nm範圍內。晶體含鍺(Ge)納米線11的高度d2+d3典型地等於含鍺(Ge)層10的原始厚度。限定相鄰晶體含鍺(Ge)納米線11之間溝槽深度的晶體含鍺(Ge)層10的被去除部分的高度d2 (B卩，長度)可以在50nm到IOym範圍內。
[0030]應注意，僅出於示例的目的而提供晶體含鍺(Ge)納米線11的高度d2的上述厚度、晶體含鍺(Ge)納米線11的寬度dl以及晶體含鍺(Ge)層10的剩餘厚度d3，其它範圍和子範圍也可被採用，並因此在本公開的範圍內。典型地，晶體含鍺(Ge)納米線11的寬度dl和晶體含鍺(Ge)層10的提供相鄰晶體含鍺(Ge)納米線11之間的溝槽的被去除部分的高度d3短於晶體含鍺(Ge)納米線11的鍺(Ge)或矽鍺(SiGe)中的少數載流子的擴散長度。含Ge層10中少數載流子的擴散長度取決於晶體質量，純度(缺乏或存在金屬雜質導致的近帶隙中間複合中心)以及含Ge層10的摻雜水平，並且可以在數十納米到數毫米範圍內。結構性缺陷(即，晶體瑕疵)的存在、由金屬汙染導致的複合中心以及摻雜使得少數載流子的擴散長度縮短。晶體含鍺(Ge)納米線11的其長度等於限定相鄰晶體含鍺(Ge)納米線11之間的溝槽的深度的高度d2的部分典型地足夠大，以允許充分的光吸收，即，充分大於有效吸收長度。有效吸收長度是指這樣的深度:在該深度上，太陽光譜中存在的入射聲子的大多數(即，>90%)在該半導體中被吸收。該長度典型地在純晶體Ge中>4 μ m，在純Si中ΜΟμπι。因此，通過增加含Ge層10的Si含量，含Ge層10的有效吸收長度增加。儘管下面的描述將晶體含鍺(Ge)層10描述為具有晶體鍺(Ge)納米線11的幾何形狀，但是應注意，本公開並非旨在限於僅僅該幾何形狀。納米線幾何形狀可以是任意的。例如，儘管在所提供的附圖中將提供底部電池25的至少發射極部分的含矽(Si)層5描述為在晶體含鍺(Ge)納米線11的臺階式(stepped)表面上形成,但是實施例包括其中晶體含鍺(Ge)層10不具有納米線幾何形狀，並且含矽層5在晶體含鍺(Ge)層10的平面上形成的情況。
[0031]參考圖1A和2A，在晶體含鍺(Ge)納米線11上形成的含矽(Si)層5向由晶體含鍺(Ge)納米線11所提供的底部電池25的吸收層提供發射極的至少一部分，即發射極接觸。含矽(Si)層5是晶體的。例如，含矽(Si)層5可以多晶體的或多晶的，或者含矽(Si)層5可以具有單晶晶體結構。含矽層5的帶隙大於晶體含鍺(Ge)納米線11的帶隙。為了在向底部電池25 (也稱為第一電池)提供發射極接觸的含娃(Si)層5中提供較大帶隙,含娃(Si)層5中的矽(Si)含量被選擇為大於晶體含鍺(Ge)納米線11的矽(Si)含量。
[0032]在某些實例中，當晶體含鍺(Ge)納米線11由矽鍺(SiGe)構成或由實質上純的鍺(Ge)構成時，含矽(Si)層5可以為實質上純的矽(Si)。「實質上純的」是指含矽(Si)層5可由含量99at.%或更大的矽(Si)(例如，IOOat.%的矽(Si))的基質材料構成。在某些實施例中，含矽(Si)層5的矽(Si)含量可以是95at.%或更大。上述原子％允許用η型或ρ型摻雜劑摻雜。在其中含矽(Si)層5為實質上純的矽(Si)的實施例中，含矽(Si)層5的帶隙等於1.12eV。
[0033]在其中晶體含鍺(Ge)納米線11由矽鍺(SiGe)構成或由實質上純的鍺(Ge)構成的其它實施例中，含娃(Si)層5可由娃鍺(SiGe)構成,只要含娃(Si)層5中的娃含量大於含鍺(Ge)納米線11中的矽含量。在其中含矽(Si)層5由矽鍺(SiGe)構成的某些實例中，含矽(Si)層5的鍺(Ge)含量可以在0at%到50at%範圍內。在其中含矽(Si)層5由矽鍺(SiGe)構成的另一實施例中，含矽(Si)層5的鍺含量可以在0&七％到25&七％範圍內。上述原子％允許用η型或ρ型摻雜劑摻雜。在其中含矽(Si)層5為矽鍺(SiGe)的一個實施例中，含矽(Si)層5的帶隙在0.85eV到1.12eV範圍內。在其中含矽(Si)層5為矽鍺(SiGe)的另一實施例中，含矽(Si)層5的帶隙在0.95eV到1.12eV範圍內。
[0034]含矽(Si)層5典型地被摻雜成與晶體含鍺(Ge)納米線11的導電類型相反的第二導電類型。例如，參考圖1A-1C，在某些實施例中，當底部電池25中的晶體含鍺(Ge)納米線11的第一導電類型為η型時，含矽(Si)層的第二導電類型為ρ型。在另一實施例中，當底部電池25中的晶體含鍺(Ge)納米線11的第一導電類型為ρ型時，含矽(Si)層5的第二導電類型為η型。用以提供含矽(Si )層5的第二導電類型的η型摻雜劑(即，雜質)的實例包括但不限於銻(Sb)、砷(As)和磷(P)。用以提供含矽(Si)層5的第二導電類型的ρ型摻雜劑(即，雜質)的實例包括但不限於硼(B)、鋁(Al)、鎵(Ga)和銦(In)。提供含矽(Si)層5的第二導電類型的P型或η型摻雜劑的摻雜劑濃度可以在IxlO15原子/cm3到IxlO21原子/cm3範圍內。在另一實施例中，提供含矽(Si)層5的第二導電類型的ρ型或η型摻雜劑的摻雜劑濃度可以在5χ1017原子/cm3到3χ102°原子/cm3範圍內。提供含矽(Si)層5的第二導電類型的摻雜劑可以使用原位摻雜工藝或使用離子注入和/或擴散而被引入。「原位」是指提供材料層導電類型的摻雜劑在該材料層正被形成或沉積時被引入。[0035]含矽(Si)層5可以具有位於晶體含鍺(Ge)納米線11的臺階式表面上的保形(conformal)厚度。術語「保形」是指具有這樣的厚度的層:該厚度在該層的厚度的平均值的±20%範圍內變化。含矽(Si)層5的厚度可以在2nm到2μπι範圍內。在另一實施例中，含矽(Si)層5的厚度在3nm到500nm範圍內。在又一實施例中，含矽(Si)層5的厚度在3nm到25nm範圍內。
[0036]現在參考圖1A-1C，含矽(Si)層5可以在晶體含鍺(Ge)納米線11上外延生長。「外延生長和/或沉積」是指在半導體材料的沉積表面上生長半導體材料，其中正在生長的半導體材料的晶體特性與沉積表面的半導體材料相同(或幾乎相同)。因此，在其中晶體含鍺(Ge)納米線11具有單晶晶體結構的實施例中，在晶體含鍺(Ge)納米線11上外延生長的含矽(Si)層5也具有單晶晶體結構。此外，在其中晶體含鍺(Ge)納米線11的第一晶體材料具有多晶體或多晶的結構的實施例中，在晶體含鍺(Ge)納米線11上外延生長的含矽
(Si)層5也將具有多晶體或多晶的結構。
[0037]在某些實施例中，外延生長的含矽(Si)層5可以使用諸如等離子體增強化學氣相沉積(PECVD)的化學氣相沉積(CVD)工藝形成。例如，本公開的等離子體增強化學氣相沉積(PECVD)法允許含矽(Si)層5在低於500°C (例如，低於250°C )的溫度下在晶體含鍺(Ge)納米線11上外延形成。在此公開的用於矽(Si)層5的外延生長的溫度是在沉積表面處測量的，並且也被稱為襯底溫度。等離子體增強化學氣相沉積(PECVD)是用於在沉積襯底上將膜從氣態(蒸汽)沉積為固態的沉積工藝。此工藝中涉及化學反應，這些反應在產生反應氣體的等離子體之後發生。等離子體是其中大部分原子或分子被電離的任何氣體。用於沉積和相關材料處理的等離子體中的分數電離(fractional ionization)從電容性放電等離子體中的大約10-4到高密 度感應等離子體中的高達5-10%變化。處理等離子體典型地在數毫託到數託的壓力下操作，但電弧放電和感應等離子體可以在大氣壓力被點火(ignite)。在某些實施例中，通過RF (AC)頻率(例如射頻誘發的輝光充電)、兩個電極(其間的空間被反應氣體填充)之間的DC放電，產生等離子體。在一個實例中，PECVD器件採取平行板腔配置。
[0038]可以通過等離子體增強化學氣相沉積(PECVD)從矽烷(SiH4)、氫氣(H2)以及摻雜劑氣體的混合物外延生長含矽(Si)層5。可以使用諸如Si2H6、SiF4、GeH4和CH4的其它氣體來生長C-SiGe (晶體矽鍺)或將碳(C)摻入C-SiGe (晶體矽)或C-SiGe (晶體矽鍺)膜中。在一個實施例中，為了在低於500°C的溫度下提供由含矽材料構成並被摻雜成第二導電類型(例如，η型導電類型或ρ型導電類型)的含矽(Si)層5的外延生長，將氫氣(H2)與矽烷前體(precursor)氣體(SiH4)的比率(即，[H2]/[SiH4])選擇為大於5:1。在另一實施例中，[H2]/[SiH4]在5:1到1000:1範圍內。例如，矽的外延生長可以在低達150°C的溫度下進行，其中[H2]/[SiH4]在5:1到20:1範圍內。在一個實施例中，為了在低於500°C的溫度下提供由含矽鍺材料構成並被摻雜成第二導電類型(例如，η型導電類型或ρ型導電類型)的含矽(Si)層5的外延生長，將氫氣(H2)與矽烷前體氣體(SiH4)加鍺烷前體氣體(GeH4)之和的比率(即，[H2]/([SiH4]+ [GeH4]))選擇為大於 5:1。在另一實施例中，[H2]/([SiH4]+ [GeH4])在5:1到1000:1範圍內。例如，矽鍺的外延生長可以在低達150°C的溫度下以範圍為5:1到 20:1 的[H2]/([SiH4]+ [GeH4])進行。
[0039]低溫PECVD工藝的摻雜劑氣體提供含矽(Si)層5的導電類型。更具體地說，當含娃(Si)層5外延生長時,其被原位摻雜。η型摻雜劑的原位摻雜可通過將包括至少一種η型摻雜劑(例如，磷或砷)的摻雜劑氣體添加到進入處理腔的氣體流來實現。例如，當磷為η型摻雜劑時，摻雜劑氣體可以為磷化氫(PH3),當砷為η型摻雜劑時，摻雜劑氣體可以為砷化氫(AsH3)。在一個實例中，當第二導電類型摻雜劑為η型時，摻雜劑氣體包括磷化氫氣體(PH3),它與矽烷(SiH4)的比率在0.01%到10%範圍內。在另一實例中，當第二導電類型摻雜劑為η型時，摻雜劑氣體包括磷化氫氣體(PH3),它與矽烷(SiH4)的比率在0.1%到2%範圍內。在一個實例中，由單晶矽構成的含矽(Si)層5在150°C的溫度下在晶體含鍺(Ge)納米線11上外延生長，其中含矽(Si)層5具有由濃度大於lX102°cm_3的磷摻雜劑提供的η型導電類型。
[0040]用以在含矽(Si)層5中提供第二導電類型的P型摻雜劑的原位摻雜可以通過將包括至少一種P型摻雜劑(例如，B)的摻雜劑氣體添加到進入處理腔的氣體流來實現。例如，當硼為P型摻雜劑時，摻雜劑氣體可以為乙硼烷(β2η6)。在其中第二導電類型摻雜劑為P型的一個實施例中，用於形成含娃(Si)層5的摻雜劑氣體可以是乙硼燒(B2H6),它與娃燒(SiH4)的比率在0.01%到10%範圍內。在其中第二導電類型摻雜劑為ρ型的另一實施例中，用於形成含矽(Si)層5的摻雜劑氣體可以是乙硼烷(B2H6),它與矽烷(SiH4)的比率在0.1%到2%範圍內。在其中第二導電類型摻雜劑為ρ型的又一實施例中，用於形成含矽(Si)層5的摻雜劑氣體可以是三甲基硼(TMB)，它與矽烷(SiH4)的比率在0.1%到10%範圍內。
[0041]被引入到含矽(Si)層5中的摻雜劑的濃度可以是均勻的，或者可以是梯度的。「均勻的」是指摻雜劑濃度在含矽(Si)層5的整個厚度中均相同。例如，具有均勻摻雜劑濃度的含娃(Si)層5可以在含娃(Si)層5的上下表面處具有相同摻雜劑濃度,並且在含娃(Si)層5的上下表面之間的含矽(Si)層5的中央部分處具有相同摻雜劑濃度。「梯度的」是指摻雜劑濃度在含矽(Si)層5的整個厚度中變化。例如，具有梯度摻雜劑濃度的含矽(Si)層5的上表面的摻雜劑濃度可以大於含矽(Si)層5的底表面的摻雜劑濃度，或者反之亦然。在另一實例中，含矽(Si)層5的最大摻雜劑濃度可以位於晶體含鍺(Ge)層10的上下表面之間的含矽(Si)層5的中央部分上。在一個實施例中，為了在含矽(Si)層5中提供梯度摻雜劑濃度，摻雜劑氣體的氣體流量比可以在通過PECVD進行含矽(Si)層5的外延生長期間變化。在其中含Si層5由矽鍺構成的一個實施例中，含Si層5的Ge含量可以跨含Si層5變化。這可以通過在含Si層5的PECVD生長期間改變含Ge氣體前體(例如GeH4)與含Si前體(例如SiH4)的比率來實現。
[0042]用於外延生長含矽(Si)層5的低溫PECVD工藝的壓力在10毫託到5託範圍內，並且在一個實例中，可以在250毫託到900毫託範圍內。用於外延生長含矽(Si)層5的低溫PECVD工藝的功率密度可以在lmW/cm2到100mW/cm2範圍內，在一個實例中，可以在3mW/cm2到IOmW/ cm2範圍內。
[0043]參考圖1A和1B，含矽(Si)層5是位於到由晶體含鍺(Ge)納米線11所提供的吸收層的發射極接觸中的一個層。發射極接觸還可以包括位於含矽(Si)層5頂上的半導體前接觸層6，該接觸層6可以是本徵的或者具有與層5相同的導電類型。術語「本徵半導體」(也稱為未摻雜的半導體或i型半導體)是其中不存在任何顯著的摻雜劑物類的實質上純的半導體。本徵半導體中的電荷載流子的數量由材料本身的特性而非雜質(即,摻雜劑)的量決定。典型地，在本徵半導體中，受激電子數量與空穴數量相等(n=p)。半導體前接觸層6可用於鈍化含矽(Si)層5的頂面，並且減少電子-空穴複合。半導體前接觸層6典型地但不必總是被氫化。半導體前接觸層6還可以具有非晶晶體結構。術語「非晶」是指結構缺乏限定的重複晶體結構。半導體前接觸層6也可以是晶體的,例如單晶體(monocrystalline)、多晶體、多晶、微晶和納晶結構。在其中含娃(Si)層5由ρ型晶體娃錯(SiGe)構成的一個實例中，半導體前接觸層6由本徵或P型氫化非晶矽鍺(i或p+a-SiGe:H)構成。在其中含矽(Si)層5由ρ型晶體矽鍺(SiGe)構成的另一實例中，半導體前接觸層6由本徵或ρ型氫化非晶矽(i或P+a-S1:H)構成。
[0044]半導體前接觸層6可以利用包括任何半導體前體源材料的任何化學或物理生長工藝形成。適合於形成本徵半導體前接觸層6的化學氣相沉積(CVD)法的實例包括但不限於大氣壓力CVD (APCVD)JgSCVD (LPCVD)和等離子體增強CVD (PECVD)、金屬有機CVD(M0CVD),也可採用它們的組合。半導體前接觸層6還可使用蒸鍍、化學溶液沉積、旋塗沉積以及物理氣相沉積(PVD)法進行沉積。在某些實施例中，在形成半導體前接觸層6時使用的氫化的含半導體材料(例如，氫化非晶矽鍺(a -SiGe = H^P /或氫化非晶矽(a -S1:H))在包含半導體前體源氣體和包括氫氣的載體氣體的處理腔中沉積。前體源氣體中的氫原子或載體氣體內的氫氣中的氫原子被併入到所沉積的材料中而形成半導體前接觸層6。在某些實施例中，半導體前接觸層6可以使用低溫等離子體增強化學氣相沉積法形成，此方法已在上面針對形成含矽(Si)層5進行了描述。典型地，半導體前接觸層6的厚度為從2nm到15nm，但還可以採用更小或更大的厚度。半導體前接觸層6是可選的，可以省略。在其中半導體前接觸層6被摻雜的實施例中，通過使摻雜劑氣體源與前體氣體一起流動來實現摻雜。例如，可使用B2H6或TMB進行ρ型摻雜，並且可使用PH3進行η型摻雜。
[0045]參考圖1A和1Β，在某些實施例中，可能存在背接觸結構並且該結構與晶體含鍺(Ge)納米線11的這樣的表面接觸:該表面與晶體含鍺(Ge)納米線11的接觸發射極接觸(例如，含矽(Si)層5)的表面相反。與晶體含鍺(Ge)納米線11的接觸發射極接觸的表面相反的晶體含鍺(Ge)納米線11的該表面在下文中被稱為晶體含鍺(Ge)納米線11的背面。在一個實施例中，背接觸結構可·以包括本徵半導體背接觸層7以及具有與晶體含鍺(Ge)納米線11相同的導電類型的摻雜的半導體背接觸層8。
[0046]在一個實施例中，本徵半導體背接觸層7可以具有結晶或非晶晶體結構。在某些實例中，當本徵半導體背接觸層7具有結晶晶體結構時，本徵半導體背接觸層7的晶體結構可以是單晶、多晶體、多晶、微晶和/或單晶體結構。在一個實施例中，本徵半導體背接觸層7可用於鈍化晶體含鍺(Ge)納米線11的背面，並且減少電子-空穴複合。
[0047]本徵半導體背接觸層7可由含矽半導體構成，含矽半導體包括但不限於矽(Si)、鍺(Ge)、矽鍺(SiGe)和化合物半導體，例如II1-V型半導體。本徵半導體背接觸層7典型地但不必總是被氫化。在其中晶體含鍺(Ge)納米線11由η型鍺(Ge)構成的一個實例中，本徵半導體背接觸層7由本徵氫化非晶碳化矽(i a -SiC:H)構成。在某些實施例中，本徵半導體背接觸層7與本徵半導體背接觸層7的背面直接接觸，如圖1A和IB所示。
[0048]本徵半導體背接觸層7可以利用包括任何半導體前體源材料的任何化學或物理生長工藝形成。適合於形成本徵半導體背接觸層7的化學氣相沉積(CVD)法的實例包括但不限於大氣壓力CVD (APCVD)JgSCVD (LPCVD)和等離子體增強CVD (PECVD)、金屬有機CVD (M0CVD),也可採用它們的組合。本徵半導體背接觸層7還可使用蒸鍍、化學溶液沉積、旋塗沉積以及物理氣相沉積(PVD)法進行沉積。[0049]在某些實施例中，在形成本徵半導體背接觸層7時使用的本徵氫化的含半導體的材料(例如，本徵氫化非晶碳化娃(i α -SiC:H)在包含半導體前體源氣體和包括氫氣的載體氣體的處理腔中沉積。前體源氣體中的氫原子或載體氣體內的氫氣中的氫原子被併入所沉積的材料中而形成本徵半導體背接觸層7。在某些實施例中，本徵半導體背接觸層7可以使用低溫等離子體增強化學氣相沉積法形成，此方法已在上面針對形成含矽(Si)層5進行了描述。典型地，本徵半導體背接觸層7的厚度為從2nm到15nm，但還可以採用更小或更大的厚度。本徵半導體背接觸層7是可選的層，可以省略。
[0050]參考圖1A和1B，摻雜的半導體背接觸層8可用作背面場層，並且可用於鈍化由晶體含鍺(Ge)納米線11所提供的吸收層的背面，並且減少電子-空穴複合。摻雜的半導體背接觸層8可以是IV型半導體材料，例如，矽(Si)、矽鍺(SiGe)、鍺(Ge)或其它含矽材料和含鍺材料。摻雜的半導體背接觸層8可以具有晶體結構或非晶結構。在某些實施例中，當摻雜的半導體背接觸層8具有晶體結構時，摻雜的半導體背接觸層8的晶體結構可以是單晶、多晶體、多晶、微晶和/或單晶體結構。
[0051]摻雜的半導體背接觸層8典型地具有與晶體含鍺(Ge)納米線11相同的導電類型。例如，當晶體含鍺(Ge)納米線11的第一導電類型為η型時，摻雜的半導體背接觸層8的導電類型為η型，如圖1A-1C所示。上面已經描述了適合於摻雜的半導體背接觸層8的IV型半導體材料的η型和ρ型摻雜劑的實例。例如，當摻雜的半導體背接觸層8為具有η型導電類型的IV型半導體時，η型摻雜劑可以為磷(P)。在另一實例中，當摻雜的半導體背接觸層8為具有ρ型導電類型的IV型半導體時，ρ型摻雜劑可以為硼(B)。典型地，指示摻雜的半導體背接觸層8的導電類型的摻雜劑濃度大於指示晶體含鍺(Ge)納米線11的導電類型的摻雜劑濃度。例如，在其中晶體含鍺(Ge)納米線11中存在的η型或ρ型摻雜劑的摻雜劑濃度處於IO9原子/cm3到102°原子/cm3範圍內的一個實施例中，摻雜的半導體背接觸層8中的η型或ρ型摻雜劑的摻雜劑濃度在IO16原子/cm3到5 X IO20原子/cm3範圍內。在其中晶體含鍺(Ge)納米線11中存在的η型或ρ型摻雜劑的摻雜劑濃度處於IO14原子/cm3到IO19原子/cm3範圍內的另一實施例中，摻雜的半導體背接觸層8中的η型或ρ型摻雜劑的摻雜劑濃度在IO17原子/cm3到102°原子/cm3範圍內。
[0052]在某些實施例中，摻雜的半導體背接觸層8具有與本徵半導體背接觸層7相同的基質半導體材料。例如，在其中本徵半導體背接觸層7由氫化非晶碳化矽(i a-SiC:H)構成的一個實施例中，摻雜的半導體背接觸層8可由η型或ρ型氫化非晶碳化矽(η+或p+a-SiC:H)構成。作為另一實例，在其中本徵半導體背接觸層7由氫化非晶矽(ia-S1:H)構成的一個實施例中，摻雜的半導體背接觸層8可由η型或ρ型氫化非晶矽(n+或p+α -S1:H)構成。在其它實施例中，摻雜的半導體背接觸層8具有與本徵半導體背接觸層7不同的基質半導體材料。在其中本徵半導體背接觸層7由氫化非晶矽(i a -S1:H)構成的一個實施例中，摻雜的半導體背接觸層8可由η型或ρ型氫化非晶碳化矽(η+或p+α -SiC:H)構成。作為另一實例，在其中本徵半導體背接觸層7由氫化非晶矽(i a -S1:H)構成的一個實施例中，摻雜的半導體背接觸層8可由η型或ρ型氫化非晶矽鍺(η+或ρ+a -SiGe:H)構成。
[0053]摻雜的半導體背接觸層8可利用任何沉積或生長工藝形成。在一個實施例中，所述工藝包括原位摻雜外延生長工藝，其中摻雜劑原子在摻雜的半導體背接觸層8的形成期間隨半導體前體源材料(例如，矽烷)而被引入。摻雜的半導體背接觸層8還可以使用低溫等離子體增強化學氣相沉積工藝形成，此工藝已在上面針對形成發射極接觸結構的含矽(Si )層進行了描述。在另一實施例中，摻雜劑可使用離子注入、氣相摻雜、液體溶液噴霧/噴霧摻雜和/或使摻雜劑原子從上覆的犧牲摻雜劑材料層(該層可在未摻雜的半導體材料上形成，並且在外擴散工藝之後被去除)的外擴散等工藝中的一種而被引入到本徵半導體背接觸層7中，從而形成摻雜的半導體背接觸層8。摻雜的半導體背接觸層8的厚度可根據用於形成該層的確切條件而變化。典型地，摻雜的半導體背接觸層8的厚度為從Inm到1mm，其中從2nm到5 μ m的厚度更典型。
[0054]形成與由晶體含鍺(Ge)納米線11所提供的吸收層的前接觸(即，發射極接觸)和背接觸的順序典型地對本公開而言並不重要。例如，可首先形成提供前接觸(即，發射極接觸)的材料層，然後再形成提供背接觸的材料層。在另一實施例中，可首先形成提供背接觸的材料層，然後再形成用於前接觸的材料層。
[0055]參考圖1A和1B，在一個實施例中，可形成與摻雜的半導體背接觸層8的這樣的表面接觸的背接觸透明導電材料層9:該表面與摻雜的半導體背接觸層8的接觸本徵半導體背接觸層7的表面相反。在本公開全文中，如果某元件在可見電磁頻譜範圍內足夠透明，則表示該元件是「透明的」。在一個實施例中，背接觸透明導電材料層9可以包括透明導電氧化物，例如但不限於氟摻雜的氧化錫(SnO2: F)、鋁摻雜的氧化鋅(ZnO: Al)、氧化錫(SnO)以及氧化銦錫(InSnO2，或簡稱為ΙΤ0)。背接觸透明導電材料層9的厚度可根據所採用的透明導電材料的類型、以及用於形成透明導電材料的技術而變化。典型地，在一個實施例中，背接觸透明導電材料層9的厚度在20nm到500nm範圍內。也可採用其它厚度，包括小於20nm和/或大於500nm的厚度。為了使從Si表面的反射最小化而採用的最佳TCO厚度在70nm到IlOnm範圍內。背接觸透明導電材料層9典型地使用諸如濺射或CVD的沉積工藝形成。適合於形成背接觸透明導電材料層9的CVD工藝的實例包括但不限於APCVD、LPCVD、PECVD、MOCVD和它們的組合。濺射的實例包括但不限於RF和DC磁控濺射。在某些實施例中，可使用金屬層替代透明導電材料層9。所述金屬可選自鈦(Ti)、鋁(Al)、銅(Cu)、鎢(Tu)、鉬(Pt)、銀(Ag)、鉻(Cr )和它們的組合。所述金屬層可使用物理氣相沉積(PVD )法沉積，例如熱蒸鍍或電子束蒸鍍、鍍敷或濺射。所述金屬層還可使用絲網印刷形成。
[0056]仍參考圖1A和1B，襯底12可以位於背接觸結構下面。在一個實施例中，襯底12可由諸如含矽半導體材料的半導體材料構成。含矽半導體材料的實例包括矽(Si)、鍺(Ge)、矽鍺(SiGe)、碳化矽(SiC)、碳化矽鍺(SiGeC)和它們的組合。在一個實施例中，襯底12由玻璃或聚合材料構成。
[0057]參考圖1A和1B，在一個實施例中，光伏器件100的底部電池25通過隧穿層300而與光伏器件100的上部電池35分隔。隧穿層30可由金屬層或透明導電材料構成。在一個實施例中，隧穿層30可由透明導電材料構成，例如透明導電氧化物(TCO)。可選的隧穿層的作用是增強在上部電池與底部電池之間的界面處形成的P+/n+隧穿結處載流子的隧穿。在一個實施例中，隧穿層301的厚度可在5nm到15nm範圍內，但還可以使用更大和更小的厚度。隧穿層的厚度典型地可被調整以優化載流子的隧穿以及上部電池與底部電池之間的光率禹合。在一個實施例中，上部電池35為p-1-n非晶娃(a_Si)電池。上部電池35內各層的材料被選擇為吸收較短波長的光，而底部電池25內各層的材料被選擇為吸收較長波長的光。當光伏器件100工作時，來自諸如太陽的光源的光在到達底部電池25之前首先穿過上部頂電池35。在一個實例中，頂層15為ρ型氫化非晶矽(p+a-S1:H)，中間層14為本徵氫化非晶矽(ia-S1:H)，底層13為η型氫化非晶矽(n+a-S1:H)。在另一實例中，頂層15為P型氫化非晶碳化矽(P+a _SiC:H)，中間層14為本徵氫化非晶矽(i a _S1:H)，底層13為η型氫化非晶娃(n+a -S1:H)。應注意,上述頂部電池35的材料層的組成僅僅是出於示例的目的而提供的。例如，每個材料層的晶體結構不一定必須為非晶結構。在某些實例中，頂層
15、中間層14和底層13的晶體結構可以是單晶、多晶體、多晶、微晶和/或納晶結構。頂部電池35的頂層15、中間層14和底層13中的每一者可使用化學氣相沉積(CVD)工藝沉積。適合於形成上部電池35的材料層的化學氣相沉積(CVD)法的實例包括但不限於大氣壓力CVD (APCVD)JgSCVD (LPCVD)和等離子體增強CVD (PECVD)，也可採用它們的組合。上部電池35的材料層還可使用蒸鍍、化學溶液沉積、旋塗沉積以及物理氣相沉積(PVD)法進行沉積。在某些實施例中，上部電池35的頂層15、中間層14和底層13中的每一者可使用低溫等離子體增強化學氣相沉積法沉積，此方法已在上面針對形成含矽(Si)層5進行了描述。典型地,上部電池35的頂層15、中間層14和底層13中的每一者的厚度從Inm到1mm，其中從2nm到5 μ m的厚度更典型。
[0058]仍參考圖1A和1B，在某些實施例中，前透明導電材料層16位於上部電池35的頂層15的上表面上。前透明導電材料層16的構成材料與背接觸透明導電材料層9的材料類似。該實施例的前透明導電材料層16也可利用上面已針對背接觸透明導電材料層9描述的技術中的一種形成。
[0059]現在參考圖1C，在一個實施例中，提供光伏器件100』，其中三個上部電池35a、35b,35c可位於底部電池25之上，其中上部電池35a、35b、35c中的每一者通過隧穿層30、30a、30b相互分隔並與底部電池25分隔。圖1C所不的底部電池25與圖1A和IB所不的底部電池25類似。因此,對圖1A和IB所不的底部電池25的描述適合於圖1C所不的底部電池25。位於上部電池35a、35b、35c中的每一者之間的隧穿層30a、30b類似於上面參考圖1B描述的隧穿層30。因此，上面對圖1A和IB所示的隧穿層30的描述適合於圖1C所示的隧穿層30。
[0060]圖1C所不的光伏器件100的上部電池35a、35b、35c中的每一者可以是多層結構，該多層結構包括由P型導電類型半導體構成的上層、由本徵半導體構成的中間層以及由η型導電類型半導體構成的下層。典型地，上部電池35a、35b、35c的材料被選擇為使得最靠近光源的電池吸收較短波長且較遠離光源的電池吸收較長波長。半導體材料層可具有非晶結構或晶體結構。在某些實例中，當半導體材料具有晶體結構時，半導體材料可以是單晶體、多晶體、多晶、微晶、納晶結構或它們的組合。可通過原位摻雜或離子注入提供η型或ρ型導電性。
[0061]在一個實例中，光伏器件100的最上面的上部電池35c由ρ型氫化非晶矽層(P型α -S1: H)構成,該ρ型氫化非晶娃層位於本徵氫化非晶娃層(i α -S1: H)上,該本徵氫化非晶矽層位於η型氫化非晶矽層(η型a-S1:H)上。最上面的上部電池35c的ρ型氫化非晶矽層(P型α-S1:Η)最靠近光源，且η型氫化非晶矽層(η型a-S1:H)與隧穿層30b接觸，該隧穿層30b位於最上面的上部電池35c和中間上部電池35b之間。在一個實例中，光伏器件100的中間上部電池35b由ρ型氫化非晶矽鍺層(P型a -SiGe: H)構成，該ρ型氫化非晶矽鍺層位於本徵氫化非晶矽鍺層(i a -SiGe:H)上，該本徵氫化非晶矽鍺層位於η型氫化非晶矽鍺層(η型a-SiGe:H)上。中間上部電池35b的ρ型氫化非晶矽鍺層(ρ型a -SiGe:H)與隧穿層30b接觸，該隧穿層30b使最上面的上部電池35c與中間上部電池35b分隔。中間上部電池35b的η型氫化非晶矽鍺層(η型a _SiGe:H)與隧穿層30a接觸，該隧穿層30a使中間上部電池35b與下面的上部電池35a分隔。在一個實例中，下面的上部電池35a由ρ型氫化微晶娃(P型μ c-S1:Η)層構成,該ρ型氫化微晶娃層位於本徵氫化微晶娃(i μ c-S1:Η)層上,其中該本徵氫化微晶娃(i μ c-S1:Η)層位於η型氫化微晶娃層(η型μ c-S1:Η)上。ρ型氫化微晶娃(ρ型μ c-S1:Η)層可與隧穿層30a直接接觸,該隧穿層30a使中間上部電池35b與下面的上部電池35a分隔。該η型氫化微晶矽(ρ型yC_S1:H)層可與隧穿層30a直接接觸，該隧穿層使中間上部電池35b與下面的上部電池35a分隔。
[0062]光伏器件100』的上部電池35a、35b、35c內的材料層中的每一者的厚度可在Inm到Imm範圍內。在另一實施例中，光伏器件100』的上部電池35a、35b、35c內的材料層中的每一者的厚度可在2nm到5μπι範圍內。光伏器件100的上部電池35a、35b、35c內的材料層中的每一者可使用化學氣相沉積(CVD)工藝沉積。本徵半導體背接觸層7也可使用蒸鍍、化學溶液沉積、旋塗沉積以及物理氣相沉積(PVD)法進行沉積。在某些實施例中，光伏器件100』的上部電池35a、35b、35c內的材料層中的每一者可使用低溫等離子體增強化學氣相沉積法形成，此方法已在上面針對形成含矽(Si )層5進行了描述。
[0063]仍參考圖1C,上部電池透明導電材料層16』可以位於最上面的電池35c的上表面上。上部電池透明導電材料層16』可以由與圖1A和IB所示的前透明導電材料層16相同的材料構成。因此，上面對圖1A和IB所示的前透明導電材料層16的描述適合於圖1C所示的上部電池透明導電材料層16』。
[0064]圖2A-2B示出了本公開的另一實施例。在圖2A-2B中，提供光伏器件100』』，該光伏器件100』』包括上部電池130和底部電池125，上部電池130包含吸收第一波長範圍光的碲化鎘(CdTe)電池，底部電池125吸收第二波長範圍光，其中底部電池125包括具有晶體含鍺(Ge)層111的異質結。在一個實施例中，CdTe頂部電池的帶隙在1.3_1.6eV範圍內。在另一實施例，CdTe頂部電池的帶隙在1.4-1.5eV範圍內。在一個實施例中，含Ge底部電池由帶隙在0.67-0.85eV範圍內的晶體矽鍺構成。在另一實施例中，含Ge底部電池由帶隙為0.67eV的純晶體Ge構成。
[0065]圖2A和2B所示的光伏器件100』 』的下部電池125類似於圖1A和IB所示的光伏器件100的下部電池25。圖2A和2B所示的晶體含鍺(Ge)層111類似於圖1A和IB所示的晶體含鍺(Ge)納米線11。因此，對圖1A和IB所示的晶體含鍺(Ge)納米線11的描述適合於圖2A和2B所不的晶體含錯(Ge)納米線11。在一個實例中，晶體含錯(Ge)納米線11由具有P型導電類型的晶體鍺(Ge)構成。
[0066]下部電池125進一步包括覆蓋晶體含鍺(Ge)層111的含矽(Si)層60，其中含矽層60的導電類型與晶體含鍺(Ge)層111的導電類型相反。例如，當晶體含鍺(Ge)層111具有P型導電類型時，含矽(Si)層60具有η型導電類型。圖2Α和2Β所示的含矽(Si)層60類似於圖1A和IB所示的含矽(Si)層5。在其中晶體含鍺(Ge)層111由ρ型鍺(Ge)構成的一個實例中，含娃(Si)層60由η型氫化非晶碳化娃(η+α -SiC:H)構成。
[0067]參考圖2Α和2Β,在一個實施例中，含娃(Si)層60通過本徵半導體前接觸層50而與晶體含鍺(Ge)層111分隔。在一個實例中，當晶體含鍺(Ge)納米線111由具有單晶晶體結構的P型鍺(Ge)構成並且含矽層60由η型氫化非晶碳化矽(η+a -SiC:H)構成時，本徵半導體前接觸層50可由本徵氫化非晶碳化矽(i a -SiC:H)構成。
[0068]含矽(Si)層60和本徵半導體前接觸層50提供到由晶體含鍺(Ge)層111所提供的下部電池125的吸收層的發射極接觸。到晶體含鍺(Ge)納米線111的背接觸可以由與晶體含鍺(Ge)納米線111的背面直接接觸的ρ型晶體矽鍺(SiGe)層70提供。ρ型晶體矽鍺(SiGe)層80中ρ型摻雜劑的濃度典型地大於ρ型晶體矽鍺(SiGe)層70中的ρ型摻雜劑的濃度。在某些實施例中，P型氫化非晶矽鍺層(a -SiGe:H)層80與ρ型晶體矽鍺(SiGe)層70的這樣的表面接觸:該表面與P型晶體矽鍺(SiGe)層70的接觸晶體含鍺(Ge)納米線111的背面的表面相反。下部電池125還可以包括襯底120和透明導電氧化物層90。對圖1A和IB所示的襯底12的描述適合於圖2Α和2Β所示的襯底120。對圖1A和IB所示的透明導電氧化物層9的描述適合於圖2Α和2Β所示的透明導電氧化物層90。
[0069]下部電池125通過隧穿層300而與上部電池130分隔。上部電池130包括與隧穿層300直接接觸的第一導電類型(即，ρ型或η型)緩衝區305。緩衝層可以用於提供/改善隧穿層300與第一導電類型層306之間的歐姆接觸。在某些實施例中，第一導電類型(即，P型或η型)碲化鎘(CdTe)層306位於緩衝區305上。典型地，碲化鎘(CdTe)層306具有與緩衝區305相同的導電類型，S卩，第一導電類型。在某些實施例中，第一導電類型碲化鎘(CdTe)層 3O6 可被(二)硒化銅銦鎵(CIGS) Xu2ZnSnS4 (CZTS)或 Cu2ZnSnSe4 (CZTSe)構成的第一導電類型材料層替代。在某些實施例中，第二導電類型硫化鎘(CdS)層307可以位於第一導電類型締化鎘(CdTe)層306的上表面上。硫化鎘(CdS)層307的第二導電類型與碲化鎘(CdTe)層306的第一導電類型相反。例如，當碲化鎘(CdTe)層306的第一導電類型為P型時，硫化鎘(CdS)層307的第二導電類型為η型。緩衝區305、第一導電類型碲化鎘(CdTe)層306和第二導電類型硫化鎘(CdS)層307中的每一者可使用化學氣相沉積(CVD)工藝沉積。適合於形成上部電池130內的各材料層的化學氣相沉積(CVD)法的實例包括但不限於大氣壓力CVD (APCVD)JgSCVD (LPCVD)和等離子體增強CVD (PECVD)、金屬有機CVD (M0CVD)，也可採用它們的組合。
[0070]仍參考圖2Α和2Β，在一個實施例中，前透明導電材料層308位於第二導電類型硫化鎘(CdS)層307的上表面上。圖2Α和2Β所示的前透明導電材料層308類似於上面參考圖1A和IB描述的前透明導電材料層16。因此，對圖1A和IB所示的前透明導電材料層16的描述適合於圖2Α和2Β所示的前透明導電材料層308。
[0071]儘管已經關於本公開的優選實施例具體示出並描述了本公開，但是本領域的技術人員將理解，在不偏離本公開的精神和範圍的情況下，可以對形式和細節做出上述及其它修改。因此，本發明並非旨在受限於所描述和所示例的確切形式和細節，而是落在所附權利要求的範圍內。
【權利要求】
1.一種光伏器件，包括: 吸收第一波長範圍光的上部電池；以及 吸收第二波長範圍的底部電池，其中所述底部電池包括包含晶體含鍺(Ge)層的異質結，其中所述晶體含鍺(Ge)層的至少一個表面與含矽(Si)層接觸，所述含矽(Si)層的帶隙大於所述晶體含鍺(Ge)層的帶隙。
2.根據權利要求1所述的光伏器件，其中所述晶體含鍺(Ge)層為納米線。
3.根據權利要求1所述的光伏器件，其中，具有較大帶隙的所述含矽(Si)層位於所述晶體含鍺(Ge)層的表面上，以便所述含矽(Si)層位於所述晶體含鍺(Ge)層與所述上部電池之間，或者具有較大帶隙的所述含矽層位於所述晶體含鍺(Ge)層的相反表面上，以便所述含矽(Si)層通過至少所述晶體含鍺(Ge)層而與所述上部電池分隔。
4.根據權利要求1所述的光伏器件，其中所述晶體含鍺(Ge)層的鍺(Ge)含量大於所述含矽(Si)層的鍺含量。
5.根據權利要求1所述的光伏器件，其中所述晶體含鍺(Ge)層為矽鍺(SiGe)或者完全由鍺(Ge)構成。
6.根據權利要求1所述的光伏器件，其中所述晶體含鍺(Ge)層被摻雜有η型或P型摻雜劑以提供第一導電類型，並且所述含矽(Si)層被摻雜有η型或P型摻雜劑以提供與所述第一導電類型相反的第二導電類型。
7.根據權利要求6所述的光伏器件，其中底部電池的所述晶體含鍺(Ge)層為鍺(Ge)，並且所述含矽(Si)層為矽(Si)，其中所述含矽(Si)層直接接觸所述含鍺(Ge)層並且位於所述上部電池與所述晶體含鍺`(Ge)層之間。
8.根據權利要求5所述的光伏器件，其中底部電池的所述晶體含鍺(Ge)層為矽鍺(SiGe)，並且所述含矽(Si)層為矽(Si)，其中所述含矽(Si)層位於所述上部電池與所述晶體含鍺(Ge)層之間。
9.根據權利要求6所述的光伏器件,還包括位於所述含娃(Si)層的表面上的第一摻雜的氫化非晶含矽(Si)層，其中所述含矽(Si)層的其上存在所述第一摻雜的氫化非晶含矽(Si)層的表面與所述含矽(Si)層的直接接觸所述晶體含鍺(Ge)層的表面相反，其中所述第一摻雜的氫化非晶含娃(Si)層具有與所述晶體含鍺(Ge)層相同的導電類型。
10.根據權利要求8所述的光伏器件，還包括與所述晶體含鍺(Ge)層的這樣的表面接觸的本徵氫化非晶含矽層以及與所述本徵氫化非晶含矽層接觸的第二摻雜的氫化非晶矽層:該表面與所述晶體含鍺(Ge)層的直接接觸所述含矽(Si)層的表面相反，其中所述含第二摻雜的氫化非晶含娃(Si)層具有與所述含娃(Si)層相同的導電類型。
11.根據權利要求10所述的光伏器件，其中所述本徵氫化非晶含矽層和所述第二摻雜的氫化非晶含娃(Si)層還包含碳(C)。
12.根據權利要求1所述的光伏器件，其中所述上部電池是由氫化非晶矽(Si)構成的p-1-n太陽能電池，其中所述p-1-n太陽能電池通過隧穿層而與所述底部電池分隔。
13.根據權利要求1所述的光伏器件，其中所述上部電池包括由氫化微晶矽構成的第一p-1-n太陽能電池、由氫化非晶矽鍺(SiGe)構成的第二 p-1-n太陽能電池以及由氫化非晶娃(Si)構成的第三p-1-n太陽能電池。
14.根據權利要求6所述的光伏器件，其中底部電池的所述晶體含鍺(Ge)層為鍺(Ge)，並且所述含矽(Si)層為摻雜的矽(Si)，其中所述含矽(Si)層通過本徵含矽(Si)層而與所述含鍺(Ge)層分隔。
15.根據權利要求14所述的光伏器件，其中由所述摻雜的矽(Si)構成的所述含矽(Si)層和所述本徵含矽(Si)層被氫化，包含碳(C)並且具有非晶結構。
16.根據權利要求15所述的光伏器件，其中所述上部電池是多層結構，所述多層結構包括選自碲化鎘(CdTe)、硫化鎘(CdS)、(二)硒化銅銦鎵(CIGS)、Cu2ZnSnS4 (CZTS)、Cu2ZnSnSe4 (CZTSe)以及它們的組合的材料層。
17.根據權利要求2所述的光伏器件，其中所述納米線的縱橫比大於5:1。
18.一種形成光伏器件的方法，包括: 形成包括晶體含鍺(Ge)層的第一電池，其中所述晶體含鍺(Ge)層的至少一個表面與含矽(Si)層接觸，所述含矽(Si)層具有大於所述晶體含鍺(Ge)層的帶隙；以及 在所述第一電池上形成至少第二電池，其中所述第二電池被放置為使得光源在到達所述第一電池之前進入至少所述第二電池。
19.根據權利要求18所述的方法，其中所述晶體含鍺(Ge)層為納米線，並且形成所述第一電池包括蝕刻含鍺(Ge)材料以提供所述納米線以及在所述納米線上外延地形成所述含娃(Si)層。
20.根據權利要求19所述的方法，還包括摻雜所述晶體含鍺(Ge)層以提供第一導電類型的P型或η型摻雜劑，並且摻雜所述含矽(Si )層以提供與所述第一導電類型相反的第二導電類型的η型或P型摻雜劑。·
21.根據權利要求19所述的方法，其中所述晶體含鍺(Ge)層的鍺(Ge)含量大於所述含矽(Si)層的鍺含量。
22.根據權利要求18所述的方法，其中所述含矽(Si)層是使用等離子體增強化學氣相沉積(PECVD)法在低於400°C的溫度下形成的。
23.根據權利要求18所述的方法，其中所述至少一個第二電池是通過沉積工藝形成的並包括單電池結構或多電池結構，所述單電池結構由氫化非晶矽(Si )形成的p-1-n太陽能電池構成，所述多電池結構包括由氫化微晶矽構成的第一 p-1-n太陽能電池、由氫化非晶娃鍺(SiGe)構成的第二 p-1-n太陽能電池以及由氫化非晶娃(Si)構成的第三p_i_n太陽能電池。
24.根據權利要求18所述的方法，其中所述第一電池的所述晶體含鍺(Ge)層為鍺(Ge)，並且所述含矽(Si)層為摻雜的矽(Si)，其中所述含矽(Si)層通過本徵含矽(Si)層而與所述含鍺(Ge)層分隔。
25.根據權利要求24所述的方法，其中所述至少一個第二電池是通過沉積工藝形成的，並且所述上部電池是多層結構，所述多層結構包括選自碲化鎘(CdTe)、硫化鎘(CdS)、(二)硒化銅銦鎵(CIGS)、Cu2ZnSnS4 (CZTS)、Cu2ZnSnSe4 (CZTSe)以及它們的組合的材料層。
【文檔編號】H01L31/0745GK103594542SQ201310356176
【公開日】2014年2月19日 申請日期:2013年8月15日 優先權日:2012年8月15日
【發明者】K·E·福格爾, B·赫克瑪特紹塔巴裡, D·K·薩丹那, G·G·沙希迪, D·沙赫莉亞迪 申請人:國際商業機器公司