頻域ADC快閃記憶體校準的製作方法

2023-04-27 09:11:11 2

本申請要求於2015年12月18日提交的美國臨時申請號62/269,656的權益。該文獻的全部內容通過引用整體併入本文。

技術領域

許多電子應用採用模數轉換器(ADC)將模擬輸入信號轉換為數字輸出信號(例如，用於進一步的數位訊號處理)。數字輸出信號可以描述為隨時間變化。可替換地，數字輸出信號可以被描述為其在頻率上變化。本公開涉及使用頻域測量技術的ADC校準。

背景技術：

在精密測量系統中，電子設備設置有一個或多個傳感器以進行表示真實世界現象(例如光，聲音，溫度或壓力)的測量。這些傳感器產生模擬電信號。然後將這些模擬信號作為輸入提供給ADC，以轉換信號並產生數字輸出信號。在另一種情況下，天線基於攜帶空氣中的信息或信號的電磁波產生模擬信號。由天線產生的模擬信號然後作為輸入提供給ADC以產生數字輸出信號。

ADC可應用於寬帶通信系統、音頻系統、接收機系統等。ADC在廣泛的應用中使用，包括通信、能源、醫療保健、儀器和測量、電機和功率控制、工業自動化和航空航天/防禦。

設計ADC是非平凡的任務，因為每個應用在速度、性能、功率、成本和尺寸上可以具有不同的目標。隨著使用ADC的應用數量的增長，對精確和可靠的轉換性能的需求也在增長。。

技術實現要素：

在某些實施例中，提供了一種用於校準模數(ADC)轉換器的比較器的偏移的校準系統。校準系統包括模數轉換器(ADC)，其包括將模擬輸入轉換為數字數據的多個比較器，多個比較器包括比較器，快速傅立葉變換(FFT)單元以執行FFT對數字數據產生頻域信號，以及校準邏輯，用於基於頻域信號調整比較器的偏移。

在某些實施例中，提供了一種校準模數(ADC)轉換器的比較器的偏移的方法。該方法包括使用多個比較器將模擬輸入轉換為數字數據，所述多個比較器包括比較器；對所述數字數據執行快速傅立葉變換以產生頻域信號；以及基於所述頻域信號調整所述比較器的偏移。

在某些實施例中，提供一種編碼有指令的非暫時性計算機可讀媒體，所述指令在執行時致使處理器執行用於校準模/數(ADC)轉換器的比較器的偏移的方法。該方法包括對從ADC接收的第一數字數據執行快速傅立葉變換以產生頻域信號；基於所述頻域信號調整所述比較器的偏移；以及使用多個比較器將模擬輸入轉換為第二數字數據，所述多個比較器包括所述比較器。

在某些實施例中，提供了一種用於校準模數(ADC)轉換器的比較器的偏移的校準系統。校準系統包括模數轉換器(ADC)，其包括將模擬輸入轉換為數字數據的多個比較器，所述多個比較器包括比較器，用於對數字數據執行FFT以產生頻域信號；以及用於基於所述頻域信號調整所述比較器的偏移的裝置。

附圖說明

圖1是Δ-ΣADC的圖；

圖2是示出具有模擬輸入信號的Δ-ΣADC的放大頻譜的曲線圖；

圖3是示出沒有輸入信號的ADC的示例輸出的曲線圖；

圖4是示出帶內噪聲對RMS輸出的曲線圖；

圖5示出了根據本公開的實施例的一般化系統；

圖6示出了用於具有頻域功率測量的前景校準的算法；

圖7示出了用於具有頻域功率測量的背景校準的算法；和

圖8示出了根據本公開的實施例的算法的一般化實施例。

具體實施方式

模數轉換器的基礎

ADC是將輸入模擬信號攜帶的連續物理量轉換成表示例如該量的振幅(或攜帶該數字值的數位訊號)的數字值的電子設備。該轉換涉及模擬信號的量化，因此該轉換引入了少量的誤差。通常，通過模擬信號的周期性採樣來進行量化。結果是已將連續時間和連續幅度模擬信號轉換為離散時間和離散幅度數位訊號的數字值序列(即，數位訊號)。

ADC通常由以下應用要求定義：其帶寬(其可適當地轉換為數位訊號的模擬信號的頻率範圍)，其解析度(離散電平的數目，最大模擬信號可被劃分為並在數位訊號中表示)以及其信噪比(ADC可以如何精確地測量相對於ADC引入的噪聲的信號)。

Δ-Σ模數轉換器

基於Δ-Σ(DS)調製(本文稱為「DS ADC」)的ADC廣泛用於數字音頻和高精度儀器系統中。DS ADC通常提供以低成本以高解析度將模擬輸入信號轉換為數位訊號的優點。

圖1是DS ADC的說明性系統圖。DS ADC包括環路濾波器102，量化器104(在本文中有時稱為Δ-Σ調製器)和反饋數模轉換器(DAC)106(即，在DS ADC的反饋路徑中的DAC)。

通常，DS ADC使用DS調製器來編碼模擬信號u。DS ADS包括用於此目的的量化器104，採用例如低解析度ADC作為1位ADC、閃速ADC、閃速量化器等。因此，量化器包括比較器。量化器104固有地引入量化噪聲q。然後，如果適用，DS ADC可以包括到量化器104的輸出的數字濾波器，以形成更高解析度的數字輸出。無論僅包括量化器104還是附加地數字濾波器，該級的輸出是數位化信號v。

環路濾波器102具有一個或多個積分器，並為DS ADC提供誤差反饋。誤差通常通過取原始模擬輸入信號u與使用反饋DAC 106產生的原始模擬輸入信號的重構版本之間的差來產生。

DS ADC的一個關鍵特性是其將量化噪聲q推到更高頻率的能力，也稱為噪聲整形。環路濾波器102有助於將從量化器104反饋的噪聲從基帶形成到較高頻率。實現的噪聲整形的量取決於環路濾波器102的階數。

反饋DAC 106與具有量化器104的反饋配置。也就是說，數位化信號v被饋送到反饋DAC 106的輸入。反饋DAC 106通常是利用多個單元或DAC實現的多位DAC由輸入到反饋DAC 106的位控制的元件。單元元件中的每一者(例如，電流導引單元)從輸入數位化信號va產生模擬輸出信號的一部分。電流導引電路理想地將相同量的電流導向到輸出。也就是說，在某些實施例中，DAC元件可以被相同地加權。反饋DAC 106輸出反饋到DS ADC的輸入路徑的模擬信號。

頻率域功率測量

閃速偏移在DS ADC中引入噪聲，並且可能對ADC的性能不利。先前的校準閃光補償的方法通過RMS計量器測量ADC的噪聲，並調整閃光偏移校準碼以最小化測量的噪聲。對於這樣的系統工作，輸入信號應該斷開，以便RMS儀只測量噪聲。否則，在測量中難以區分噪聲功率與信號功率。通過斷開輸入，該校準方法預期在前臺執行。也就是說，校準被認為是ADC離線的一次性校準。此校準預計不會在後臺中在ADC未脫機的連續校準中執行。

在閃光偏移可隨時間漂移並且可在不使ADC離線的情況下校正的情況下期望背景校準。為了實現背景校準，可以修改現有方法，使得RMS功率計拒絕輸入信號的功率。通常，輸入信號的功率通常遠遠大於噪聲。

一種解決方案是用頻域功率計替換RMS功率計，並去除與輸入信號相關聯的頻率倉。該解決方案在圖2中示出。在該解決方案中，可以通過對除了緊鄰輸入信號的頻槽之外的頻譜中的所有頻率倉進行積分來測量ADC噪聲。如圖2所示，可以通過去除兩條虛線之間的頻率分量(例如，緊密接近輸入信號)來移除輸入信號。

與RMS功率測量方法相比，頻域功率測量提高了前臺校準環境中的一致性和性能。如前所述，閃速校準的目的是使ADC的噪聲最小化，從而最小化閃速ADC的偏移。更具體地，要最小化的噪聲是帶內噪聲。

在圖3中示出了沒有輸入的ADC的示例輸出頻譜。只有0和虛線之間表示為帶寬的噪聲是由晶片數字輸出的。剩餘的噪聲通過低通濾波器以數字方式移除，不會影響ADC的性能。

使用RMS功率的常規前臺校準方法依賴於事實：ADC的RMS功率與帶內噪聲相關。這在圖4中示出，其中相對於針對各種閃光偏移電平的測量的RMS功率繪製ADC的帶內噪聲。雖然這種相關性很強，但仍有一些不確定性。使用頻域功率測量方法，可以直接測量帶內噪聲，並且可以有效地最小化帶內噪聲和閃光偏移。

圖5示出了根據本公開的實施例的系統的一般化實施例。系統接收多個參考電壓605。該系統包括開關矩陣610、混洗邏輯615、快閃ADC 620、FFT單元625、頻率濾波器630、頻率求和器635和校準邏輯640。

參考電壓605為稍後描述的比較器建立不同的閾值。

開關矩陣610將單獨的參考電壓605施加到不同的比較器，使得每個比較器將最終看到每個參考電壓。

混洗邏輯615控制開關矩陣610的混洗。例如，在一個實施例中，混洗邏輯615控制開關矩陣610，以在每個時鐘周期期間以部分隨機方式混洗與參考電壓605的連接。在其它實施例中，隨機播放邏輯615控制開關矩陣610以預定順序(例如，依次)混洗與參考電壓605的連接。

快閃ADC 620包括作為比較器的多個1位ADC。比較器各自在結構上類似於量化器104.1位ADC從諸如環路濾波器102的ADC環路濾波器接收模擬輸入。1位ADC還通過開關矩陣610接收參考電壓605此外，1位ADC從校準邏輯接收校準碼以調整比較器的偏移。

每個1位ADC將模擬輸入與來自開關矩陣610的ADC接收的參考電壓進行比較。該比較受比較器的偏移的影響。如果模擬輸入大於參考電壓，則ADC輸出高數位訊號。如果模擬輸入小於參考電壓，則ADC輸出低數位訊號。

FFT單元625從快閃ADC 620的多個1位ADC接收數位訊號。FFT單元625對這些輸出執行FFT，以在頻域中輸出接收的數位訊號的頻譜。FFT單元625可以在專用硬體中實現。FFT單元625可替代地在通用處理器上的軟體中實現。FFT單元625是用於執行頻譜分析的裝置的示例。

頻率濾波器630從FFT單元625接收頻譜信號。頻率濾波器630從接收的頻譜中去除不需要的頻率。具體地，頻率濾波器630濾波帶外信號和噪聲。頻率濾波器630可以另外去除與輸入信號相關聯的二進位位，例如先前關於圖6討論的頻率。頻率濾波器630輸出濾波後的頻譜信號。

頻率加法器635從頻率濾波器630接收經濾波的頻譜信號。頻率加法器635因此可以僅處理帶內信息。具體地，頻率加法器635對所有剩餘的頻率倉求和。這個求和等價於在Parseval定理下獲取帶內信息的功率。因此，頻率加法器635輸出功率信號。

校準邏輯640從加法器635接收功率信號。校準邏輯640將校準碼輸出到快閃ADC 620，從而基於功率信號調整快速ADC 615的快閃偏移，如稍後描述的。校準邏輯640是用於調整比較器的偏移的裝置的示例。校準邏輯640包括處理器和存儲器。

圖6描述了用於使用頻域功率測量技術的快閃記憶體偏移的前臺校準過程。此過程不是嘗試最小化ADC的RMS功率，而是嘗試直接最小化ADC的帶內噪聲。在此過程中，ADC與整個信號鏈斷開連接。通過斷開ADC的模擬輸入來執行此斷開連接。雖然ADC的模擬輸入被斷開，但ADC輸入上固有地存在小的，隨時間變化的模擬噪聲信號。

在所示的技術中，在S705，校準邏輯最初使ADC的所有比較器的校準碼為零。

ADC將ADC輸入處的模擬噪聲信號轉換為數位訊號，並將數位訊號輸出到FFT單元。然後在S710測量數位訊號的功率。

具體地，FFT單元對數位訊號進行FFT，並將頻譜信號輸出到頻率濾波器。頻率濾波器去除例如帶外信號並將濾波後的信號輸出到頻率加法器。頻率加法器接收濾波信號並對濾波信號求和以產生等效於數位訊號的功率的和信號。

校準邏輯然後設置等於數位訊號的功率的最小帶內噪聲值Min_IBN。

然後，在S715，校準邏輯選擇初始比較器，並且校準邏輯在S720將該比較器的校準碼設置為最小。該最小值可以例如是-4。如上所述，ADC基於校準碼將存在的模擬噪聲信號轉換為輸出數位訊號，然後FFT單元對輸出數位訊號進行FFT以產生頻譜信號，頻率濾波器對頻譜信號進行濾波，以及所述頻率加法器功能對濾波信號求和以輸出功率信號。因此，在S725獲取比較器的輸出信號的FFT的總帶內功率。

在S730中，校準邏輯確定所採用的總帶內功率是否小於Min_IBN值。如果是，則在S735校準邏輯將Min_IBN值設置為總帶內功率，並存儲相應的校準碼。

在S735處將Min_IBN值設置為總帶內功率之後，或者如果在S730處確定校準邏輯用於該校準碼的總帶內功率不小於Min_IBN值，則校準邏輯確定則在S740確定校準碼是否是用於比較器的最後校準碼。例如，在一個實施例中，最後的校準碼是最大碼。在一個實施例中，該最大代碼是4。

如果校準邏輯在S740確定校準碼不是最後一個校準碼，則校準邏輯在S750前進到下一個校準碼。例如，校準碼被遞增。然後，算法返回到S725。

如果校準邏輯在S740確定校準碼是最後一個，則校準邏輯在S750為Min_IBN值設置比較器校準碼。具體地，校準邏輯將比較器校準碼設置為在S735中存儲的最後的碼。

然後，校準邏輯在S755確定電流比較器是否是S755處的最後一個比較器。如果校準邏輯確定電流比較器不是最後一個，則校準邏輯在S760前進到下一個比較器。然後，算法進行到S720。

如果校準邏輯確定當前比較器是最後一個(例如，算法已經應用於所有比較器)，則算法結束。因此，可以對所有比較器執行算法。

圖7描述了用於使用頻域功率測量技術的快閃記憶體偏移的背景校準過程。作為一種背景技術，ADC是實時的，並在整個信號鏈中工作。通過利用頻域功率計，可以從功率測量中去除輸入信號。這種移除使得能夠精確測量帶內噪聲，而不會使測量被信號功率破壞。

在S805，算法開始於具有比較器校準碼的工作集合的系統。例如，校準邏輯可以從非易失性存儲器加載比較器代碼。在另一實施例中，校準邏輯在本地高速緩存中具有比較器代碼。

如上所述，ADC基於校準碼將模擬輸入信號轉換為數字輸出信號，FFT單元對輸出數位訊號進行FFT並輸出頻譜，頻率濾波器濾除輸入信號，並且輸出濾波信號，並且頻率求和器對濾波信號中的剩餘頻率區間求和以產生等效於沒有輸入信號的數位訊號的功率的和信號。在S810，校準邏輯然後將值Min_RMS設置為數位訊號的功率。

然後校準邏輯在S815選擇初始比較器。在S820，校準邏輯將校準碼減少1。在S825，如上所述，ADC基於校準碼將模擬輸入信號轉換為數字輸出信號，FFT單元對輸出數位訊號進行FFT並輸出頻譜，頻率濾波器濾除輸入信號，並且輸出濾波信號，並且頻率求和器對濾波信號中的剩餘頻率區間求和以產生等效於沒有輸入信號的數位訊號的功率的和信號。

在S830，校準邏輯確定ADC的輸出功率(即，沒有輸入信號的功率信號)是否小於Min_RMS值。如果校準邏輯確定ADC的輸出功率小於Min_RMS值，則在S735，校準邏輯將Min_RMS值設置為沒有輸入信號的功率信號。此外，校準邏輯存儲在S820中設置的校準碼。

在S835，在校準邏輯將Min_RMS值設置為ADC的輸出功率之後，或者如果校準邏輯確定ADC的輸出功率不小於Min_RMS值，則在S840，校準邏輯將校準碼增加2。也就是說，校準碼比初始校準碼高一。

如上所述，ADC基於校準碼將模擬輸入信號轉換為數字輸出信號，並且FFT單元對數位訊號進行FFT並輸出頻譜。頻率濾波器濾除輸入信號並輸出濾波後的信號。頻率求和器對經濾波的信號中的剩餘頻率倉求和，以在S845產生沒有到ADC的輸入信號的功率信號。

在S850，校準邏輯確定測量的功率是否小於Min_RMS值。如果校準邏輯確定所測量的功率小於Min_RMS值，則校準邏輯在S855將Min_RMS值設置為功率信號。另外，校準邏輯存儲在S840中設置的校準碼。

在S855處校準邏輯將Min_RMS值設置為功率信號之後，或者如果在S850校準邏輯確定功率信號不小於Min_RMS值，則校準邏輯為Min_RMS值設置比較器代碼。特別地，如果這樣的代碼導致小於Min_RMS值的輸出，則校準邏輯將比較器代碼設置為存儲在S820或S855中的校準代碼。

因此，校準邏輯將比較器代碼設置為使功率信號最小化的值。在一個實施例中，校準邏輯將比較器代碼存儲在非易失性存儲器中。在另一實施例中，校準邏輯將比較器代碼存儲在本地高速緩存中。

在S865，校準邏輯確定是否已為最後一個比較器設置了校準碼。如果校準邏輯確定電流比較器不是最後一個比較器，則校準邏輯在S875進入下一個比較器，然後返回到S820。

如果校準邏輯確定當前比較器是最後一個比較器，則校準邏輯等待預定時間段，例如在S870的X秒。然後，算法返回到S820，以將Min_RMS值設置為輸出。

圖8示出了根據本公開的實施例的算法的一般化實施例。在S905中，校準邏輯初始化變量。這些變量包括最小噪聲值，比較器的標識和用於比較器的校準碼。校準邏輯將比較器的身份和校準碼發送到ADC。以這種方式，校準邏輯在ADC中的多個比較器中選擇所識別的比較器和用於該比較器的初始校準碼。

可以連接或斷開到ADC的模擬輸入。即使ADC的模擬輸入斷開，在ADC的輸入端也存在固有的小的，隨時間變化的模擬噪聲。因此，即使模擬輸入斷開，ADC也可以轉換模擬噪聲並輸出數位訊號。

校準碼調整所識別的比較器的偏移。該偏移會修改比較器相對於接收到的模擬輸入的精度。因此，所識別的比較器基於初始校準碼將模擬輸入(信號或噪聲)轉換為輸出。多個比較器，包括比較器，輸出數字輸出信號。

在S915中，確定數字輸出信號的功率。具體地，FFT單元從ADC接收數字輸出信號，然後進行數字輸出信號的快速傅立葉變換以產生頻譜信號。頻率濾波器從頻譜信號中濾除頻率以產生濾波信號。頻率求和器將經濾波的信號相加以產生等效於數字輸出信號的功率的和信號。

隨後，在S920中，校準邏輯確定功率是否最小化(即，小於先前的最小值)。例如，功率可以是最小帶內噪聲或其他最小功率。在一些實施例中，初始化最小功率，而在其他實施例中，最小值是來自先前迭代的值。

如果校準邏輯在S920中確定功率小於先前的最小功率，則校準邏輯在S925中用數字輸出信號的功率更新最小功率。校準邏輯還記錄相關聯的校準碼。

在S925中校準邏輯更新最小功率之後，或者如果校準邏輯在S920中確定功率不小於最小值，則校準邏輯可以重複S910的校準，S915的功率確定和條件更新S920的下一個校準碼。如圖1和2所示。在圖5-6中，該校準碼不一定是連續的校準碼。

如果校準邏輯已經迭代了所有相關校準碼的校準，功率確定和條件更新，則校準邏輯進行到S935。相關的校準碼可以是校準碼的全範圍(例如，-4到4)或其子集(例如，預定校準碼的任一側上的第一或第二鄰居)。

在S935中，針對下一個比較器迭代S905-S930的算法。如果對於ADC中的所有比較器迭代了算法，則算法結束。

其他實施方式說明、變型和應用

在先前的描述中，FFT 625將ADC的數字輸出轉換到頻域。濾波器630隨後在頻域中對轉換的輸出執行濾波。在替代實施例中，FFT 625和濾波器630可以用時域濾波器(例如，高通濾波器)代替。

用時域濾波器替換FFT 625和濾波器630是背景校準方案中的替代方法。在上述背景校準方案中，輸入信號通過FFT 625被選擇性地去除。相反，在時域替換中，帶內的所有內容都用高通濾波器去除，並且只有輸出信號的功率帶信號。

因此，在圖7的算法中，S810被校準邏輯代替，該校準邏輯測量加法器的輸出並且將Min_Power值設置為等於加法器的輸出。

S825被用於測量加法器的輸出的校準邏輯代替，並且S830被校準邏輯代替，以確定加法器的輸出是否小於Min_Power值。

S835被校準邏輯代替，該校準邏輯將Min_Power值設置為加法器的輸出。

S845被用於測量加法器的輸出的校準邏輯代替，並且S850被校準邏輯代替，以確定加法器的輸出是否小於Min_Power值。

S855由將Min_Power值設置為加法器的輸出的校準邏輯代替。

S860被校準邏輯替換為Min_Power值設置比較器校準碼。

雖然相對於Δ-Σ調製器描述了本文所描述的實施例，但是該方法也可以應用於其他架構。在一些情況下，校準技術還可以應用於獨立的高速ADC。

如上所述，濾波器和加法器在與校準邏輯分離的數字塊中實現。在其他實施例中，校準邏輯包括濾波器和求和器。

所公開的技術可以用於改善Δ-ΣADC的一般性能，並且具有較低功率和/或較小面積的適當權衡。這樣的ADC可應用於各種汽車應用(例如，衛星無線電接收器，加速度計，跟蹤控制)和保健應用(例如，磁共振成像(MRI)，超聲接收器)。在這些應用中，更好的性能、更低的功耗和更小的面積總是受歡迎。

前景頻域校準技術可以產生比常規RMS方法更好和更一致的偏移校準碼。這種改進的出現是因為通過校準閃光偏移(例如，帶內噪聲)來改進的參數被直接測量。在先前的方法中，最小化總噪聲，其在沒有輸入信號的情況下與帶內噪聲相關。然而，總噪聲與帶內噪聲不完全相同。

此外，背景頻域校準技術可允許在施加輸入的情況下校準快閃ADC。該校準可以允許在ADC在現場操作時對偏移進行校正。因此，校準可以校正由於溫度、電源和老化引起的偏移移位。傳統的前臺校準方案不允許現場校準，因為閃速ADC僅在啟動期間被校準，並且校準碼被凍結，而ADC在現場操作。

在這兩種情況下，頻域校準可能具有改進的ADC性能(例如，更好的帶內噪聲和更高的ADC SNR/DR)。如果不需要改進的性能，則可以在ADC架構級別對低功率/面積進行性能改進。為了獲得更低的功率要求，可以將ADC設計為具有更高的噪聲，並且可以利用改進的閃光校準來平衡性能下降。為了獲得更小的面積，可以以更大的偏移為代價來減小快閃ADC的面積。頻域校準方法可以允許該面積減小。

校準邏輯可以由一個或多個處理器和/或一個或多個數位訊號處理器(DSP)來實現。校準邏輯還可以由PAL(可編程陣列邏輯)、GAL(通用陣列邏輯)、FPGA(現場可編程門陣列)或離散邏輯來實現。在其中校準邏輯部分地以軟體實現的實施例中，軟體可以存儲在瞬態介質(諸如信號)或非暫時性介質(諸如ROM，RAM或盤介質)上。

在一些實施例中，校準邏輯包括在與ADC相同的晶片上。在其他實施例中，ADC和校準邏輯不包括在同一晶片上。

在一個示例實施例中，附圖的電路在電子設備的板上實現。板可以是能夠保持電子設備的內部電子系統的各種部件並且還提供用於其他外圍設備的連接器的通用電路板。更具體地，板可以提供電連接，系統的其他部件可以通過該電連接電通信。基於配置需求，處理需求和計算機設計，處理器(包括數位訊號處理器、微處理器和支持晶片組)和計算機可讀非暫時性存儲器元件可耦合到板。諸如外部存儲器，附加傳感器，用於音頻/視頻顯示的控制器以及外圍設備的其他組件可以作為插入卡，通過電纜或集成到電路板本身中的方式附接到電路板。在各種實施例中，本文描述的功能可以仿真形式實現為在布置在支持這些仿真功能的結構中的一個或多個可配置(例如，可編程)元件內運行的軟體或固件。提供仿真的軟體或固件可以在包括允許處理器執行那些功能的指令的非暫時性計算機可讀存儲介質上提供。

在另一示例性實施例中，附圖的電路可以被實現為獨立模塊(例如，具有被配置為執行特定應用或功能的組件和電路的設備)或被實現為插件模塊到應用特定電子設備的硬體。本公開的特定實施例可以部分地或整體地包括在片上系統(SOC)封裝中。SOC表示將計算機或其他電子系統的組件集成到單個晶片中的IC。它可以包含數字，模擬，混合信號和通常的射頻功能：所有這些可以提供在單個晶片襯底上。其它實施例可以包括多晶片模塊(MCM)，其具有位於單個電子封裝內的多個分離的IC，並且被配置為通過電子封裝彼此緊密地相互作用。在各種其他實施例中，數字濾波器可以在專用集成電路(ASIC)，FPGA和其他半導體晶片中的一個或多個矽核中實現。

本文概述的規格，尺寸和關係(例如，處理器的數量、邏輯操作等)僅僅是為了示例和教導的目的而提供的。在不脫離本公開的精神或所附權利要求的範圍的情況下，可以顯著地改變這樣的信息。該規範僅適用於一個非限制性示例，因此，它們應當被這樣解釋。在前面的描述中，已經參考特定的處理器和/或組件布置描述了示例實施例。在不脫離所附權利要求的範圍的情況下，可以對這些實施例進行各種修改和改變。因此，描述和附圖被認為是說明性的而不是限制性的。

本架構特別適用於其中使用MASH ADC的高速，連續時間，高精度應用。可以極大地受益於該架構的應用包括：儀器，測試，頻譜分析器，軍事目的，雷達，有線或無線通信，行動電話(特別是作為標準繼續推動更高速度的通信)和基站。

利用本文提供的眾多示例，可以根據有限數量的電組件來描述交互。然而，這僅僅是為了清楚和示例的目的。該系統可以以任何方式合併。沿著類似的設計替代方案，附圖的任何所示的組件，模塊和元件可以以各種可能的配置進行組合，所有這些都在本公開的範圍內。附圖的電路容易擴展，並且可以容納大量部件，以及更複雜/複雜的布置和配置。因此，所提供的示例不應限制可能應用於無數其它架構的電路的範圍或抑制電路的教導。

在本公開中，包括在「一個實施例」、「示例性實施例」、「實施例」、「另一個實施例」、「實施例」、「實施例」、「一些實施例」、「各種實施例」、「其它實施例」等意味著任何這樣的特徵包括在本公開的一個或多個實施例中，但是可以或可以不必在相同的實施例。

在適當的情況下，可以刪除或移除一些操作，或者可以在不脫離本公開的範圍的情況下顯著地修改或改變這些操作。此外，這些操作的定時可以顯著改變。前面的操作流程已經被提供用於示例和討論的目的。通過在此描述的實施例提供了基本的靈活性，因為在不脫離本公開的教導的情況下可以提供任何合適的布置、時間順序、配置和定時機制。

本領域技術人員可確定許多其它改變、取代、變化、改變和修飾，並且本公開涵蓋落入所附權利要求書的範圍內的所有這些改變、替代、變化、改變和修飾。上述裝置的可選特徵也可以相對於本文描述的方法或過程來實現，並且示例中的細節可以在一個或多個實施例中的任何地方使用。