包含有機場效應電晶體的邏輯元件的製作方法
2023-12-06 13:14:56 1
專利名稱：包含有機場效應電晶體的邏輯元件的製作方法
技術領域：
本發明涉及一種包含場效應電晶體的邏輯元件，該邏輯元件的開關速度通過替換電阻而得到提高。
背景技術：
邏輯門如NAND、NOR或「非門(inverter或稱反相器)」是數字集成電子電路的基礎元件。集成電路的開關速度取決於邏輯門的速度而非各個電晶體的速度。在常規的矽半導體技術中，這些門利用n型和p型電晶體製造，因而極快動作。在有機電路的情形中，因為沒有合適的穩定的n型半導體，所以達不到這一點。這意味著有機電路不得不包含用於代替n型電晶體的常規電阻。
由有機場效應電晶體製成的這些邏輯門的缺點在於它們不是開關速度較慢(當開關電路、即電流-電壓特性曲線下的積分明顯不同時)，就是不能關斷(當電流-電壓圖中的電壓電平差太小時)。
發明內容
因而本發明的目的在於提供一種由有機場效應電晶體製成的邏輯門，其中用除傳統電阻以外的其他元件代替缺失的「傳統」n型電晶體。
本發明涉及一種至少包含一個第一和一個第二有機場效應電晶體(OFET)的邏輯門，其中第一OFET為p型OFET，第二OFET可以用在邏輯門中作為電阻。
根據本發明的一個實施例，第一OFET具有極薄的半導體層或負閾值電壓。
根據本發明的另一實施例，邏輯門包括第一和第二OFET，每個OFET具有極薄的半導體層或負閾值電壓。
根據本發明的另一實施例，在邏輯門中沒有施加柵極電位(gate potential)的第二OFET具有OFF電流，該電流的量值僅約比ON電流的低一個量級，這樣第二OFET可以通過施加正的柵極電位關斷。
根據本發明的一個實施例，邏輯門包括至少四個OFET(如圖6所示)。
根據本發明的另一實施例，邏輯門2具有不同電位的數據線(輸入和輸出)。
「在門中可以用作電阻的OFET」意味著在OFET具有較薄的有機半導體層(ca從5到30nm)的情形或有機半導體層的導電率通過特殊處理(如，聯氨處理和/或特殊的氧化處理)而降低的OFET的情形中，OFF電流的量值僅約比ON電流的低一個量級。
「OFF」電流是在柵極和源極之間沒有電位時流動的電流，「ON電流」(對於p型OFET)是在柵極和源極之間存在負電位差時流動的電流。
「傳統電阻」在此意味著具有線性電流-電壓曲線的元件。
下面參考附圖詳細解釋本發明。
當採用傳統電阻(如現有技術的圖1和圖2所示)時，邏輯門不是開關太慢(圖1)，就是不能關閉(圖2)。
圖1表示ON曲線1和OFF曲線2的電流-電壓示意圖。這些特性曲線分別對應開和關的狀態。該曲線與電阻曲線5的交叉點3和4對應反相器的切換點。反相器的輸出電壓擺幅6非常大，這意味著反相器可以很容易地開關切換。但是，開關電流7和8不同(曲線以下的陰影區對應於開關電流)。這意味著反相器可以快速切換到「高」，但只能緩慢地切換到「低」。
圖2表示現有技術，這是第二種情形，其中雖然開關電流9和10是同等量級的大小，但電壓電平差11太小。結果是，相應的反相器不能完全關斷。
圖3最終表示本發明邏輯門的電流-電壓曲線。
如電流電壓曲線示於圖3的邏輯門至少包括一個以極薄的半導體層代替傳統電阻的OFET。
由於注意到但未全面解釋的作用(因為極薄的半導體層或負閾值電壓所致的極早飽和)，具有極薄的半導體層、如5～30nnm、優選7～25nm、最優選10～20nm的OFET具有特殊的輸出特性區域，如圖3所示。
電壓電平差12很大，足以使得能夠完全關斷反相器，並且開關電流13和14在大小上相同，使得反相器可以迅速切換。另一個優點在於開關電流值，此類電晶體的開關電流值非常高。由於薄的半導體層，電晶體從上升沿15非常陡地通過進入到飽和區16。輸出特性的這種狀況使得可以在呈現很大充電電壓的常規的p型MOS技術中構成邏輯電路。其結果是元件的開關速度很高。本發明的目的在於利用這種作用製造快速邏輯門。儘管利用常規的p型MOS技術，這些門速度快且可以很容易地同時關斷。
傳統電阻的替換也可以通過OFET的半導體層的特殊處理並利用關於邏輯器件的特殊電路布局來完成。
典型的OFET在沒有施加柵極電位地工作時具有非常低的OFF電流。
有機半導體的特殊處理可以導致OFF電流的量值僅約比ON電流的低一個量級(例如通過聯氨(hycdrazine)處理和/或特殊的氧化處理)。然後，這種特殊的OFET仍可以通過施加正的柵極電位而關斷。這提供了一種可以通過負的柵極電位導通並通過正的柵極電位關斷的OFET(如n型電晶體)。此作用為本發明利用(除了前述由極薄的半導體層引起的作用之外)，以便製造快速邏輯器件。這些邏輯器件的基本元件是至少兩個OFET的串連連接，其中的電流溝道尺寸不同，使得沒有施加柵極電位，一個OFET的電流溝道顯然比另一個OFET有更大傳導性。其結果是，施加到兩個電流溝道的供電電壓只在有較小傳導性的電流溝道的情形下下降。
通過對具有有較小傳導性的電流溝道的OFET施加負的柵極電位並同時對具有較強傳導的電流溝道的OFET施加正的柵極電位而進行切換。
圖5表示這種邏輯門的電流-電壓曲線。由於特殊的電路布局或特殊的電路布局結合半導體層的處理，兩種特性曲線都發生移位，造成高的電壓電平差，同時造成高的開關電流。反相器包括兩個這種基本元件，例如至少四個電晶體。通過導通兩個電晶體並同時關斷其它的兩個電晶體而實現反相器的切換操作。
具體實施例方式
下面參考幾個實施例解釋本發明。
首先，我們先來看兩個涉及圖5所示電流電壓曲線的實施例。
圖6表示反相器的電路，圖7是環形振蕩器的電路。為了獲得邏輯功能元件，需要兩對電晶體，因為需要正電壓關斷一個電晶體，並同時用負電壓導通另一個電晶體。為了獲得這種不同的電壓，互連前述的兩個基本原件，使得一個元件在其輸出端將提供正電壓，另一個元件提供負電壓。因而基於這種新穎電路的反相器有兩個輸入端和兩個輸出端，每個輸出端的電位降為零(0V)或為正電壓或負電壓(+/-)。
圖6表示反相器實施例，其中電路圖是一個重要的因素。在點1處得到供電電壓，這種情況下為+/-V。點4接地。點3表示的點是反相器的輸入端，點2表示的點是反相器的輸出端。當在輸出端2處沒有電位時實現「低」邏輯。「高」邏輯意味著在反相器的輸出端2處得到+/-V。這也就是說，數據線包括兩條線，每條線上有不同的電位。
C型MOS採用分離的輸入端，但分離之後電位相同。
與前述反相器不同，它至少有四個OFET，例如常規的c型MOS反相器由兩個電晶體組成。當輸入端為0V時，電晶體1導通而另一個電晶體2不導通(因而供電電壓在2處下降)。當有負電位時，電晶體1將不導通，電晶體2導通(因而在1處獲得供電電壓)。
圖7表示環形振蕩器。對於此電路，通過將一個反相器的輸出端連接到下一個反相器的輸入端而互連奇數個反相器。然後，最後一個反相器以同樣方式連接到第一反相器，從而形成環形振蕩器。環形振蕩器的目的是通過恆定地切換後續反相器使得信號能連續通過環形振蕩器。
圖4表示包括具有極薄半導體層的OFET的邏輯元件的一些實施例。
反相器22、NOT-OR 23、NOT-AND 24、環形振蕩器25。圖形符號21表示p型OFET。
反相器22可以是連接到電阻的電晶體。施加到輸入端的信號(「高」或「底」)被反轉(反向)並可在輸出端得到(「高」或「低」)。為了獲得邏輯NOT-OR，可以並聯兩個電晶體。通過按照表(「低」＝「0」，「高」＝「1」)施加輸入電壓，這種狀態通到輸出端。可以通過串連連接電晶體以模擬的方式實現NOT-AND。
另一個實施例(未示出)是邏輯門，如觸發器，可以由這些OFET形成。
有利的情況是，通過(濺射)塗覆、刮刀塗覆(knife coating)、印刷或其它一些作為後續處理進行的製造工藝來製造邏輯門。
本發明使得能夠第一次製造出由有機場效應電晶體組成的快速邏輯門，儘管採用的是常規的p型MOS技術。這主要是由於具有極薄半導體層的OFET的早飽和效應，還由於採用具有特殊特性的OFET作為有機邏輯元件以及包含這些邏輯元件的新穎的電路布局。
權利要求
1.一種邏輯門，至少包含一個第一和一個第二有機場效應電晶體(OFET)，其中第一OFET為p型OFET，第二OFET可以用在邏輯門中作為電阻。
2.如權利要求1所述的邏輯門，其特徵在於第一OFET具有極薄的半導體層或負閾值電壓。
3.如權利要求1所述的邏輯門，其特徵在於第一和第二OFET每個具有極薄的半導體層或負閾值電壓。
4.如權利要求1至3中任一所述的邏輯門，其特徵在於沒有施加柵極電位的第二OFET具有OFF電流，該電流的量值僅約比ON電流的低一個量級，這樣第二OFET仍可以通過施加正的柵極電位關斷。
5.如權利要求1、3或4中任一所述的邏輯門，其特徵在於邏輯門包括至少四個OFET。
6.如權利要求1、3或5中任一所述的邏輯門，具有兩條不同電位的數據線(輸入和輸出)。
全文摘要
本發明使得能夠第一次製造出由有機場效應電晶體組成的快速邏輯門，儘管採用的是常規的p型MOS技術。這主要是由於具有極薄半導體層的OFET的早飽和效應，還由於採用具有特殊特性的OFET作為有機邏輯元件以及包含這些邏輯元件的新穎的電路布局。
文檔編號H01L21/70GK1695303SQ03810086
公開日2005年11月9日 申請日期2003年3月14日 優先權日2002年3月21日
發明者于爾根·菲克, 沃爾特·菲克斯, 安德烈亞斯·厄爾曼 申請人:西門子公司