高增益放大器電路的製作方法

2024-02-23 11:52:15

專利名稱：高增益放大器電路的製作方法
技術領域：
本實用新型設計涉及模擬集成電路,特別是高增益放大器電路。
背景技術：
放大器在集成電路中扮演著基礎單元電路，其性能的好壞直接影響著電路系統的性能,放大器的設計往往是模擬集成電路設計的關鍵。典型的高增益放大器電路採用共源 共柵(cascode)結構、多級級聯結構、增益增強技術。共源共柵結構中各串迭電晶體的柵極 都接在不同的偏壓下,偏置電壓數目多，偏置電路複雜,耗費了大量的晶片面積和功耗；由 於共源共柵結構的偏置電壓不能跟隨輸入信號變化，輸入擺幅範圍受到限制,擺幅小。多級 級聯結構成倍地增加了晶片面積和功耗，成本高，並且也增加了電路的極點數目，使得電路 的穩定性成為一個突出的問題，這又需要複雜的頻率補償電路來穩定放大器。增益增強技 術建立在共源共柵結構的基礎上，使得偏置電路更加複雜。

實用新型內容本實用新型的目的是提供一種可簡化放大器電路的設計和節約製造成本的高增 益放大器電路，它同時具有簡單的柵壓偏置,寬的輸入擺幅範圍。本實用新型的高增益放大電路由一種串迭電晶體結構構成,該串迭電晶體柵極相 連、源漏依次相串聯,各串迭的電晶體都處在放大狀態。具有很高的輸出阻抗,從而具有很 高的本徵增益。該放大電路具有增益高，輸入擺幅範圍寬，柵偏置簡單的特點。特別適合於 增益要求高、輸入擺幅大、功耗低的應用場合。所述放大狀態包括飽和區放大狀態和/或亞閾值區放大狀態。通過使各串迭的電晶體的開啟電壓(即閾值電壓)存在差異,從而使各串迭的晶 體管都處在放大狀態。如圖1所示,本實用新型的高增益放大電路一種串迭電晶體結構構成，該串迭晶 體管柵極相連、源漏依次相串聯,各串迭的電晶體都處在放大狀態。圖1中，電晶體Ml的開啟電壓Vn比電晶體M2的開啟電壓Vt2大,電晶體M2的柵源 電壓Vgs2不大於電晶體Ml的幵啟電壓Vti，電晶體M1、M2都工作在放大狀態下。圖1中的 串迭電晶體的柵極接輸入節點VIN，電晶體M2的漏極為放大器的輸出端V0UT。電流源Ib的 輸出電阻無窮大。在小信號模式下,從VOUT看進放大器的輸出電阻很大,為raT = gffl2r02r0l, 此處gm2為電晶體M2的跨導，r02,r0l分別為電晶體M2、M1的漏源小信號電阻。從VIN端輸 入小信號，輸出到VOUT端的信號增益為Av = gmlgffl2rolro2其中，Sffli為電晶體Mi的跨導，roi為電晶體Mi的漏源小信號電阻。小信號增益與常規的共源共柵放大器相同。本實用新型與現有技術相比具有如下優點和特點1、串迭電晶體的柵極連接在同一節點上。[0014]2、串迭電晶體的源漏相串接。3、串迭電晶體每個電晶體都工作在放大狀態。這裡的放大狀態包括飽和區放大狀 態和亞閾值區放大狀態。4、各串迭的電晶體都能處在放大狀態的方法包括第一種各串迭的電晶體的開啟電壓存在差異。第二種包含工作在亞閾值區的串迭電晶體。第三種第一種和第二種同時存在。5、使串迭電晶體的開啟電壓各不相同的方法包括Wr-種在製備電晶體時由工藝上的不同而產生。比如在混合信號CM0S(互補金 屬氧化物半導體)製造工藝中存在著厚柵電晶體和薄柵電晶體兩類電晶體，他們的幵啟電 壓不一樣，厚柵電晶體的開啟電壓比薄柵的高。第二種由於電路連接的不同產生開啟電壓不同。襯底電壓的不同可以使得襯底 與源端的電壓差不相同導致的開啟電壓的不同。第三種在上述第一種和第二種方法共同作用下產生不同的幵啟電壓。6、該柵極相連的串迭電晶體結構與典型的共源共柵結構相比,增益大小相同而柵 偏置電壓數量更小。當用在差分結構電路中作輸入管,柵極感應輸入信號時，柵極相連的串 迭電晶體比典型的共源共柵電晶體能有更大的輸入擺幅(共源共柵結構受固定的柵壓偏 置限制了輸入擺幅的大小，而柵極相連的串迭電晶體柵壓能跟隨輸入動態變化)。

圖1為本實用新型--個--級的單端高增益放大器電路結構示意圖；。圖2為本實用新型另一個一級的單端高增益放大器電路結構示意圖；圖3為本實用新型第三個一級的單端高增益放大器電路結構示意圖；圖4為本實用新型一個一級的差分輸入單端輸出的高增益放大器電路結構示意 圖；圖5為本實用新型一個二級級聯的差分輸入單端輸出的高增益放大器電路結構 示意圖。
具體實現方式實施例1圖1中採用電晶體Ml和M2兩個電晶體；具體實施時可根據需要串迭多於2個晶 體管。圖1中，電流源Ib應為一個輸出電阻很大的電流源,可以是類似於Ml和M2的柵極 相連的串迭電晶體結構或者是共源共柵(cascode)結構。電流源Ib流出的電流被電晶體 M2的漏極收集，並且M2的漏極為輸出節點VOUT。輸入信號VIN的直流電壓信號為串迭晶 體管Ml、M2提供柵極的靜態偏置電壓。電晶體Ml的柵氧化層比電晶體M2的柵氧化層厚， 電晶體Ml的開啟電壓Vn比電晶體M2的開啟電壓V12高,並且電晶體M2的柵源電壓Vgs2 不大於電晶體Ml的幵啟電壓VT:I，電晶體M1、M2都工作在放大狀態。串迭電晶體Ml、M2的本徵增益(V0UT節點對VIN節點)為[0034]Av = gffllgffl2rolro2其中，gmi為電晶體Mi的跨導，roi為電晶體Mi的漏源小信號電阻。實施例2圖2中，電流源Ib應為一個輸出電阻很大的電流源,可以是類似於Ml和M2的柵 極相連的串迭電晶體結構或者是共源共柵(cascode)結構。電流源Ib流出的電流被晶體 管M2的漏極收集，並且M2的漏極為輸出節點V0UT。輸入信號VIN的直流電壓信號為串迭 電晶體M1、M2提供柵極的靜態偏置電壓。電晶體M1、M2的開啟電壓相等，電晶體M1、M2都 工作在放大狀態。電晶體Ml工作在飽和狀態，電晶體M2工作在亞閾值狀態，並且M2的柵 源電壓Vgs2不大於Ml的開啟電壓。串迭電晶體Ml、M2的本徵增益(V0UT節點對VIN節點)為Av = gffllgm2rolro2其中，gmi為電晶體Mi的跨導，roi為電晶體Mi的漏源小信號電阻。實施例3圖3中，電流源Ib應為一個輸出電阻很大的電流源，可以是類似於Ml和M2的柵 極相連的串迭電晶體結構或者是共源共柵(cascode)結構。電流源Ib流出的電流被晶體 管M2的漏極收集,並且M2的漏極為輸出節點V0UT。輸入信號VIN的直流電壓信號為串迭 電晶體Ml、M2提供柵極的靜態偏置電壓。電晶體M2的襯底接在偏置電壓Vb上,使得晶體 管M2的幵啟電壓小於電晶體Ml的開啟電壓。如果PN結的正嚮導通電壓比電晶體M2的柵 源電壓Vgs2小時,偏置電壓Vb可以是VIN。如果電晶體M2的漏源電壓小於PN結的正嚮導 通電壓時,偏置電壓Vb可以是V0UT。偏置電壓Vb可以是一個動態的或者是固定的偏置電 壓。電晶體M2的柵源電壓Vgs2不大於電晶體Ml的開啟電壓Vn,電晶體Ml、M2都工作在 放大狀態。串迭電晶體Ml、M2的本徵增益(V0UT節點對VIN節點)為Av = gffllgffl2r0lr02其中，g-為電晶體Mi的跨導，。為電晶體Mi的漏源小信號電阻。實施例4圖4中，電晶體附、12^7、18、11151^133的柵氧化層分別比電晶體M3、M4、M5、M6、 MB2、MB4的柵氧化層厚，電晶體Ml、:M:2、:M:7、M8、MBl、MB3的開啟電壓分別比電晶體M3、M4、 M5、M6、MB2、MB4的開啟電壓高,各電晶體工作在飽和狀態或亞閾值狀態下。電流源Ib流出 的電流被電晶體MB4的漏極收集。電晶體MB4的柵漏相短接，並與MB3、MB2、MBl的柵極相 連，使得MB4、MB3、MB2、MBl工作在飽和狀態或亞閾值狀態下。電晶體MB2收集電晶體Ml、 M2源極流出的電流。電晶體Ml、M2源極相互耦合構成輸入差分對。電晶體:M:3、M分別串迭 在電晶體Ml、M2的漏極上。電晶體M5、M6、M7、M8的柵極都接到電晶體M5的漏極節點上， 構成串迭電晶體電流鏡。電晶體M3的漏極與M5的漏極相接。電晶體M4的漏極與電晶體 M6的漏極相接，該節點為輸出節點V0UT。VOUT節點對輸入的差分信號(VP-VN)的小信號增益為formula see original document page 5[0050]其中，gmi為電晶體Mi的跨導，roi為電晶體Mi的漏源小信號電阻。實施例5[0052]圖5是在圖4的基礎上再級聯一級高增益串迭結構的放大電路構成。圖5中晶體 管 M1、M2、M7、M8、M10、MB1、MB3、MB5 的柵氧化層分別比電晶體 M3、M4、M5、M6、M9、MB2、MB4、 MB6的柵氧化層厚，電晶體Ml、M2、M7、M8、MlO、MB1、MB3、MB5的開啟電壓分別比電晶體M3、 M4、M5、M6、M9、:MB2、MB4、MB6的開啟電壓高,各電晶體工作在飽和狀態或亞閾值狀態下。電 流源Ib流出的電流被電晶體MB4的漏極收集。電晶體MB4的柵漏相短接，並與MB3、MB2、 MB1、MB6、MB5的柵極相連，使得MB4、MB3、MB2、MB1、MB6、MB5工作在飽和狀態或亞閾值狀態 下。電晶體MB2收集電晶體M1、M2源極流出的電流。電晶體Ml、M2源極相互耦合構成輸 入差分對。電晶體M3、M4分別串迭在電晶體Ml、M2的漏極上。電晶體M5、:M:6、M7、M8的柵 極都接到電晶體M5的漏極節點上,構成串迭電晶體電流鏡。電晶體M3的漏極與M5的漏極 相接。電晶體M4的漏極與電晶體M6的漏極相接，該節點連接到串迭結構的電晶體Μ0、Μ9 的柵極。電晶體M9的漏極與電晶體MB6的漏極相接，該節點為輸出節點V0UT。VOUT節點對輸入的差分信號(VP-VN)的小信號增益為Av = gm2 [ (gm4ro2ro4) | | (gm6r其中，gmi為電晶體Mi的跨導，roi為電晶體Mi的漏源小信號電 阻。圖5模擬仿真的增益達到了 175dB。未列舉的包含柵極相連的並且各串迭電晶體都處在放大狀態的串迭電晶體結構 的具體電路實施方案都應在本實用新型的涵蓋範圍內。
權利要求一種高增益放大器電路，其特徵在於由一種串迭電晶體結構構成，該串迭電晶體柵極相連、源漏依次相串聯，各串迭的電晶體都處在放大狀態。2. 3. 4.
專利摘要本實用新型涉及一種高增益放大器電路，由一種串迭電晶體結構構成，該串迭電晶體柵極相連、源漏依次相串聯，各串迭的電晶體都處在放大狀態，具有很高的輸出阻抗，從而具有很高的本徵增益。該放大電路具有增益高，輸入擺幅範圍寬，柵偏置簡單的特點。特別適合於增益要求高、輸入擺幅大、功耗低的應用場合。
文檔編號H03G3/30GK201571026SQ200920238140
公開日2010年9月1日 申請日期2009年10月30日 優先權日2009年10月30日
發明者卞振鵬, 姚若河 申請人:華南理工大學