電晶體驅動電路的製作方法
2023-10-09 07:23:49 3
電晶體驅動電路的製作方法
【專利摘要】本發明各種實施方式中提供了電晶體驅動電路。該驅動電路可包括電晶體，該電晶體包括控制端子；電容；第一開關和電源，其中第一開關可耦接在電源和電容第一端子之間；第二開關和電感，它們可串聯耦接在電容的第一端子和電晶體的控制端子之間。
【專利說明】電晶體驅動電路
【技術領域】
[0001]本發明的各種實施方式涉及電晶體驅動電路。
【背景技術】
[0002]功率半導體開關新發展的目的之一，是獲得具有儘可能高阻斷電壓但仍可提供低導通狀態電阻的組件。出於這個目的，已經開發了 EGFET (擴展柵FET)，其中除了柵極，所謂漂移控制區也提供在源極和漏極之間的電晶體中，以提供降低的導通狀態電阻。然而，需要高控制電流用於驅動漂移控制區，以實現低導通狀態電阻，即用於當EGFET呈現為導通狀態時，引入電荷到漂移控制區中，並當EGFET呈現為非導通狀態時，消耗漂移控制區的電荷。
【發明內容】
[0003]在各種實施方式中，提供了 一種電晶體驅動電路。該驅動電路可包括電晶體，該電晶體包括控制端子；電容；第一開關和電源，其中第一開關可藕接在電源和電容的第一端子之間；第二開關和電感，其可串聯耦接在電容的第一端子和電晶體的控制端子之間。
[0004]在各種實施方式中，還提供了一種電晶體控制電路，其包括:負載電晶體，其包括控制端子，負載電晶體包括柵極區和/或至少一個漂移控制區；電容器；第一控制電晶體；電源，其中第一控制電晶體耦接在電源和電容器的第一端子之間；第二控制電晶體；電感器，其中第二控制電晶體和電感器串聯耦接在電容器的第一端子和負載電晶體的控制端子之間。
【專利附圖】
【附圖說明】
[0005]附圖中，遍及不同示圖的相似參考符號一般指相同部件。附圖沒必要按比例繪製，而重點一般放在示出本發明的原理上。在下面的說明中，參考以下附圖描述本發明的各種實施方式，其中:
[0006]圖1示出了根據各種實施方式的電晶體驅動電路的實現；
[0007]圖2示出了根據各種實施方式的電晶體驅動電路的另一實現；
[0008]圖3示出了根據各種實施方式的電晶體驅動電路的又一實現；
[0009]圖4示出了根據各種實施方式的電晶體驅動電路的又一實現；
[0010]圖5A和圖5B示出了開關期間根據各種實施方式的電晶體驅動電路中電晶體的示例性柵極電壓和示例性漏極電壓。
[0011]圖6示出了根據各種實施方式的電晶體驅動電路中的電晶體的示例性開關方法。【具體實施方式】
[0012]下面的詳細說明參考通過圖示示出具體細節和實施方式的附圖，其中本發明可得以實施。[0013]這裡使用的用語「示例性」意為「作為例子、示例或說明」。這裡描述為「示例性」的任何實施方式或設計不一定解釋為比其他實施方式或設計更優選或有利。
[0014]為解決驅動EGFET中漂移控制區所需的高控制功率(例如高控制電流)問題的一種方法導致了 TEDFET (溝槽擴展漏極FET)的開發。TEDFET器件具有類似於EGFET器件的結構，因為其也包括鄰近漂移區而橫向設置的漂移控制區，該漂移區可從基板一個表面上設置的源極區延伸向設置在基板相反表面上的漏極區。一個或多個漂移控制區通過電介質層與漂移區分隔，該電介質層也指累積電介質或累積氧化物(Α0Χ)。當TEDFET驅動到導通狀態時，漂移控制區可用於控制累積通道，該累積通道形成在漂移區一側的累積電介質旁邊。累積通道可看作這樣的區域，其特徵為局部增加的電荷載流子密度。累積通道形成的前提是漂移控制區和漂移區之間的電位差。由帶電漂移控制區感應的漂移區中累積通道的存在可導致功率半導體組件的降低的導通狀態電阻。
[0015]在TEDFET中，提供給漂移控制區以達到低導通狀態電阻的電荷存儲在電容器中，該電容器電耦接在漂移控制區和源極區之間。在目前可用的TEDFET器件中，那些電容器至少部分或全部提供在漂移控制區中，如當前開發下的TEDFET器件中的情況，以避免觸點上傳導高電流的必要性，並以避免例如由雜散或分布電感存在而導致的寄生效應。然而，基於集成電容器的電荷存儲可能非常消耗空間，例如50%的晶片表面可需要用於漂移控制區。此外，在各TEDFET從導通狀態到截止狀態轉變過程中，電容器中的電壓增加可看作不利的。電容器中的電壓增加由以下效應造成。在TEDFET的導通狀態中，存儲電容器，即用於存儲從漂移控制區引入和提取電荷的電容器，以及累積電容器，即跨累積電介質形成的電容器，該存儲電容器和累積電容器並聯耦接。相反，在截止狀態中，累積電容器不存在，因為在漂移控制區中沒有電荷存在，這可通過累積電介質引起與其分隔的漂移區中的相應電荷。在截止狀態中，由於耗盡區的擴展，同時電荷需要保存，漂移區和漂移控制區中的半導體體積成為隔離器。因此，所有的電荷必須限制在存儲電容器中。存儲電容器設置在所謂的漂移控制區的頭部，即在位於TEDFET的主體的高度處的漂移控制區的區域中，或其電連接到那裡。因此，較高的電壓降發生在電晶體處於截止狀態的漂移控制區和漂移區的上部區域之間。這較高的電壓降可相對於跨電晶體施加、即在源極和其漏極之間施加的電壓，降低漂移區的阻斷能力。在電晶體截止狀態中漂移控制區和漂移區的上部區域之間的可容忍電壓(其不會導致TEDFET阻斷能力的下降)低於原則上累積電介質可忍受的可能電壓。例如，對於厚度為IOOnm的累積電介質層，如果要防止損傷，則跨該層的電壓不應超過23V。由於在電晶體截止狀態中跨累積電介質構建的較高電壓，所以在快速開關應用中，即使累積電介質可能能夠維持例如23V的電壓永久地跨累積電介質施加的狀態，約高達14V的電壓也可施加到電晶體導通狀態的漂移控制區中，其然後在電晶體的截止狀態中增加直至高達21V。因此，當TEDFET導通狀態中漂移控制區電壓必須限制在約14V，而不是潛在可行的23V時，在相對於它們幾何形狀另外相同的器件中可以將導通狀態電阻進一步降低約40%。
[0016]在各種實施方式中，提供了電晶體驅動電路，其可提供電晶體、例如EGFET或TEDFET的智能和諧振驅動。驅動電路可解決功率電晶體、例如EGFET所需的過高控制功率的問題，以及漂移控制區中電容器空間需要的問題。當高壓施加到漂移控制區中時，這進一步解決了電晶體降低的阻斷電壓問題，且與具有漂移區、漂移控制區和相同尺寸累積電介質的電晶體相比，其也可將電晶體的導通狀態電阻降低40%。[0017]圖1中示出了根據各種實施方式的電晶體驅動電路100。驅動電路100可用於控制電晶體Tl (例如是EGFET)的操作。然而，驅動電路100也可使用以控制TEDFET或任何其他電晶體的操作，在其導通狀態中這可能需要提供給其控制區的大量電荷。來自電源102的驅動電壓Udrive可經由串聯設置提供給負載電晶體Tl的控制端子，該串聯設置包括第一開關S1、第二開關S2和電感106 (也標記為L)。
[0018]電晶體Tl的控制端子可包括電晶體的控制區，如至少一個柵極區和至少一個漂移控制區。至少一個漂移控制區可在負載電晶體Tl的源極和漏極之間延伸。例如，一個漂移控制區可設置鄰近於漂移區，例如在其左側，而另一漂移控制區可設置鄰近於漂移區，例如在其右側。漂移區和漂移控制區均可在電晶體Tl的源極和漏極之間彼此並排垂直延伸。漂移控制區可用於進一步通過上述機構降低負載電晶體的導通狀態電阻。電晶體Tl的柵極區和至少一個漂移區可並聯耦接到其控制端子，或它們可以由相同結構(例如電介質層包圍的連續多晶矽層或區域)形成，其中該結構的一個部分實現經典柵極的功能，而該結構的其他一個或多個部分實現一個或多個漂移控制區的功能。然而，這僅是示例。柵極區和至少一個漂移區也可由不同的例如同步信號驅動。負載電晶體Tl進一步包括漏極端子，負載可連接到其上；以及源極端子，其可連接到參考電位104，例如接地電位。其也顯示了電晶體Tl的源極端子和漏極端子之間的電晶體體二極體(body diode)。電晶體Tl包括第二電容C2，其耦接在電晶體Tl的控制端子及其漏極端子之間，並可表示固有存在(並因此虛線示出)於負載電晶體Tl中的電容。因此第二電容C2可相當於內部電容，其可表示並聯耦接到電晶體Tl控制端子的柵極電容和漂移控制區電容。在電晶體Tl導通狀態過程中，第二電容C2的值可由漂移控制區的電容主導。漂移控制區電容可看作可變的電容器，根據負載電晶體Tl的狀態，即其是否處於導通或非導通狀態，該可變電容器可提供對於第二電容C2更大或更小的貢獻。
[0019]根據各種實施方式的驅動電路100進一步包括第一電容Cl。第一電容Cl的一側或一個端子耦接到第一開關SI和第二開關S2之間的電路徑，第一電容Cl的另一側或另一端子耦接到參考電位104。電源102可被配置為恆定電壓源(DC電壓源)。第一開關SI和第二開關S2用於導通(即呈現為導通狀態)或介質(即呈現為非導通狀態)負載電晶體Tl。在下文中，將更詳細地描述根據各種實施方式的驅動電路100的操作。
[0020]使用根據各種實施方式的驅動電路100，可能在第一電容Cl中存儲電荷，該電荷可提供給控制端子，例如在導通狀態下的負載電晶體Tl的柵極區和至少一個漂移控制區。存儲在第一電容Cl中的電荷可藉助電感106並根據第二開關S2的狀態和第一電容Cl的狀態，即其是否充電，從而在第一電容Cl和負載電晶體Tl中提供的第二電容C2之間來回振蕩。當第一電容Cl充電且第二開關S2閉合時(即呈現為導通)，存儲在第一電容Cl電場中的能量可轉移到電感106，並以磁場的形式存儲在其中，同時第二電容C2充電。當第一電容Cl的電壓落至第二電容電壓以下時，存儲在電感106中的能量釋放，並驅動繼續對第二電容C2充電的電流。換句話說，電感106可看作電氣飛輪(electrical flywheel),其允許電荷從第一電容Cl到負載電晶體Tl的第二電容C2有效轉移。
[0021]在一個實施方式中，第一電容Cl和第二電容C2可具有基本相等的電容值。如已經提到的，與當電晶體Tl處於非導通狀態(即斷開)時的其電容值相比，當電晶體處於導通狀態(即導通)時，第二電容C2的電容值趨於更大。關於這個效應，第二電容C2的電容值可指負載電晶體Tl導通狀態下的其電容值。
[0022]在負載電晶體Tl第一次導通時，第一電容Cl充電直到其電壓達到電源102提供的驅動電壓Utive為止。該階段過程中，第一開關SI可閉合(即在其導通狀態)同時第二開關S2可斷開(即在其非導通狀態)。當第一電容Cl的充電過程已經完成時，第一開關SI可再次斷開，從而電源102與第一電容Cl斷開。
[0023]當負載電晶體Tl要導通時，第二開關S2閉合，且驅動電流可經由第二開關S2和電感106，從第一電容Cl流向電晶體Tl的第二電容C2。假設例如由電感106的電阻和/或由第二開關S2的串聯電阻和/或由第一電容Cl和第二電容C2的串聯電阻導致的損耗可忽略不計，在第二開關S2已閉合之前，第二電容C2充電直到第一電容Cl的電壓。換句話說，在第一電容Cl的電容值基本等於第二電容C2電容值的這種示例性情況下，電容Cl的狀態基本上「複製」到電晶體Tl的第二電容C2上。一旦該過程結束，第二開關S2斷開，以防止第二電容C2返回的電荷朝向第一電容Cl返回流動。電荷轉移到控制端子，並從而轉移到仍位於其中的控制區，例如在柵極區和漂移控制區，且負載電晶體Tl處於導通狀態。
[0024]電晶體Tl處於導通狀態期間的時間可由第二開關S2的開關斷開時間控制。也就是說，只要第二開關S2保持斷開，電晶體Tl將保持導通狀態，使得已經轉移到控制區(例如到電晶體Tl的柵極區和漂移控制區)的電荷不能從那裡放電(忽略洩漏電流)。如果負載電晶體Tl要斷開，則第二開關S2閉合，這將導致電荷從第二電容C2經由電感106流向第一電容Cl。在第一電容Cl放電過程結束時，第二開關S2可再次斷開，使得負載電晶體Tl可保持斷開所需要的時間量。在負載電晶體Tl處於截止狀態的時間過程中，第一開關SI可閉合，且第一電容Cl可充電到等於由電源102提供的驅動電壓Udrive的電壓。該再充電過程可以使用，例如以補償(歐姆)損耗，例如開關過程中的洩漏電流損耗，和/或導通狀態時間過程中電晶體Tl範圍中的損耗。在電晶體Tl下一個導通發生之前，或最遲電晶體Tl下一個導通發生時，即當第二開關S2再次斷開時，第一開關SI可需要再次斷開。
[0025]從第一電容Cl (或當電晶體Tl要被導通且第一電容Cl尚未充電時從電源102)流出的電流大小，或對第二電容C2充電的電流增加的速率，可由電感106定義，該電感106可看作電流限制器。隨著電感106電感值的增加，第二電容C2的充電過程和放電過程消耗更多的時間，使得關於第二開關S2的時序約束變得不太重要。換句話說，當第二開關S2閉合或斷開時時間點的精確選擇可能不是定義當電晶體Tl完全可操作(例如完全/徹底導通或完全/徹底非導通)時的時間點的最重要參數，因為電晶體Tl的導通過程和截止過程可由電感106主導，該電感可限制充電電流和放電電流。通過選擇電感106的合適電感，SP通過調整電感106的電感性電抗，可調整負載電晶體Tl的開關特性，而不需要通過常用但有損耗的柵極電阻對負載電晶體Tl的柵極和漂移控制區充電。當導電路徑的歐姆電阻忽略不計時，根據各種實施方式的電晶體驅動電路100使得負載電晶體Tl的驅動基本上無損耗。由於負載電晶體的輸入電容變得更大，這方面可證明越來越優於使用柵極電阻的傳統方法。在第一電容Cl和第二電容C2具有近似相等電容值的假設下，負載電晶體Tl的導通時間ton (對於第一近似，截止時間也是)，其可看作相當於第二開關S2需要保持閉合的時間，該導通時間
【權利要求】
1.一種電晶體驅動電路，包括: 電晶體，所述電晶體包括控制端子； 電容； 第一開關和電源，其中所述第一開關耦接在所述電源和所述電容的第一端子之間； 第二開關和電感，所述第二開關和所述電感串聯耦接在所述電容的第一端子和所述電晶體的控制端子之間。
2.根據權利要求1所述的電晶體驅動電路， 其中，所述電晶體的控制端子耦接到所述電晶體的柵極。
3.根據權利要求1所述的電晶體驅動電路， 其中，所述電晶體的控制端子耦接到所述電晶體的至少一個漂移控制區。
4.根據權利要求2所述的電晶體驅動電路， 其中，所述電晶體的柵極和至少一個漂移控制區並聯耦接到所述電晶體的控制端子。
5.根據權利要求2所述的電晶體驅動電路， 其中，所述電晶體包括內部電容，所述內部電容由所述電晶體的柵極和至少一個漂移控制區形成。
6.根據權利要求1所述的電晶體驅動電路， 其中，所述電感和所述電容定義振蕩時間周期。
7.根據權利要求1所述的電晶體驅動電路， 其中，所述第一開關包括第一電晶體。
8.根據權利要求7所述的電晶體驅動電路， 其中，所述第一電晶體被配置為能夠阻斷一個極性的電壓。
9.根據權利要求1所述的電晶體驅動電路， 其中，所述第二開關包括至少一個第二電晶體。
10.根據權利要求9所述的電晶體驅動電路， 其中，所述第二開關被配置為能夠阻斷兩個極性的電壓。
11.根據權利要求9所述的電晶體驅動電路， 其中，所述第二開關被配置為JFET。
12.根據權利要求9所述的電晶體驅動電路， 其中，所述第二開關包括串聯耦接的兩個MOSFET，其中所述MOSFET的漏極或源極互相耦接。
13.根據權利要求1所述的電晶體驅動電路， 其中，所述第一開關包括第一電晶體，並且所述第二開關包括至少一個第二電晶體；以及 其中，所述第一電晶體和所述至少一個第二電晶體的阻斷電壓至少等於或大於所述電源供應的電壓。
14.根據權利要求1所述的電晶體驅動電路， 其中，所述第一開關包括第一電晶體， 並且所述第二開關包括至少一個第二電晶體；以及 其中，所述電晶體、所述第一電晶體和所述至少一個第二電晶體單片集成到一個基板中。
15.根據權利要求1所述的電晶體驅動電路，進一步包括: 控制器，被配置為控制所述第一開關和所述第二開關的操作。
16.根據權利要求15所述的電晶體驅動電路， 其中，所述控制器被配置為，當所述電晶體將被導通且所述電容未完全充電到預設值時，閉合所述第一開關和所述第二開關。
17.根據權利要求15所述的電晶體驅動電路， 其中，所述控制器被配置為，當所述電晶體要被導通且所述電容基本上完全充電到預設值時，閉合所述第二開關。
18.根據權利要求15所述的電晶體驅動電路， 其中，所述控制器被配置為在所述第二開關保持斷開的間隔期間閉合所述第一開關。
19.根據權利要求15所述的電晶體驅動電路， 其中，所述控制器被配置為，當所述電晶體要被導通時，閉合所述第二開關與振蕩時間周期的一半相對應的一段時間，所述振蕩時間周期由所述電感和所述電容定義。
20.根據權利要求15所述的電晶體驅動電路， 其中，所述控制器被配置為，當所述電晶體要被截止時，閉合所述第二開關與振蕩時間周期的一半相對應的一段時間，所述振蕩時間周期由所述電感和所述電容定義。
21.根據權利要求15所述的電晶體驅動電路， 其中，所述電晶體的控制端子可控地耦接到參考電位；以及 其中，所述控制器被配置為，當所述電晶體處於非導通狀態時，建立所述電晶體的控制端子到所述參考電位之間的電連接。
22.根據權利要求5所述的電晶體驅動電路，進一步包括: 輔助電容，並聯耦接到所述電晶體的內部電容。
23.根據權利要求22所述的電晶體驅動電路， 其中，所述輔助電容的電容值至少等於所述內部電容的電容值。
24.根據權利要求1所述的電晶體驅動電路，進一步包括: 二極體，並聯耦接到所述電容，其中，所述二極體的陰極耦接到所述第一開關和所述第二開關之間的電路徑，並且所述二極體的陽極耦接到參考電位。
25.—種電晶體控制電路,包括: 負載電晶體，包括控制端子，所述負載電晶體包括柵極區和/或至少一個漂移控制區； 電容器； 第一控制電晶體； 電源，其中所述第一控制電晶體耦接在所述電源和所述電容器的第一端子之間； 第二控制電晶體； 電感器，其中所述第二控制電晶體和所述電感器串聯耦接在所述電容器的第一端子和所述負載電晶體的控制端子之間。
【文檔編號】H03K17/567GK103516339SQ201310256442
【公開日】2014年1月15日 申請日期:2013年6月25日 優先權日:2012年6月27日
【發明者】安東·毛德, 阿明·維爾梅羅特 申請人:英飛凌科技奧地利有限公司