背照式CMOS圖像傳感器及其製作方法與流程

2023-12-12 12:51:38 3

本發明涉及圖像傳感器領域，尤其涉及一種背照式cmos圖像傳感器及其製作方法。

背景技術：

集成電路技術使計算機、控制系統、通訊和圖像等許多領域發生了巨大的變化。在圖像領域中，圖像傳感器是組成數字攝像頭的重要組成部分。圖像傳感器按照感光元件與感光原理的不同，可分為ccd(chargecoupleddevice，電荷耦合元件)圖像傳感器與cmos(complementarymetaloxidesemiconductor，互補金屬-氧化物-半導體)圖像傳感器。與ccd圖像傳感器相比，cmos圖像傳感器能夠更好地滿足用戶對各種應用中圖像傳感器不斷提升的品質要求，如更加靈活的圖像捕獲、更高的靈敏度、更寬的動態範圍、更高的解析度、更低的功耗以及更加優良的系統集成等。

一般的，cmos圖像傳感器按照結構分為前照式圖像傳感器和背照式圖像傳感器。在前照式cmos圖像傳感器中，光從傳感器的正面入射，穿過層間介質層和互連層，最終落到像素單元中光電二極體上，光路徑中的額外的層(例如不透明層和反射金屬層)會限制光電二極體所吸收的光量，由此降低了量子效率。相反，背照式cmos圖像傳感器中光從傳感器的背面入射，無需穿過層間介質層和互連層即射向像素單元中的光電二極體，這樣使得光線更加直接的進入光電二極體，減少了光線損失，在同一單位時間內，單個像素單元能獲取的光能量更大，對畫質有明顯的提升。然而，申請人研究發現，傳統的背照式cmos圖像傳感器的光電轉換效率仍不夠理想，量子效率偏低。

技術實現要素：

本發明的技術目的在於，提高背照式cmos圖像傳感器的量子效率。

為了實現上述目的，本發明的技術方案提出了一種背照式cmos圖像傳感器，並且提出了這種背照式cmos圖像傳感器的製作方法。

本發明的技術方案提出一種背照式cmos圖像傳感器，包括：

第一襯底，具有正面和背面，所述第一襯底的正面上形成有多個像素單元，所述第一襯底的背面上形成有多個凹槽，所述凹槽至少具有一個相對於所述第一襯底的背面傾斜的側壁；以及

第二襯底，與所述第一襯底在第一襯底的正面方向上鍵合。

可選的，所述背照式cmos圖像傳感器還包括形成於所述第一襯底的正面的層間介質層以及互連層，所述層間介質層覆蓋所述第一襯底的正面，所述互連層形成於所述層間介質層中。

可選的，所述背照式cmos圖像傳感器還包括依次形成於所述第一襯底的背面的平坦化層、濾色層以及透鏡層，所述平坦化層覆蓋所述第一襯底的背面並填充所述凹槽，所述濾色層包括多個濾色單元，所述透鏡層包括多個微透鏡，所述濾色單元、所述微透鏡與所述像素單元在垂直於所述第一襯底背面的方向上一一對應。

可選的，所述第一襯底上形成有第一鍵合層，所述第二襯底上形成有第二鍵合層，所述第一襯底和第二襯底通過所述第一鍵合層和第二鍵合層實現鍵合。

可選的，所述凹槽在垂直於第一襯底背面方向的截面形狀為v形、w形或梯形中的一種或其任意組合，所述凹槽平行於第一襯底背面方向的截面形狀為圓形、橢圓形、十字形、多邊形的一種或其任意組合。

可選的，所述凹槽在第一襯底的背面上均勻分布且多個所述凹槽的尺寸相同。

可選的，在第一襯底的背面上對應於每個像素單元的位置分布有一個或多個所述凹槽。

本發明技術方案還提出一種背照式cmos圖像傳感器的製作方法，具體是這樣實現的：

提供一第一襯底和一第二襯底，所述第一襯底具有正面和背面，所述第一襯底的正面上形成有多個像素單元；

將所述第一襯底在正面方向上與所述第二襯底鍵合；以及

在所述第一襯底的背面上形成若干凹槽，所述凹槽至少具有一個相對於所述第一襯底的背面傾斜的側壁。

可選的，在所述第一襯底的背面上形成若干凹槽之前，對所述第一襯底的背面進行減薄處理。

可選的，採用幹法刻蝕或溼法刻蝕工藝在所述第一襯底的背面上形成若干凹槽。

可選的，在所述第一襯底的背面上形成若干凹槽之後，還在所述第一襯底的背面上依次形成平坦化層、濾色層以及透鏡層，所述平坦化層覆蓋所述第一襯底的背面並填充所述凹槽，所述濾色層包括多個濾色單元，所述透鏡層包括多個微透鏡，所述濾色單元、所述微透鏡與所述像素單元在垂直於所述第一襯底背面的方向一一對應。

由上述技術方案可見，本發明提出了一種背照式cmos圖像傳感器及其製作方法，所述背照式cmos圖像傳感器的第一襯底具有正面和背面，在正面上形成有多個像素單元，第一襯底在正面方向上與第二襯底鍵合，並且在所述第一襯底的背面上形成有多個凹槽，所述凹槽至少具有一個相對於所述第一襯底的背面傾斜的側壁。當入射光線進入到所述凹槽時，經一次或多次反射，進入像素單元，與平坦的背面相比，引入凹槽的結構可以增加光入射表面的面積，並且凹槽在一定程度上增加了光線在第一襯底背面的反射次數，減少了光反射損耗，因而增加了入射光量。相對於傳統的背照式cmos圖像傳感器，量子效率得到提高。

附圖說明

圖1是本發明一實施例提供的背照式cmos圖像傳感器的剖面示意圖。

圖2a至圖2c是本發明一實施例提供的背照式cmos圖像傳感器的三種凹槽剖面示意圖。

圖3a和圖3b是本發明一實施例提供的背照式cmos圖像傳感器的光入射表面的兩種俯視示意圖。

圖4a至圖4d是本發明一實施例提供的背照式cmos圖像傳感器製作過程中的剖面示意圖。

附圖標記說明：

10-第一襯底；20-第二襯底；10a-第一襯底的正面；10b-第一襯底的背面；11-凹槽；12-淺溝槽隔離結構；13-層間介質層；14-互連層；15-平坦化層；16-濾鏡層；17-透鏡層；101-第一鍵合層；201-第二鍵合層。

具體實施方式

為使本發明的目的、技術方案、及優點更加清楚明白，以下參照附圖並舉實施例，對本發明進一步詳細說明。

在說明書和權利要求書中的術語「第一」「第二」等用於在類似要素之間進行區分，且未必是用於描述特定次序或時間順序。要理解，在適當情況下，如此使用的這些術語可替換，例如可使得本文所述的本發明實施例能夠不同於本文所述的或所示的其他順序來操作。類似的，如果本文所述的方法包括一系列步驟，且本文所呈現的這些步驟的順序並非必須是可執行這些步驟的唯一順序，且一些所述的步驟可被省略和/或一些本文未描述的其他步驟可被添加到該方法。圖中本發明的實施例的構件若與其他圖標中的構件相同，雖然在所有圖中都可輕易辨認出這些構件，但為了使圖標的說明更為清楚，本說明書不會將所有相同的構件的標號標於每一圖中。

背照式cmos圖像傳感器的量子效率(quantumefficiency)通常指的是所生成的電子的數量與轟擊傳感器屏幕的光子數量的比值。申請人研究發現，對於背照式cmos圖像傳感器，由於入射光在到達光電轉換元件之前會在襯底的背面反射掉一部分，這部分反射會影響了背照式cmos圖像傳感器的光電轉換效率，導致量子效率偏低。

基於此，本發明提供一種背照式cmos圖像傳感器，在所述背照式cmos圖像傳感器的第一襯底背面上形成若干凹槽，所述凹槽至少具有一個相對於所述第一襯底的背面傾斜的側壁，當入射光線進入到所述凹槽時，經一次或多次反射進入像素單元，可以增加光入射表面的面積，並且凹槽在一定程度上增加了光線在第一襯底背面的反射次數，減少了光反射損耗，因而增加了入射光量。相對於傳統的背照式cmos圖像傳感器，量子效率得到提高。

圖1是本發明一實施例提供的背照式cmos圖像傳感器的剖面示意圖。如圖1所示，所述背照式cmos圖像傳感器包括第一襯底10，其具有相對設置的正面10a和背面10b，所述第一襯底10的背面10b上形成有多個凹槽11，所述凹槽11至少具有一個相對於所述第一襯底10的背面10b傾斜的側壁。所述背照式cmos圖像傳感器還包括第二襯底20，其與所述第一襯底10在第一襯底10的正面10a方向上鍵合。

圖1中，背照式cmos圖像傳感器的第一襯底10的正面10a朝下，入射光從第一襯底10的背面10b的方向進入像素單元。具體的，所述第一襯底10和第二襯底20可以為矽襯底，也可以是鍺、鍺矽、砷化鎵襯底或者絕緣體上矽襯底。本領域技術人員可以根據需要選擇襯底類型。

繼續參考圖1，所述第一襯底10的正面10a上形成有多個像素單元(pixelcellorpixelunit)，相鄰的像素單元之間被淺溝槽隔離結構12和層間介質層13隔離。每個像素單元例如包括一個光電二極體和多個用作驅動電路的mos電晶體(圖中未示出)。單個像素單元往往採用3t(3個電晶體)或4t(4個電晶體)結構。進一步的，在第一襯底10的正面10a形成有層間介質層13以及位於層間介質層13中的多層互連層14，層間介質層13覆蓋第一襯底10的正面10a以及像素單元。所述互連層14包括疊置在一起的多層互連金屬層和連接相鄰兩層互連金屬層的插塞層(圖中未示出)。在形成像素單元時，還在第一襯底10的正面10a形成外圍電路，互連層14用於電連接光電二極體、驅動電路和外圍電路。光電二極體接收光信號並將其轉化為電信號，該電信號傳輸到驅動電路，驅動電路將電信號傳輸至外圍電路。

所述第一襯底10在其正面10a方向上與第二襯底20鍵合。所述層間介質層13上形成有第一鍵合層101，所述第二襯底20上形成有第二鍵合層201，可通過第一鍵合層101和第二鍵合層201使所述第一襯底10和第二襯底20鍵合。第一鍵合層101和第二鍵合層201的材料可以是二氧化矽(sio2)，也可以是其他材料。

繼續參考圖1，所述第一襯底10的背面10b上形成有多個凹槽11，所述凹槽11至少具有一個相對於所述第一襯底10的背面10b傾斜的側壁。優選方案中，為了降低第一襯底10的背面10b方向上的襯底對入射光的減弱作用，在所述第一襯底10的背面10b上形成凹槽11之前，對所述第一襯底10的背面10b進行減薄處理，而第二襯底20在後續工藝過程中起到支撐作用。

優選方案中，在第一襯底10的背面10b方向上，還形成有平坦化層15，所述平坦化層15覆蓋第一襯底10的背面10b，並填充凹槽11，以保護第一襯底10的背面10b，並且使形成有凹槽11的背面10b平坦化。平坦化層15可以選擇對入射光透射性能好但吸收和反射性能較差的材料，如二氧化矽(sio2)，以減小光的反射損耗以及吸收損耗。

此外，在第一襯底10的背面10b方向上還形成有濾色層16以及透鏡層17，濾色層16形成於平坦化層15上方，透鏡層17形成於濾色層16上方。所述濾色層16包括多個濾色單元(例如是濾光片)，每個濾色單元只允許特定顏色的入射光通過。所述透鏡層17包括多個微透鏡，所述微透鏡起聚光作用。所述濾色單元和微透鏡與像素單元在垂直於第一襯底10的背面10b方向上一一對應，以保證能夠準確捕捉入射光。在其他實施例中，在平坦化層15與形成濾色層16之間，還可以在平坦化層15上形成透明的電極層，透明的電極層與對應的驅動電路電連接，將電信號傳輸至外圍電路，其中電極層材料可為透明導電氧化物或者鋁金屬層等。

圖2a至圖2c是本發明一實施例提供的背照式cmos圖像傳感器的三種凹槽剖面示意圖。圖2a中，凹槽11沿垂直於第一襯底10背面10b的截面形狀為v形，且凹槽11的兩個側壁沿v形的中軸線對稱分布。圖2b中，凹槽11沿垂直於第一襯底10背面10b的截面形狀仍然為v形，但凹槽11的兩個側壁非對稱分布。當光線l1和光線l2分別進入如圖2a和圖2b所示實施例中的凹槽11時，由於凹槽11至少具有一個相對於所述第一襯底10的背面10b傾斜的側壁，入射此側壁的光線經過多次折射和反射，進入像素單元。與在平坦背面入射相比，引入凹槽11可以增加光入射表面的面積，凹槽11在一定程度上限制了光線的反射量(反射光可以多次入射)，因而可以增加單位像素內光線的入射總量，並提高背照式cmos圖像傳感器的量子效率。凹槽11在垂直於第一襯底10背面10b的截面上的形狀不受本實施例提供的圖2a和圖2b的限制，可以是如圖2c所示的w形，還可以是梯型，也可以為v形、w形或梯形中的幾種的任意組合。

圖3a和圖3b是本發明一實施例提供的背照式cmos圖像傳感器的光入射表面的俯視示意圖。如圖3a所示，所述凹槽11在第一襯底10的背面10b均勻分布，凹槽11的俯視形狀為圓形。如圖3b所示，所述凹槽11在第一襯底10的背面10b均勻分布，凹槽11的形狀為十字形。本實施例中，凹槽11的截面形狀為圖2a所示的v形，凹槽11的俯視形狀為圓形，凹槽的立體形狀為圓錐形。在本發明的其他實施例中，凹槽11的俯視形狀也可以是其他形狀，比如，可以為橢圓形、十字形、多邊形中的一種，或者是上述形狀中幾種的任意組合。此外，凹槽11在第一襯底10的背面10b上分布有多個，對應每個像素單元的範圍內分布有一個或多個，在平行於第一襯底10背面10b的多個凹槽11的形狀可以相同也可以不同。

下面結合圖4a至圖4d以及圖1詳細介紹本實施例的背照式cmos圖像傳感器的製作方法。

首先，如圖4a所示，提供第一襯底10，所述第一襯底10具有正面10a和背面10b，所述第一襯底10的正面10a上形成有多個像素單元。相鄰的像素單元之間被淺溝槽隔離結構12和層間介質層13隔離，互連層14形成於層間介質層13中。具體的，像素單元的形成方法例如包括如下步驟：首先，在第一襯底10的正面10a形成mos電晶體的柵極和位於柵極下的柵介質層；接著，在第一襯底10與柵極相鄰的區域形成第一摻雜區，該第一摻雜區的摻雜類型與第一襯底10的摻雜類型相反，如第一襯底10為p型摻雜，則第一摻雜區為n型摻雜，或相反。這樣，在垂直於第一襯底10的正面10a上，第一摻雜區和第一襯底10之間形成pn結，形成了一個光電二極體。其中光電二極體的第一襯底部分用於接收入射光，入射光引起光電二極體電流變化，這就可以把光信號轉換成電信號。mos電晶體的源極、漏極可與第一摻雜區在同一步驟中形成，以節省工藝步驟，降低生產成本。應理解，像素單元、淺溝槽隔離結構12、層間介質層13以及互連層14的形成方法為本領域技術人員熟知工藝，此處不再進行更詳細的說明，但是本領域技術人員應是知曉的。

接著，如圖4b所示，提供第二襯底20。

接著，如圖4c所示，將第一襯底10在正面10a方向上與所述第二襯底20鍵合。具體的鍵合方法可以是：在層間介質層13上形成第一鍵合層101，在第二襯底20上形成第二鍵合層201，將第一鍵合層201和第二鍵合層301直接真空鍵合。第一鍵合層101和第二鍵合層201的材料可以是二氧化矽(sio2)，也可以是其他材料。當然，第一襯底10和第二襯底20也可以使用其他半導體工藝中任何可行的鍵合工藝實現鍵合，並不限制為真空鍵合。

接著，如圖4d所示，在第一襯底10的背面10b上形成多個凹槽11，所述凹槽11至少具有一個相對於第一襯底10的背面10b傾斜的側壁。具體的，可以根據工藝條件和需要設計凹槽11的形狀和數量，在每個像素單元對應的範圍內，凹槽11的數目也可以定義，可以製備一個大的凹槽11，也可以製備多個小的凹槽11，凹槽11的角度和深度也可以根據在背照式cmos圖像傳感器中的應用效果具體設計。凹槽11在第一襯底10的背面10b上形成的方法可以使用幹法刻蝕或者溼法刻蝕工藝形成。幹法刻蝕中，採用適當的工藝條件如刻蝕方向、刻蝕速率和刻蝕氣體配比等刻蝕出所需的凹槽11；溼法刻蝕中，採用適當的工藝條件如刻蝕液濃度、刻蝕時間等條件刻蝕出所需的凹槽11。本領域技術人員可以根據本申請公開的內容以及本領域的公知常識知曉如何形成上述凹槽，對此不予限制。

優選方案中，在第一襯底10的背面10b上形成多個凹槽11之前，先對第一襯底10的背面10b進行減薄處理。

接下來，如圖1所示，在第一襯底10的背面10b上形成平坦化層15，所述平坦化層15覆蓋第一襯底10的背面10b，並填充凹槽11，以保護第一襯底10的背面10b，並且使形成有凹槽11的背面10b平坦化。隨後，還可以在平坦化層15上形成透明的電極層，並在透明的電極層上依次形成濾色層16以及透鏡層17。

需要說明的是，本說明書中各個實施例採用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同和相似的部分互相參見即可。對於實施例公開的方法而言，由於與實施例公開的結構相對應，所以描述的比較簡單，相關之處參見結構部分說明即可。

上述描述僅是對本發明較佳實施例的描述，並非對本發明權利範圍的任何限定，任何本領域技術人員在不脫離本發明的內涵和範圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案的保護範圍。