用於熔絲存儲單元的微分讀出電路的製作方法

2023-07-07 01:17:31

專利名稱：用於熔絲存儲單元的微分讀出電路的製作方法
技術領域：
本發明涉及用於非易失存儲元件的讀出電路，尤其涉及用於熔絲存儲單元的讀出電路。
背景技術：
所謂的熔絲存儲單元在集成電路中的使用日益增加，尤其在半導體存儲器中的使用，例如DRAM中。熔絲存儲單元實質上包括具有低接觸電阻的金屬-金屬連接，其在實際製造過程之後能被中斷，因此增加了熔絲存儲單元的接觸電阻。這樣熔絲存儲單元可以呈現出編程狀態「導電」和「非導電」，即表示邏輯1或者邏輯0。
熔絲存儲單元的金屬-金屬連接根據需要由電流的應用或者雷射束的動作來中斷。根據通過哪種方法來中斷金屬-金屬連接，熔絲存儲單元被稱為電熔絲存儲單元或雷射熔絲存儲單元。
此外，還存在所謂的反熔絲存儲單元，在這樣的情況下，電連接沒有被中斷，而是為了編程的目的在實際製造過程之後提供這樣的連接。在下文中不對熔絲和反熔絲存儲單元進行區分。相反，術語「熔絲存儲單元」理解為是指兩種類型的存儲單元。
在德語的專業文獻中術語「Schmelzbrücken」[「可熔連接」]，「auftrennbare Schmelzbrücken」[「可中斷的可熔連接」]或者「Sicherungen」[「熔絲」]有時被用作熔絲存儲單元。不過，即使在德語專業文獻中，術語「Fuse」[「熔絲」]是更為常見的。因此，下文中將稱為熔絲存儲單元。
在熔絲連接中斷的情況下，傳統的電熔絲存儲單元具有7千歐姆的電阻，而在完整的熔絲連接的情況下，具有300歐姆的電阻。通過在中斷操作期間熔絲存儲單元中出現的高熔解電壓可以獲得高電阻值的熔斷存儲單元。為了使高熔解電壓能完全施加於熔絲存儲單元，熔絲存儲單元所位於的氧化襯底必須具有一特定最小的厚度。然而，這樣的氧化厚度通常是相同襯底上的其它組件所不需要的。因此，具有高電阻值的熔斷的熔絲存儲單元具有很高的額外花費。
傳統的讀出電路比較熔絲存儲單元的電阻和安排在測量路徑上的MOS電晶體的源極-漏極路徑的電阻，藉助該讀出電路來讀出熔絲存儲單元的編程狀態。這種測量方法使得所測量的熔絲存儲單元的電阻還依賴於電晶體製造期間的波動。
傳統的用於熔絲存儲單元的讀出電路的另一個缺點是在讀取熔斷的熔絲存儲單元期間有靜電流過熔絲連接。除了增長的電流消耗，這些電流也給相關電路帶來了安全問題。
已知的用於熔絲存儲單元的讀出電路在美國專利說明書US6,384,664 B1、US6,108,261 A、US6,121,820 A、US6,201,750 B1和US 6,373,771 B1中進行了描述。

發明內容
本發明的一個目的是為非易失存儲元件尤其是熔絲存儲單元提供一種讀出電路，它比用於相同目的的前面所述的讀出電路具有更高的讀出準確性。特別地，本發明還將至少減少上面所列出的在讀出熔絲存儲單元期間的缺點。此外，本發明將提供一種包括根據本發明的讀出電路和非易失存儲元件的存儲裝置。
通過獨立權利要求1和18的特徵，獲得本發明所基於的、已闡明的目的。本發明的優點細化和改進在從屬權利要求中指出。
根據本發明的讀出電路用於讀出存儲在存儲器中的存儲信息。存儲器包括兩個具有互不相同的編程狀態的非易失存儲單元。存儲在存儲器中的存儲信息通過選擇兩個存儲單元的編程狀態產生。
為了讀出存儲在存儲器中的存儲信息，根據本發明的讀出電路包括一個易失信號存儲器。所述易失信號存儲器具有兩個輸入和至少一個輸出。至少在讀出操作期間，易失信號存儲器的兩個輸入被連接到兩個存儲單元的各自的讀輸出。所述信號存儲器比較存儲單元的兩個編程狀態並且由此確定存儲器的存儲信息。存儲器的存儲信息可以在信號存儲器的至少一個輸出上被分接。
根據本發明的讀出電路的一個優點在於兩個存儲單元的編程狀態的微分讀出。結果，可以比用非微分讀出電路所可能的情況更精確地讀出存儲在存儲器中的存儲信息。根據本發明的讀出電路的另一個優點是，對在製造期間的波動引起的不匹配由高電路對稱性進行補償。此外，由於微分結構，電源電壓的波動(「地彈」)在讀出電路的讀出行為上比非微分讀出電路具有更小的影響。這使得可以並行讀出多個存儲器。
如何實現兩個非易失存儲單元的不同編程狀態具有多種可能的方法。為本發明提供的一個有益改進是兩個存儲單元總是具有彼此互補的編程狀態。然後，存儲在存儲器中的存儲信息通過對存儲單元選擇分配編程狀態而給出。結果，存儲器的存儲信息可以通過比較兩個編程狀態來確定。
作為上面描述的一個可選的改進，它也可以被優選地假定兩個存儲單元中的一個總是被固定編程，即這個第一存儲單元具有一個固定的參考編程狀態。這種情況下，存儲器通過編程第二存儲單元的方式被專門地編程。為編程第二存儲單元，對兩個可能的編程狀態作出選擇。對比兩個存儲單元的編程狀態使得能夠斷定第二存儲單元具有兩個可能編程狀態中的哪一個。然後，存儲器的編程狀態被同步地提供，以作為此的結果。
非易失存儲單元在互補編程狀態的情況下優選地被實現為1位存儲單元。由於存儲單元被相對彼此被互補地編程，所以，位「0」被存儲在兩個1位存儲單元中的一個中，而另一個1位存儲單元包含位「1」。包括兩個1位存儲單元的存儲器的存儲信息通過選擇哪個位被存儲在哪個1位存儲單元中來定義。
此外，非易失存儲單元可以藉助熔絲存儲單元的方式來實現。為了產生互補的(即相對的)熔絲存儲單元的編程狀態，兩個熔絲存儲單元中的一個的熔絲連接必須被熔斷，而另一個熔絲存儲單元保持完整。這種情況下，對兩個熔絲連接中的哪個被中斷的選擇確定了由兩個熔絲存儲單元所形成的存儲器的存儲信息。如果第二編程可能被選中，則第一熔絲存儲單元具有一個固定的參考電阻值。在完整的狀態下，第二熔絲存儲單元具有一個不同於參考電阻值並且通常少於後者的電阻值。在熔斷狀態下，第二熔絲存儲單元的電阻值優選地大於參考電阻值。
由於根據本發明的讀出電路具有較高的讀出準確性，所以1千歐姆範圍內中斷的熔絲連接的電阻值仍然足夠用於區別中斷的和完整的熔絲存儲單元。結果，根據本發明的讀出電路的較高分辨能力使得可以利用比傳統更低的熔解電壓來熔斷熔絲存儲單元。這反之使得目前由於高熔解電壓而使用的厚氧化襯底顯得多餘。
根據本發明的讀出電路的另一個優點是，由於讀出電路的微分結構，在讀出熔絲存儲單元的編程狀態期間產生的最大電流不依賴於存儲在熔絲存儲單元中的存儲信息。
根據對本發明的讀出電路特定優選的改進，易失信號存儲器是一個通過正反饋的方式來實現的閉鎖信號存儲器。微分閉鎖信號存儲器具有阻止讀出操作之後靜電流的優點。傳統讀出電路的微分閉鎖信號存儲器的進一步優點是它更快速的讀出行為。
閉鎖信號存儲器優選地包括兩個反相器。在這種情況下，一個反相器的輸出在每種情況下都被連接到另一個反相器的輸入。
兩個反相器在每種情況下都方便地由兩個串連的電晶體組成。這兩個串聯電路的每一個在每種情況下都至少在讀出操作期間被連接到一個非易失存儲單元的讀輸出。被連接到存儲單元的讀輸出的反相器的端子優選地是通常用於連接電源電壓電位的端子。
在每種情況下，反相器的串連電晶體可以方便地通過NMOS電晶體和PMOS電晶體來實現。存儲單元的讀輸出在每種情況下都優選地被連接到兩個電晶體串聯電路其中之一的源極-漏極路徑。
對根據本發明的讀出電路的另一個特定的優選改進是，至少在讀出存儲單元的編程狀態期間，在每種情況下將存儲單元的讀輸出連接到反相器的各自的NMOS電晶體源極端子。因此，NMOS電晶體的源極端子表示閉鎖信號存儲器的微分輸入。兩個反相器之一的電晶體的柵極端子通常形成閉鎖信號存儲器的輸入。
一個電源電壓電位被有利地施加到PMOS電晶體的源極端子。
此外，優選地假定電源電壓電位可以通過至少一個第一開關被施加於連接節點，在每種情況下這些連接節點將反相器的兩個電晶體彼此連接。
所述的至少一個第一開關有利地被如此設計，使得在讀出存儲器的存儲信息期間，使在反相器的各自的兩個電晶體之間的連接節點絕緣於電源電壓電位。
同樣地，電源電壓電位可以優選地被施加於信號存儲器的輸入。至少一個第二開關被提供用於這個目的。
所述至少一個第二開關有利地被如此設計，使得在讀出存儲器的存儲信息期間使信號存儲器的輸入絕緣於電源電壓電位。
第三開關優選地被提供於讀出存儲單元的輸出和信號存儲器的輸入之間。第三開關被如此配置，使得在讀出存儲在存儲器中的存儲信息期間，它們將信號存儲器的輸入連接到存儲單元的讀輸出。
熔絲存儲單元的金屬-金屬連接優選地是電流可中斷熔絲連接。
根據本發明的存儲裝置包括根據本發明的存儲器和讀出電路。該存儲器包括具有不同編程狀態的兩個非易失存儲單元。存儲在存儲器中的存儲信息由兩個存儲單元的編程狀態給出。根據本發明的讀出電路連接到存儲器，以便讀出其存儲信息。
由於根據本發明的存儲裝置包括根據本發明的讀出電路，所以，它與傳統的存儲裝置相比，與根據本發明的讀出電路具有相同的優點。


以舉例的形式並參考附圖，在下文將更詳細地解釋本發明，其中附圖1示例了根據現有技術，用於讀出電熔絲存儲單元的編程狀態的讀出電路1的示意電路圖；附圖2示例了用於展示附圖1中所示的讀出電路1功能的圖；附圖3作為根據本發明的讀出電路的第一示意性實施例，示例了用於讀出兩個電流熔絲存儲單元的編程狀態的讀出電路2的示意電路圖；附圖4作為根據本發明的讀出電路的第二示意性實施例，示例了用於讀出兩個電流熔絲存儲單元的編程狀態的讀出電路3的示意電路圖；以及附圖5示例了用於展示附圖3和4中讀出電路2和3的功能的圖。
具體實施例方式
附圖1示例了用於讀出電熔絲存儲單元F1的編程狀態的傳統讀出電路1的示意電路圖。
熔絲存儲單元F1具有兩個端子。熔絲存儲單元F1的一個端子形成了附圖1中由FSOURCE所指定的輸入。熔絲存儲單元F1的另一個端子通過電晶體N1連接到地VSS。此外，這個端子還表示熔絲存儲單元F1的讀輸出。為了讀出熔絲存儲單元F1的編程狀態，讀輸出連接到電晶體N2的源極端子。電晶體N2的漏極端子連接到DATA節點，其形成閉鎖信號存儲器的輸入。閉鎖信號存儲器實質上包括兩個反相器INV1和INV2，反相器INV1的輸出連接到反相器INV2的輸入並且反相器INV2的輸出連接到反相器INV1的輸入。閉鎖信號存儲器的輸出饋送給具有輸出FOUT的另一個反相器INV3。
此外，電源電壓電位VDD可以通過電晶體P1施加於DATA節點。電晶體N2和P1的柵極端子被連接到輸入SENSE並且電晶體N1的柵極端子被連接到輸入BLOW。
電晶體N1和N2是具有n-摻雜溝道的MOS電晶體。電晶體P1是具有P-摻雜溝道的MOS電晶體。根據該指定模式，此後具有n-摻雜溝道的MOS電晶體在它們的參考標記中用字母「N」標識，而具有p-摻雜溝道的MOS電晶體用字母「P」標識。
為了中斷熔絲存儲單元F1的金屬-金屬連接，一個高電壓被施加於輸入FSOURCE並且電晶體N1的源極-漏極路徑藉助在輸入BLOW處的一個合適電壓而被激活。由此而產生的通過熔絲存儲單元F1的電流致使金屬-金屬連接按所期望的那樣被熔斷。
用於確定熔絲存儲單元F1的編程狀態的讀出方法由附圖2示例。在附圖2中，在讀出方法期間，相對時間t繪製在完整的熔絲存儲單元F1的情況下和在熔斷的熔絲存儲單元F1情況下的存在於輸入SENSE、BLOW和FSOURCE處的電位和在節點DATA處上升的電位，。
僅有兩個不同的電位可以出現在輸入SENSE、BLOW和FSOURCE。這兩個電位可以指定為「邏輯0」和「邏輯1」，並且可以通過例如地VSS和電源電壓電位VDD來實現。
在附圖2中，讀出操作的開始由虛線A來標識並且讀出操作的結束由虛線B來標識。貫穿整個讀出方法電位邏輯0總是出現在輸入BLOW和FSOURCE處。在這種狀態中，電晶體N1的源極-漏極路徑被斷開並且熔絲存儲單元F1的讀輸出絕緣於地VSS。
在讀出方法的開始，輸入SENSE從邏輯0切換到邏輯1。結果，電晶體N2被接通並且電晶體P1被斷開。然而在轉變之前，節點DATA仍然連接到電源電壓電位VDD，但在轉變之後，節點DATA被連接到熔絲存儲單元F1的讀輸出。
如果熔絲存儲單元F1是完整的並且因此是導電的，則在輸入SENSE處的電位轉變之後，閉鎖存儲單元通過熔絲存儲單元F1放電。結果，在一定時間後，節點DATA的電位降到0。與之相對的，在熔斷的熔絲連接的情況下，在輸入SENSE轉變之後，節點DATA的電位保持相對恆定。節點DATA的電位可以在輸出FOUT上讀出並且熔絲存儲單元F1的編程狀態可以由此推出。
附圖3作為根據本發明的讀出電路的第一實施例，示例了用於讀出存儲在存儲器中的存儲信息的讀出電路2的示意電路圖。存儲器包括兩個電熔絲存儲單元F2和F3。以與附圖1中所示例的熔絲存儲單元F1的互連方式相對應的方式，熔絲存儲單元F2和F3的一個端子在每種情況下都被連接到輸入FSOURCE。熔絲存儲單元F2和F3其它兩個端子可以通過電晶體N3和N4連接到地VSS。此外，這些端子表示熔絲存儲單元F2和F3的讀輸出並且在每種情況下都被連接到電晶體N5和N6其中之一的源極端子。
如與附圖1中示例的讀出電路1相同的方式，讀出電路2具有閉鎖信號存儲器，其包括兩個反相器INV4和INV5。與讀出電路1相對的，在讀出電路2的情況下，電晶體N5和N6的漏極端子沒有連接到反相器INV4和INV5其中之一的輸入。而是，電晶體N5的漏極端子連接到反相器INV4的輸入，通常在反相器的情況下，反相器INV4的輸入形成電源電壓電位的端子，例如接地端子。電晶體N6的漏極端子以相應的方式連接到反相器INV5。
為了說明通常施加電源電壓於其上的反相器的端子，參考了由U.Tietze和Ch.Schenk著作的、由Springer-Verlag，Berlin出版的2002年12期「Halbleiter-Schaltungstechnik」[「半導體電路」]一書中第639頁上的附圖7.36。
反相器INV4和INV5其它兩個電源電壓端子連接到電源電壓電位VDD。此外，反相器INV5的輸出連接到反相器INV4和反相器INV6的輸入。反相器INV4的輸出連接到反相器INV5和反相器INV7的輸入。反相器INV6和INV7的輸出表示讀出電路2的輸出FOUT0和FOUT1。
作為根據本發明的讀出電路的第二實施例，附圖4示例了讀出電路3的示意電路圖。讀出電路3基本上相應於附圖3所示的讀出電路2。相對於讀出電路2，在讀出電路3的情況下說明了反相器INV4和INV5的內部構造。由於讀出電路2和3之間廣泛的一致性，附圖3和4中讀出電路2和3的相應組成部件由相同的參考標記標識。
附圖3所示的反相器INV4由附圖4中的串連電晶體N7和P2來實現。在這種情況下，電晶體N7的源極端子連接到電晶體N5的源極端子。此外，電晶體P2的源極端子連接到電源電壓電位VDD。由電晶體N7和P2所形成的反相器INV4的輸入通過電晶體N7和P2的兩個柵極端子形成，它們連接到另一個節點DATA1。位於電晶體N7和P2之間的節點DATA0表示反相器INV4的輸出。反相器INV4的輸出如附圖3中那樣對反相器INV7進行饋送。
附圖3所示的反相器INV5以相應的方式通過附圖4中的串連電晶體N8和P3實現，節點DATA0形成反相器INV5的輸入並且節點DATA1形成反相器INV5的輸出。反相器INV5的輸出如附圖3中那樣對反相器INV6進行饋送。
除了讀出電路2的組成部件外，讀出電路3還具有四個電晶體P4至P7。通過電晶體P4至P7，電源電壓電位VDD可以在每種情況下提供給節點DATA0和DATA1以及電晶體N7和N8的源極端子。電晶體P4至P7的柵極端子連接到輸入SENSE。
讀出電路2和3的功能在下文中描述。
讀出電路2和3的基本特徵是對兩個熔絲存儲單元F2和F3進行有差別的編程。熔絲存儲單元F2和F3之一是「導電的」編程狀態，而另一存儲單元是「非導電的」編程狀態。由熔絲存儲單元F2和F3所形成的存儲在存儲器中的存儲信息通過對熔絲存儲單元F2和F3指派互補編程狀態來給出。在這種情況中，存儲器可以呈現出兩種狀態。即熔絲存儲單元F2是導電的而熔絲存儲單元F3是不導電的，或者熔絲存儲單元F2是不導電的而熔絲存儲單元F3是導電的。
兩個熔絲存儲單元F2和F3之一的熔絲連接的中斷以與附圖1中所示的熔絲存儲單元F1被編程的相同方式來實現。為了這個目的，一個合適的電位被施加於輸入BLOW0或BLOW1，以便分別接通電晶體N3或N4的源極-漏極路徑。此外，對輸入FSOURCE施加高電壓，然而該電壓可能小於附圖1中為同樣目的而施加於輸入FSOURCE的電壓。結果，這導致一個通過各自的熔絲存儲單元F2或F3的電流以及使各自的熔絲存儲單元F2或F3的金屬-金屬連接熔斷。
為了示例讀出由熔絲存儲單元F2和F3形成的存儲在存儲器中的存儲信息的操作，附圖5示例了在讀出操作期間在讀出電路3中不同點上電壓的時間剖面。具體地，在附圖5的圖表中，相對時間t繪製輸入SENSE、BLOW0、BLOW1和FSOURCE的電壓以及節點DATA0和DATA1的電壓。節點DATA0和DATA1的電位外形示例了兩種可能的情況，即熔絲存儲單元F2是導電的而熔絲存儲單元F3是非導電的情況，以及熔絲存儲單元F2是非導電的而熔絲存儲單元F3是導電的情況。讀出操作的開始由在附圖5中的虛線A標識並且讀出操作的結束由虛線B標識。
在讀出熔絲存儲單元F2和F3的編程狀態期間，輸入BLOW0、BLOW1和FSOURCE總是處於電位邏輯0。輸入SENSE在讀出方法的開始時被切換到邏輯1，使得熔絲存儲單元F2和F3的讀輸出被電連接到電晶體N7和N8的源極端子。否則在輸入SENSE處出現邏輯0。
此外，在讀出方法開始時，作為輸入SENSE處的電位轉變的結果，電晶體P4到P7的源極-漏極路徑被斷開。由於電晶體P4至P7的布置，在輸入SENSE處的電位轉變之前，電源電位VDD出現在節點DATA0和DATA1處並且還出現在電晶體N7和N8的源極端子處。結果，在讀出方法開始時，節點DATA0和DATA1以及電晶體N7和N8的源極端子處於電源電壓電位VDD。如果熔絲存儲單元F2是導電的並且熔絲存儲單元F3是非導電的，則一旦接通電晶體N5和N6，就有顯著更大的電流流過熔絲存儲單元F2和熔絲存儲單元F3。結果，電晶體N7的源極端子處的電位下降，而電晶體N8的源極端子處的電位保持相對恆定。結果，電晶體N7和N8的源極端子之間出現電位差。由於讀出電路3的電路布置，所述電位差也在節點DATA0和DATA1之間產生並且保持恆定。此外，讀出電路3的電路布置在各自串連的電晶體對P2和N7、P3和N8之間產生影響，精確地來說，其中一個電晶體總是斷開。這最終導致了對靜電流的抑制。
通過相對編程熔絲存儲單元F2和F3，在節點DATA0和DATA1上的電位行為被反轉，如附圖5所示。在讀出熔絲存儲單元F2和F3的編程狀態期間，輸出FOUT0和FOUT1之一的電位依據編程而隨之顯著地變化。存儲在由熔絲存儲單元F2和F3所形成的存儲器中的二進位存儲信息可由此被確定。
目前為止，所討論的讀出電路2和3基於的是熔絲存儲單元F2和F3的互補編程狀態。可選地，熔絲存儲單元F2總是具有一個固定電阻值，即熔絲存儲單元F2具有一個參考編程狀態。相反地，熔絲存儲單元F3被編程，可以用兩種狀態對它進行編程。在一種編程狀態中，熔絲存儲單元F3的熔絲連接保持完整並且形成一個比熔絲存儲單元F2的電阻更小的電阻。在另一種編程狀態中，熔絲存儲單元F3的熔絲連接被熔斷並且相應地具有一個比熔絲存儲單元F2的電阻更大的電阻。為了讀出由熔絲存儲單元F2和F3所形成的存儲器的編程狀態結果，可以用與上面所描述相同的方法來使用讀出電路2和3。
權利要求
1.用於讀出存儲在存儲器(F2，F3)中的一項存儲信息的讀出電路(2；3)，存儲器(F2，F3)包括兩個具有不同編程狀態的非易失存儲單元(F2，F3)，以及由兩個存儲單元(F2，F3)的編程狀態給出存儲器(F2，F3)的存儲信息，以及讀出電路(2；3)包括具有兩個輸入和至少一個輸出(FOUT0，FOUT1)的易失信號存儲器(INV4，INV5)，在讀出存儲器(F2，F3)的存儲信息期間，所述輸入連接到兩個存儲單元(F2，F3)的讀輸出，並且存儲器(F2，F3)的存儲信息能夠在至少一個輸出(FOUT0，FOUT1)上被讀出。
2.根據權利要求1的讀出電路(2；3)，其特徵在於兩個非易失存儲單元(F2，F3)具有彼此互補的編程狀態，以及通過可選地分配編程狀態給兩個存儲單元(F2，F3)來給出存儲器(F2，F3)的存儲信息。
3.根據權利要求1的讀出電路(2；3)，其特徵在於兩個非易失存儲單元(F2，F3)的第一存儲單元(F2)具有固定的參考編程狀態，兩個非易失存儲單元(F2，F3)的第二存儲單元(F3)可選地具有第一編程狀態或者第二編程狀態，以及通過選擇第二存儲單元(F3)的編程狀態來給出存儲器(F2，F3)的存儲信息。
4.根據權利要求2的讀出電路(2；3)，其特徵在於所述非易失存儲單元是1位存儲單元(F2，F3)。
5.根據前述的一項或多項權利要求的讀出電路(2；3)，其特徵在於所述非易失存儲單元是熔絲存儲單元(F2，F3)。
6.根據所述的一項或多項權利要求的讀出電路(2；3)，其特徵在於所述信號存儲器是閉鎖信號存儲器(INV4，INV5)。
7.根據權利要求6的讀出電路(2；3)，其特徵在於所述閉鎖信號存儲器具有兩個反相器(INV4，INV5)，在每種情況下，一個反相器(INV4，INV5)的輸出都連接到另一個反相器(INV4，INV5)的輸入。
8.根據權利要求7的讀出電路(2；3)，其特徵在於在每種情況下，反相器(INV4，INV5)都具有兩個串連電晶體(N7，P2，N8，P3)，以及在讀出存儲器(F2，F3)的存儲信息期間，在每種情況下，存儲單元(F2，F3)的讀輸出都連接到由各自反相器(INV4，INV5)的兩個電晶體(N7，P2，N8，P3)所形成的串聯電路。
9.根據權利要求8的讀出電路(2；3)，其特徵在於NMOS電晶體(N7，N8)和PMOS電晶體(P2，P3)在每種情況下，都形成反相器(INV4，INV5)的串連電晶體(N7，P2，N8，P3)。
10.根據權利要求9的讀出電路(2；3)，其特徵在於在讀出存儲器(F2，F3)的存儲信息期間，在每種情況下，存儲單元(F2，F3)的讀輸出都連接到反相器(INV4，INV5)的NMOS電晶體(N7，N8)的源極端子。
11.根據權利要求9或10的讀出電路(2；3)，特徵在於電源電壓的電位(VDD)施加於PMOS電晶體(P2，P3)的源極端子。
12.根據權利要求8至11的任一或多項權利要求的讀出電路(2；3)，其特徵在於電源電壓電位(VDD)可以通過至少一個第一開關(P6，P7)而施加於反相器(INV4，INV5)的兩個各自的電晶體(N7，P2，N8，P3)之間的連接節點(DATA0，DATA1)。
13.根據權利要求12的讀出電路(2；3)，特徵在於所述至少一個第一開關(P6，P7)以如此方式配置，使得在讀出存儲器(F2，F3)的存儲信息期間，它使排列在反相器(INV4，INV5)的各自的兩個電晶體(N7，P2，N8，P3)之間的連接節點(DATA0，DATA1)絕緣於電源電壓電位(VDD)。
14.根據前述的一項或多項權利要求的讀出電路(2；3)，其特徵在於電源電壓電位(VDD)可以通過至少一個第二開關(P4，P5)而施加於信號存儲器(INV4，INV5)的輸入。
15.根據權利要求14的讀出電路(2；3)，其特徵在於所述至少一個第二開關(P4，P5)以如此方式配置，使得在讀出存儲器(F2，F3)的存儲信息期間，它使信號存儲器(INV4，INV5)的輸入絕緣於電源電壓電位(VDD)。
16.根據前述的一項或多項權利要求的讀出電路(2；3)，其特徵在於第三開關(N5，N6)連接在存儲單元(F2，F3)的讀輸出和信號存儲器(INV4，INV5)的輸入之間，並且以如此方式配置，使得在讀出存儲器(F2，F3)的存儲信息期間，它們把信號存儲器(INV4，INV5)的輸入連接到存儲單元(F2，F3)的讀輸出。
17.根據權利要求5至16所述的任一項或多項權利要求的讀出電路(2；3)，其特徵在於為了編程的目的，熔絲存儲單元(F2，F3)的熔絲連接可以被電中斷。
18.一種存儲裝置，具有包括兩個具有不同編程狀態的非易失存儲單元(F2，F3)的存儲器(F2，F3)，存儲器(F2，F3)的存儲信息由兩個存儲單元(F2，F3)的編程狀態給出，以及根據前述的一項或多項權利要求的讀出電路(2；3)，其被連接到存儲器(F2，F3)以讀出其存儲信息。
全文摘要
用於讀出存儲器(F2，F3)的存儲信息的讀出電路(2)，包括兩個具有不同編程狀態的非易失存儲單元(F2，F3)，存儲器(F2，F3)的存儲信息由兩個存儲單元(F2，F3)的編程狀態給出，並且讀出電路(2)具有易失性信號存儲器(INV4，INV5)，其輸入被連接至存儲單元(F2，F3)的讀輸出。
文檔編號G11C17/14GK1838326SQ20061007119
公開日2006年9月27日 申請日期2006年2月27日 優先權日2005年2月28日
發明者G·勒曼, V·科塞洛特, J·－Y·拉奎爾 申請人:英飛凌科技股份公司