功率mosfet的製作方法

2024-03-08 04:33:15 1

功率mosfet的製作方法
【專利摘要】本實用新型提供了一種功率MOSFET，包括襯底、多重終止環、浮接多晶矽環、晶片邊界、高溫熱氧化層，多重終止環位於襯底和高溫熱氧化層之間，浮接多晶矽環位於高溫熱氧化層上，晶片邊界位於襯底的側面。本實用新型功率MOSFET能完全消除突波的或瞬時脈衝對組件所可能引起的傷害，即能夠提供組件對突波或瞬時脈衝更佳的防護能力。
【專利說明】功率MOSFET

【技術領域】
[0001]本實用新型涉及一種M0SFET，具體地，涉及一種功率MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor，金屬-氧化層半導體場效電晶體，簡稱「金氧半場效電晶體」)。

【背景技術】
[0002]功率MOSFET中組件的耐壓能力主要受組件單元(device cell)到晶片邊界(chipboundary)的結構所影響，目前常見的做法為增加多重終止環(multiple terminat1nrings)及場電極(filed plate)的結構，但是這樣的架構對突波的或瞬時脈衝對組件所可能引起的傷害則未能完全消除。
實用新型內容
[0003]針對現有技術中的缺陷，本實用新型的目的是提供一種功率M0SFET，其能完全消除突波的或瞬時脈衝對組件所可能引起的傷害。
[0004]根據本實用新型的一個方面，提供一種功率M0SFET，其特徵在於，包括襯底、多重終止環、浮接多晶矽環、晶片邊界、高溫熱氧化層，多重終止環位於襯底和高溫熱氧化層之間，浮接多晶矽環位於高溫熱氧化層上，晶片邊界位於襯底的側面。
[0005]優選地，所述高溫熱氧化層包括凸起部分和凹陷部分，浮接多晶矽環位於凸起部分上，多重終止環位於凹陷部分的下方。
[0006]優選地，所述襯底的厚度大於高溫熱氧化層的厚度。
[0007]與現有技術相比，本實用新型具有如下的有益效果:本實用新型功率MOSFET能完全消除突波的或瞬時脈衝對組件所可能引起的傷害，即能夠提供組件對突波或瞬時脈衝更佳的防護能力，結構簡單，不需額外的光罩等，成本低。

【專利附圖】

【附圖說明】
[0008]通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本實用新型的其它特徵、目的和優點將會變得更明顯:
[0009]圖1為本實用新型功率MOSFET的結構示意圖。

【具體實施方式】
[0010]下面結合具體實施例對本實用新型進行詳細說明。以下實施例將有助於本領域的技術人員進一步理解本實用新型，但不以任何形式限制本實用新型。應當指出的是，對本領域的普通技術人員來說，在不脫離本實用新型構思的前提下，還可以做出若干變形和改進。這些都屬於本實用新型的保護範圍。
[0011]如圖1所示，本實用新型功率MOSFET包括襯底1、多重終止環2、浮接多晶矽環(floating poly ring) 3、晶片邊界4、高溫熱氧化層，多重終止環2位於襯底1和高溫熱氧化層之間，浮接多晶矽環3位於高溫熱氧化層上，晶片邊界4位於襯底1的側面。襯底1的材料為矽。
[0012]高溫熱氧化層包括凸起部分51和凹陷部分52，具體來說，浮接多晶矽環3位於凸起部分51上，多重終止環2位於凹陷部分52的下方，這樣方便區分和製造。
[0013]襯底1的厚度可以大於高溫熱氧化層的厚度，這樣節約材料，降低成本。
[0014]本實用新型功率MOSFET通過多重終止環和浮接多晶矽環完全消除突波的或瞬時脈衝對組件所可能引起的傷害，即能夠提供組件對突波或瞬時脈衝更佳的防護能力，結構簡單，不需額外的光罩等，成本低。
[0015]以上對本實用新型的具體實施例進行了描述。需要理解的是，本實用新型並不局限於上述特定實施方式，本領域技術人員可以在權利要求的範圍內做出各種變形或修改，這並不影響本實用新型的實質內容。
【權利要求】
1.一種功率MOSFET，其特徵在於，包括襯底、多重終止環、浮接多晶矽環、晶片邊界、高溫熱氧化層，多重終止環位於襯底和高溫熱氧化層之間，浮接多晶矽環位於高溫熱氧化層上，晶片邊界位於襯底的側面。
2.根據權利要求1所述的功率M0SFET，其特徵在於，所述高溫熱氧化層包括凸起部分和凹陷部分，浮接多晶矽環位於凸起部分上，多重終止環位於凹陷部分的下方。
3.根據權利要求1所述的功率M0SFET，其特徵在於，所述襯底的厚度大於高溫熱氧化層的厚度。
【文檔編號】H01L29/78GK204257661SQ201420736131
【公開日】2015年4月8日 申請日期:2014年11月28日 優先權日:2014年11月28日
【發明者】廖奇泊, 陳俊峰, 古一夫 申請人:上海芯亮電子科技有限公司