半導體封裝結構及其製作方法與流程

2024-03-31 05:15:05

本發明涉及一種封裝結構及其製作方法，尤其涉及一種半導體封裝結構及其製作方法。

背景技術：

在半導體產業中，集成電路(ic)的生產主要可分為三個階段：集成電路的設計、集成電路的製作以及集成電路的封裝。在晶圓的集成電路製作完成之後，晶圓的主動面配置有多個接墊。最後，由晶圓切割所得的裸晶片可通過接墊，電性連接於承載器(carrier)。通常而言，承載器可為導線架(leadframe)、基板(substrate)或印刷電路板(printedcircuitboard)，而晶片可通過打線接合(wirebonding)或覆晶接合(flipchipbonding)等方式連接至承載器上，以使晶片的接墊與承載器的接點電性連接，進而構成晶片封裝體。

以封裝基板為例，其大多具有核心層，故厚度較厚且成本較高。另一方面，為使晶片封裝體具有良好的散熱效率，現行的作法大多是將散熱片貼附於晶片，並使包覆於晶片的封裝膠體進一步包覆散熱片。又或者是，將散熱片貼附於封裝膠體，並通過直接連接或間接連接的方式使散熱片熱耦接於晶片。因此，晶片封裝體的整體厚度難以降低。

技術實現要素：

本發明提供一種半導體封裝結構的製作方法，其能製作得到整體厚度較薄且具有良好的散熱效果的半導體封裝結構。

本發明提供一種半導體封裝結構，其整體厚度較薄且具有良好的散熱效果。

本發明提出一種半導體封裝結構的製作方法，其包括以下步驟。提供載板。配置金屬片於載板上。形成介電層於載板上，並使介電層包覆金屬片。介電層具有相對的第一表面與第二表面，且介電層以第一表面與載板相連接。 形成圖案化線路層於介電層的第二表面上。移除載板，以使散熱片暴露於介電層的第一表面。移除部分介電層，以形成位於第一表面上的至少一第一開口以及位於第二表面上的第二開口，其中第一開口暴露出部分圖案化線路層，且第二開口暴露出金屬片。配置第一晶片於金屬片上，使第一晶片位於第二開口內，並電性連接圖案化線路層。形成封裝膠體於介電層的第二表面上，並使封裝膠體覆蓋第一晶片與圖案化線路層。

在本發明的一實施例中，上述的半導體封裝結構的製作方法還包括形成至少一外部連接端子於第一開口內，且外部連接端子電性連接圖案化線路層。

在本發明的一實施例中，上述的半導體封裝結構的製作方法還包括在形成封裝膠體於介電層的第二表面上之前，配置第二晶片於介電層的第二表面的上方，並使第二晶片電性連接於圖案化線路層。

在本發明的一實施例中，上述的半導體封裝結構的製作方法還包括使封裝膠體覆蓋第二晶片。

在本發明的一實施例中，上述的封裝膠體填滿第二開口。

本發明提出一種半導體封裝結構，其包括金屬片、介電層、圖案化線路層、第一晶片以及封裝膠體。介電層包覆金屬片，其中介電層具有相對的第一表面與第二表面、位於第一表面上的至少一第一開口以及位於第二表面上的第二開口。金屬片位於第二開口內，且分別暴露於介電層的第一表面與第二表面。圖案化線路層配置於介電層的第二表面上。第一晶片配置於金屬片上，其中第一晶片位於第二開口內，且電性連接於圖案化線路層。封裝膠體配置於介電層的第二表面上，且覆蓋第一晶片與圖案化線路層。

在本發明的一實施例中，上述的半導體封裝結構還包括至少一外部連接端子。外部連接端子配置於第一開口內，且外部連接端子電性連接圖案化線路層。

在本發明的一實施例中，上述的半導體封裝結構還包括第二晶片。第二晶片配置於介電層的第二表面的上方，且電性連接於圖案化線路層。

在本發明的一實施例中，上述的第二晶片被封裝膠體所覆蓋。

在本發明的一實施例中，上述的金屬片的底面與介電層的第一表面齊平。

基於上述，通過本發明的半導體封裝結構的製作方法製作所得的半導體封裝結構不具有核心層，且彼此熱耦接的晶片與金屬片皆埋設於介電層的開 口內。另一方面，金屬片會暴露於介電層的其中一表面。因此，本發明的半導體封裝結構的整體厚度可大幅地減少，且同時具有良好的散熱效果。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合附圖作詳細說明如下。

附圖說明

圖1至圖8是本發明一實施例的半導體封裝結構的製作流程的剖面示意圖；

圖9是本發明另一實施例的半導體封裝結構的剖面示意圖。

附圖標記：

10：載板

100、100a：半導體封裝結構

110：金屬片

111：底面

120：介電層

121：第一表面

122：第二表面

123：第一開口

124：第二開口

130：圖案化線路層

140：第一晶片

141：主動表面

142：背表面

150：膠層

160：導線

170：封裝膠體

180：外部連接端子

181：凸塊

190：第二晶片

191：主動表面

具體實施方式

圖1至圖8是本發明一實施例的半導體封裝結構的製作流程的剖面示意圖。請參考圖1，首先，提供載板10。在本實施例中，載板10可為剛性較高的材質製成，故不易受力而彎曲變形。請繼續參考圖1，配置金屬片110於載板10上。金屬片110可通過其底面111直接貼附於載板10上，或者是通過底面111上的離形膠膜(圖未示)而暫時性地固定於載板10上。金屬片110的材質可為銅、鋁、銀或其它導熱性佳的金屬材質。

接著，請參考圖2，例如採用化學氣相沉積法(cvd)將半導體氧化物(例如二氧化矽)形成於載板10上，並使前述半導體氧化物覆蓋金屬片110，以形成介電層120。在本實施例中，介電層120具有相對的第一表面121與第二表面122，其中第一表面121與載板10相連接，且與金屬片110的底面111大致上齊平。接著，請參考圖3，例如採用濺鍍、印刷、電鍍、無電電鍍、化學氣相沉積或物理氣相沉積(pvd)等方式形成圖案化線路層130於介電層120的第二表面122上。此時，介電層120位於圖案化線路層130與載板10之間。接著，請參考圖4，移除載板10，以暴露出介電層120的第一表面121以及金屬片110的底面111。換個角度來說，金屬片110的底面111例如是暴露於介電層120的第一表面121。值得一提的是，若金屬片110通過底面111上的離形膠膜而暫時性地固定於載板10上，則在移除載板10時離形膠膜(圖未示)會一併被移除。

接著，請參考圖5，例如通過雷射蝕刻的方式移除部分介電層120，以形成位於第一表面121上的至少一第一開口123(示意地顯示出多個)以及位於第二表面122上的第二開口124。在形成這些第一開口123時，需先使雷射源對準圖案化線路層130。接著，將雷射束投射至介電層120的第一表面121，以對介電層120進行蝕刻直到暴露出圖案化線路層130，且以不損及圖案化線路層130為原則。另一方面，在形成第二開口124時，需先使雷射源對準金屬片110。接著，將雷射束投射至介電層120的第二表面122，以對介電層120進行蝕刻直到暴露出金屬片110，且以不損及金屬片110為原則。如圖5所示，第二開口124的截面積例如是小於金屬片110的表面積。在其他實施例中，第二開口的截面積可大於或等於金屬片的表面積，可視製程需求作調 整。

接著，請參考圖6，配置第一晶片140於金屬片110上，並使第一晶片140位於第二開口124內。在本實施例中，第一晶片140的主動表面141會暴露於介電層120的第二表面122，換言之，第一晶片140是以其背表面142固定於金屬片110上。此外，第一晶片140可通過膠層150(例如：導熱膠)黏貼於金屬片110上。接著，通過打線接合的方式使導線160接合位於第一晶片140的主動表面141上的接墊(未顯示)與圖案化線路層130，以使第一晶片140與圖案化線路層130電性連接。接著，請參考圖7，形成封裝膠體170於介電層120的第二表面122上，並使封裝膠體170覆蓋第一晶片140與圖案化線路層130。另一方面，封裝膠體170可進一步填滿第二開口124，以覆蓋金屬片110暴露於第二開口124的部分表面，進而固定第一晶片140於第二開口124。封裝膠體170可為環氧樹脂，用以避免圖案化線路層130、第一晶片140以及導線160受到外界水氣或異物的影響。

之後，請參考圖8，形成至少一外部連接端子180(示意地顯示出兩個)於第一開口123內。這些外部連接端子180的數量與第一開口123的數量相應，且這些外部連接端子180電性連接圖案化線路層130。在本實施例中，外部連接端子180是局部埋設於第一開口123內，並較介電層120的第一表面121凸出，本發明對此並不加以限制。通常而言，外部連接端子180可為錫球。至此，半導體封裝結構100的製作已大致完成。由於半導體封裝結構100不具有核心層，且彼此熱耦接的第一晶片140與金屬片110皆埋設於介電層120的第二開口124內，因此半導體封裝結構100的整體厚度可大幅地減少。另一方面，由於金屬片110的底面111會暴露於介電層120的第一表面121，因此半導體封裝結構100可具有良好的散熱效果。

以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的組件標號與部分內容，其中採用相同的標號來表示相同或近似的組件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖9是本發明另一實施例的半導體封裝結構的剖面示意圖。請參考圖9，本實施例的半導體封裝結構100a的製作流程大致於上述實施例的半導體封裝結構100的製作流程相似，兩者之間的差異在於：在形成封裝膠體170於 介電層120的第二表面122上之前，本實施例會另配置第二晶片190於介電層120的第二表面122的上方，第二晶片190的主動表面191面向介電層120的第二表面122。詳細而言，本實施例可通過覆晶接合的方式使多個凸塊181接合於第二晶片190的主動表面191與圖案化線路層130之間，以使第二晶片190電性連接於圖案化線路層130。凸塊181可為電鍍凸塊、無電鍍凸塊、結線凸塊、導電聚合物凸塊或金屬複合凸塊，且凸塊181的材質可選自下列群組：銅、金、銀、錫、銦、鎳/金、鎳/鈀/金、銅/鎳/金、銅/金、鋁及其合金。另一方面，在形成封裝膠體170於介電層120的第二表面122上時，封裝膠體170會進一步覆蓋第二晶片190以及這些凸塊181。因此，被封裝膠體170所覆蓋的圖案化線路層130、第一晶片140、導線160、凸塊181以及第二晶片190不易受到外界水氣或異物的影響。

綜上所述，通過本發明的半導體封裝結構的製作方法製作所得的半導體封裝結構不具有核心層，且彼此熱耦接的晶片與金屬片皆埋設於介電層的其中一個開口內。另一方面，與介電層上的圖案化線路層電性連接的外部連接端子局部埋設於介電層的其他開口內，且金屬片會暴露於介電層的其中一表面。因此，本發明的半導體封裝結構的整體厚度可大幅地減少，且同時具有良好的散熱效果。

雖然本發明已以實施例揭示如上，然其並非用以限定本發明，任何所屬技術領域中普通技術人員，在不脫離本發明的精神和範圍內，當可作些許的改動與潤飾，故本發明的保護範圍當視所附權利要求界定範圍為準。