包括超晶格電介質接口層的半導體器件的製作方法

2024-01-24 02:17:15

專利名稱：包括超晶格電介質接口層的半導體器件的製作方法
包括超晶格電介質接口層的半導體器件技術領域
圖5A是對於現有技術中的體矽，以及對於

圖1-3中所 示的4/lSi/0超晶格，從伽馬點(G)計算的能帶結構的圖。
圖5C是對於現有技術中的體矽，以及對於圖4中所示 的5/1/3/1 Si/O超晶格，從伽馬和Z點計算的能帶結構的圖。
申請人對於電導率倒易有效質量張量的定義是這樣的， 即材料的電導率的張量分量對於電導率倒易有效質量張量的相應分 量的較大值較大。再次，申請人建立理論而不希望局限於這裡描 述的超晶格設置電導率倒易有效質量張量的值以便增強材料的導電 性質，例如典型地對於電荷載流子輸運的優選方向。適當張量元素 的倒數稱作電導率有效質量。換句話說，為了表徵半導體材料結 構，使用如上所述並且在預期載流子輸運方向上計算的電子/空穴的 電導率有效質量區分改進的材料。
更特別地，使用原子層沉積跨越襯底21的表面沉積超 晶格25材料並且形成外延矽蓋層52，如先前在上面討論的，並且平 面化表面。應當理解，在一些實施方案中，超晶格25材料可以選擇 性地沉積在期望的區域中，而不是跨越整個襯底21，如將由本領域 技術人員理解的。而且，平面化可能並不是在所有實施方案中都需 要。
在圖6B中，形成輕摻雜源極和漏極("LDD")擴展 22， 23。這些區域4吏用n型或p型LDD注入、退火和清潔形成。退 火步驟可以在LDD注入之後使用，但是依賴於具體工藝，它可以省 略。清潔步驟是在沉積氧化物層之前去除金屬和有機物的化學刻 蝕。0069圖6C顯示側壁隔離物40， 41的形成並且源極和漏極 26， 27注入。為此目的，可以沉積並內刻蝕Si02掩模。依賴於給定 實現，使用n型或p型離子注入形成源極和漏極區26， 27。然後退 火併清潔該結構。然後可以執行自對準矽化物形成以形成矽化物層 30， 31和34，並且形成源極/漏極觸點32， 33以提供圖1中示出的 最終半導體器件20。矽化物形成也稱作矽化。矽化工藝包括金屬沉 積(例如Ti)、氮退火、金屬刻蝕和第二退火。[0070當然，前述僅是本發明可以在其中使用的工藝和器件的 一個實例，並且本領域技術人員將理解它在許多其他工藝和器件中 的應用和使用。在其他工藝和器件中，本發明的結構可以在晶片的一部分上或者跨越基本上全部晶片而形成。另外，對於在一些實施方案中形成超晶格25，也可能不需要原子層沉積工具的使用。例 如，可以使用CVD工具使用與單層控制兼容的工藝操作條件形成單 層，如將由本領域技術人員理解的。關於根據本發明的半導體器件 製造的更多細節例如可以在上面提及的美國申請10/467,069號中找 到。0071具有在前述描述和相關附圖中呈現的講授的益處的本發 明許多修改和其他實施方案將容易由本領域技術人員想到。因此， 應當理解，本發明並不局限於公開的具體實施方案，並且修改和實 施方案打算包括在附加權利要求的範圍內。
權利要求
1.一種半導體器件，包括半導體襯底；以及至少一個有源器件，與所述半導體襯底相鄰，並且包括電極層，位於所述電極層下面並且與其接觸的高K電介質層，以及位於所述高K電介質層下面與所述電極層相對並且與所述高K電介質層接觸的超晶格，所述超晶格包括多個層疊的層組，所述超晶格的每個層組包括限定基礎半導體部分的多個層疊基礎半導體單層，以及限制在相鄰基礎半導體部分的晶格內的至少一個非半導體單層。
2. 根據權利要求1的半導體器件，其中所述高K電介質層具 有大於大約五的介電常數。
3. 根據權利要求1的半導體器件，其中所述高K電介質層具 有大於大約十的介電常數。
4. 根據權利要求1的半導體器件，其中所述高K電介質層具 有大於大約二十的介電常數。
5. 根據權利要求1的半導體器件，其中限制在相鄰基礎半導體 部分的晶格內的所述至少一個非半導體單層少於大約五個單層，從 而用作能帶修改層。
6. 根據權利要求1的半導體器件，其中所述至少一個有源器件 還包括位於所述超晶格下面的通道區。
7. 根據權利要求6的半導體器件，其中所述至少一個有源器件 還包括與所述通道區相鄰的源極和漏極區。
8. 根據權利要求1的半導體器件，其中所述高K電介質層包 括氧化矽、氧化鋯和氧化鉿的至少一種。
9. 根據權利要求1的半導體器件，其中所述基礎半導體包括矽。
10. 根據權利要求1的半導體器件，其中所述至少一個非半導體單層包括氧。
11. 根據權利要求1的半導體器件，其中所述至少一個非半導 體單層包括選自基本上由氧、氮、氟以及碳-氧構成的組中的非半導體。
12. 根據權利要求1的半導體器件，其中所述至少一個非半導體單層是單個單層厚。
13. 根據權利要求1的半導體器件，其中每個基礎半導體部分 小於八個單層厚。
14. 根據權利要求1的半導體器件，其中所有所述基礎半導體 部分是相同數目的單層厚。
15. 根據權利要求1的半導體器件，其中所述基礎半導體部分 的至少一些是不同數目的單層厚。
16. 根據權利要求1的半導體器件，其中超晶格的相鄰層組中 的相對基礎半導體單層化學結合在一起。
17. —種半導體器件，包括 半導體襯底；以及至少一個有源器件，與所述半導體襯底相鄰，並且包括 電極層，位於所述電極層下面並且與其接觸、具有大於大約五的介 電常數的高K電介質層，以及位於所述高K電介質層下面與所述電極層相對並且與所述 高K電介質層接觸的超晶格，所述超晶格包括多個層疊的層 組，所述超晶格的每個層組包括限定基礎矽部分的多個層疊基 礎矽單層，以及限制在相鄰基礎矽部分的晶格內的至少一個氧單 層。
18. 根據權利要求17的半導體器件，其中所述高K電介質層具有大於大約二十的介電常數。
19. 根據權利要求17的半導體器件，其中限制在相鄰基礎半導 體部分的晶格內的所述至少一個非半導體單層少於大約五個單層， 從而用作能帶修改層。
20. 根據權利要求17的半導體器件，其中所述至少一個有源器 件還包括位於所述超晶格下面的通道區。
21. 根據權利要求20的半導體器件，其中所述至少一個有源器 件還包括與所述通道區相鄰的源極和漏極區。
22. 根據權利要求1的半導體器件，其中所述高K電介質層包 括氧化矽、氧化鋯和氧化鉿的至少一種。
全文摘要
一種半導體器件，可以包括半導體襯底和與半導體襯底相鄰的至少一個有源器件。該至少一個有源器件可以包括電極層、位於電極層下面並且與其接觸的高K電介質層，以及位於高K電介質層下面與電極層相對並且與高K電介質層接觸的超晶格。超晶格可以包括多個層疊的層組。超晶格的每個層組可以包括限定基礎半導體部分的多個層疊基礎半導體單層，以及限制在相鄰基礎半導體部分的晶格內的至少一個非半導體單層。
文檔編號H01L21/8238GK101258602SQ200680022579
公開日2008年9月3日 申請日期2006年5月2日 優先權日2005年5月25日
發明者伊利佳·杜庫夫斯基, 卡裡帕納姆·維維克·繞, 塞姆德·哈裡洛夫, 斯考特·A·克瑞普斯, 簡·奧斯丁·查·索·福克·伊普皮湯, 羅伯特·J·梅爾斯, 羅伯特·約翰·史蒂芬森, 邁爾柯·伊薩, 黃向陽 申請人:梅爾斯科技公司