異步傳輸用接收器的傳輸會聚子層電路及其操作方法
2023-05-26 15:00:21
專利名稱：異步傳輸用接收器的傳輸會聚子層電路及其操作方法
技術領域：
本發明是有關於一種異步傳輸用接收器的電路及其操作方法，特別是有關於一種異步傳輸用接收器的傳輸會聚子層電路及其操作方法。
背景技術：
在通訊系統中，數據由發射系統經過傳輸媒介送到接收系統，通常被傳送的數據是根據特定通信協議的數層所組成的，接收系統也就依循此特定通信協議以逐層來處理所接收的數據，在所有的通信協議中最低層是稱為物理層(Physical Layer)，而在異步傳輸模式(Asychronous Transfer Mode)中又將物理層細分為兩個單元，分別是物理介質子層(Physical Medium)以及傳輸會聚子層(TransmissionConvergence Sublayer)。
在異步傳輸模式傳送端的傳輸會聚子層所處理的數據格式如圖1繪示信元的數據格式所示，其數據格式是由國際電信同盟ITU針對寬頻綜合業務數字網(B-ISDN)所訂定的建議書ITU-T I.432，其建議書中規定異步傳輸模式的數據格式由53個字節(Byte)來構成一信元，其中前5個字節稱為信頭(Header)，此信頭包括4位(Bit)的通用流量控制(GFC)、8位的虛通路標識符(VPI)、16位的虛通道標識符(VCI)、3位的有效載荷類型(PT)、1位的信元丟棄優先權(CLP)以及8位的信頭錯誤檢驗(HEC)，而信元的後48個字節則稱為有效載荷(Payload)。
為了讓接收端可以檢測信頭數據的正確性，其利用循環冗餘碼校驗(Cyclic Redundancy Check，CRC)多項式X8+X2+X+1由信頭的前32位來產生8位的信頭錯誤檢驗，如圖2A繪示公知在發射端的信頭錯誤檢驗產生器產生信頭錯誤檢驗的方塊圖所示，這樣的構架便可產生前述所需要的信頭錯誤檢驗。
上層單元依據異步傳輸通信協議所產生的傳送數據，在傳送端傳輸會聚子層將此數據經過倒頻器(Scrambler)依據倒頻多項式X43+1倒頻而成為信元中的有效載荷。
通常異步傳輸模式是構架在具有固定頻寬的同步傳輸系統上，當上層單元無數據傳送時，傳輸會聚子層必須產生一種具有特殊的信頭及有效載荷的空閒信元(Idle Cell)，並將此空閒信元傳送至物理介質子層以達到傳輸速率的匹配。而在異步傳輸模式的接收端的傳輸會聚子層終端所必須要處理的工作是將接收到的信元流中，通過信頭錯誤檢驗的對比以尋找出信頭，進而定位出完整的信元，以達到信元同步接收的目的。在達到同步的狀態下，繼續地對後續所接收到的信元檢查其中的信頭數據的正確性，並對信元中的有效載荷進行反倒頻(Descramble)，如果信頭檢查無誤時，而且信元不是空閒信元，則將信頭中的信頭錯誤檢驗除去，並將信元重新組成字(Word)後，寫入緩衝器(Buffer)，將字的數據提供給上層單元做後續處理。
在異步傳輸接收端的傳輸會聚子層終端中針對信元的同步接收，以及同步後繼續對所接收到的信元中的信頭檢查正確性的工作，如圖2B繪示公知在接收端的異步傳輸模式(Asynchronous Transfer Mode)的信元同步電路方塊圖所示。
在圖2B中，模數2(Modulo2)加法器202、D型觸發器204與循環冗餘碼校驗算術操作電路206形成一長除法電路，被除數是信元中前40位的數據，除數是多項式X8+X2+X+1。若計算的結果是正確時，則將計算的數值經過解碼器208解碼得到一信元同步脈衝(CellSynchronizing Pulse)。若計算的結果是錯誤時，再由信元移入8位的數據做除法運算，但是已經做除法運算的40位的數據中最早的8位的數據必須做補償修正，以消除此8位的數據在下一次做除法運算的效應。模數2加法器210、D型觸發器214與餘數演繹操作電路212的電路組合為了消除此8位的數據在下一次做除法運算的效應。
在圖2B所實現的功能是針對所接收到的數據流中，通過信頭錯誤檢驗的對比來尋找出信頭，以達到信元同步接收的目的，並在同步後繼續對所接收到的信元進行信頭錯誤檢驗的對比。
然而，對於信元中的有效載荷要進行反倒頻，以及將數據格式由字節重整為字或雙字(Double Words)後，其輸出至緩衝器以等待上層單元處理等工作，都必須增加後級電路來完成。如此，要完成數據的同步接收、檢查信頭、反倒頻及數據格式的重整等工作，必須由圖2B的電路與後級電路來完成，將使電路構架變得很複雜，而且由圖2B的電路與後級電路逐級處理所要完成的工作，將使得其處理時所花費的時間增長。
發明內容
因此本發明提供一種異步傳輸用接收器的傳輸會聚子層電路及其操作方法，其對於完成數據的同步接收、檢查信頭、反倒頻及數據格式的重整等工作，有一最佳化的電路構架，並且能夠以最短的時間完成對所接收數據的處理。
本發明提供一種異步傳輸用接收器的傳輸會聚子層電路，用以在一來自解數據幀的數據流允許信號的允許下，接收由此解數據幀所送出的信元，且此信元由分屬一信頭與一有效載荷的多數字節所組成，此傳輸會聚子層電路包括一數據處理管路、一信頭錯誤檢驗寄存器、一空閒信元標識符、一信元同步狀態機、一字節指針器、一反倒頻器與一緩衝器寫入控制器。數據處理管路用以依序接收並暫存信元的數個字節數據。信頭錯誤檢驗寄存器用以接收這些字節數據，並送出一代表信頭是否有出現的特徵碼。空閒信元標識符用以判斷數據處理管路所接收的信元是否為一非空閒信元。信元同步狀態機用以根據特徵碼的內容及次數，來判斷信元的傳輸狀態，並送出一代表目前狀態的狀態信號，且此狀態至少包含有一搜尋狀態與一完全同步狀態。字節指針器用以送出一指針信號，此指針信號用以標示數據處理管路新接收的字節在所屬信元中的序數，並作為此新接收字節經轉換為相應雙字後要被存入一緩衝器時的地址指針。反倒頻器用以對數據處理管路所暫存的這些數個字節數據進行反倒頻，並將其結果送給緩衝器。以及，緩衝器寫入控制器用以在空閒信元標識符與信元同步狀態機的允許下，依據字節指針器的指示，使經反倒頻器反倒頻後的數據寫入緩衝器。
本發明提出一種異步輸用接收器的傳輸會聚子層的操作方法，用以接收一由解數據幀所送出的信元與一數據流允許信號，此信元由分屬一信頭與一有效載荷的多數個字節所組成，此操作方法的步驟如下。首先，利用一數據處理管路來接收數個字節數據，此數據處理管路可依序接收並暫存一特定數量字節數。其次，利用一信頭錯誤檢驗寄存器，來同步接收這些字節數據，並判斷是否正在接收一信頭，並送出一代表信頭是否有出現的特徵碼。接著，利用一信元同步狀態機來根據特徵碼判斷接收狀態是否由一搜尋狀態進入一完全同步狀態。然後，利用一反倒頻器，在進入完全同步狀態後，並列取入數據處理管路中足供解出一雙字的字節數據，進行反倒頻。以及，利用一字節指針器，根據信元同步狀態機所指出的狀態，輸出一指針信號，用以指出新接收字節在所屬信元中的序數，與反倒頻器所解出的數據所要儲存的地址。
因此，本發明對於完成數據的同步接收、檢查信頭、反倒頻及數據格式的重整等工作，以最佳化來設計電路的構架。
圖1繪示信元的數據格式；圖2A繪示公知在發射端的信頭錯誤檢驗產生器產生信頭錯誤檢驗的方塊圖；圖2B繪示公知在接收端的非對稱傳輸模式的信元同步電路方塊圖；圖3繪示緩衝器、傳輸會聚子層與解數據幀器的方塊圖；圖4繪示本發明的異步傳輸用接收器的傳輸會聚子層的系統方塊圖；圖5A繪示本發明的信元同步狀態機的狀態圖；圖5B繪示本發明的信元同步狀態機的一較佳實施例的方塊圖；圖6繪示本發明的信元計數器的一較佳實施例的電路圖；圖7A繪示信元的字節重新編址及指針信號的狀態圖；圖7B繪示本發明的字節指針器的一較佳實施例的方塊圖；圖8A繪示本發明的信頭錯誤檢驗寄存器的一較佳實施例的方塊圖；圖8B繪示餘數補償單元的一較佳實施例的電路圖；圖8C繪示商數反饋單元的一較佳實施例的電路圖；圖8D繪示本發明的信頭錯誤檢驗寄存器的另一較佳實施例的電路圖；圖8E繪示本發明的信頭錯誤檢驗寄存器的又另一較佳實施例的方塊圖；圖9繪示本發明的數據處理管路的一較佳實施例的電路圖；圖10繪示本發明的反倒頻器的一較佳實施例的電路圖；圖11A繪示空閒信元的數據格式；圖11B繪示本發明的空閒信元標識符的一較佳實施例的電路圖；圖12繪示本發明的緩衝器寫入控制器的一較佳實施例的電路圖；圖13繪示本發明另一種異步傳輸模式傳輸會聚子層電路的系統方塊圖；
圖14繪示一供修正一位錯誤的修正碼對照表；圖15繪示本發明的一連接信頭位錯誤修正器的反倒頻器的一較佳實施例的電路圖。
標號說明202，210，814，816，816』模數2加法器(Modulo 2 Adder)204，214，704，806，806』，902，904，906，908，910，912，914，916，918，934，1112D型觸發器(D-Type Flip Flop)206循環冗餘碼校驗算術操作電路(Cyclic Redundancy CheckerArithmetic Operation Circuit)208，506，712解碼器(Decoder)212餘數餘碼校驗算術操作電路(Remainder Arithmetic OperationCircuit)302，1300異步傳輸模式傳輸會聚子層(Asynchronous TransferMode Transmission Convergence Sublayer)304緩衝器(Buffer)306解數據幀器(Deframer)402信元同步狀態機(Cell Delineation State Machine)404位元組指針器(Byte Pointer)406信元計數器(Cell Counter)408數據處理管路(Byte-Wise Data Pipeline)410，410』，410」信頭錯誤檢驗寄存器(Header Cyclic RedundancyChecker)
412，1502反倒頻器(Descrambler)414空閒信元標識符(Idle Cell Identifier)416緩衝器寫入控制器(Write-in Buffer Controller)602，706，920，930，932，1108，1110，1204，1206，1208與門(AND Gate)604或非門(NOR Gate)606，710計數器(Counter)608，714，817，1002，1504多任務器(Multiplexer)610比較器(Comparator)702，708，815，922，928，1104，1106，1202或門(OR Gate)818，820，822，824，891～894反相器(Inverter)810商數反饋單元(Quotient Feedback Unit)812餘數補償單元(Remainder Compensation Unit)831～838，841～848，856～890，1004，1102異或門(XOR Gate)1304信頭位錯誤修正器(Header Bit Error Corrector)具體實施方式
圖3繪示緩衝器、傳輸會聚子層與解數據幀器的方塊圖。在圖3中，異步傳輸模式傳輸會聚子層302耦接在緩衝器304(本實施例以先進先出模式做數據的存取)與解數據幀器306之間，異步傳輸模式傳輸會聚子層302、緩衝器304與解數據幀器306皆接收一同步時鐘脈衝以同步工作，解數據幀器306送出字節的數據流AtmRx_Data以及數據流允許信號AtmRx_Hit至異步傳輸模式傳輸會聚子層302。異步傳輸模式傳輸會聚子層302接收由解數據幀器306所送出的數據流AtmRx_Data，憑藉信頭錯誤檢驗的對比來尋找出信頭，進而執行信元同步接收的工作。當信元的接收同步時，繼續對所接收的信元進行信頭錯誤控制碼的對比，以及對信元中的有效載荷進行反倒頻。如果此信元經辨識後為非空閒信元時，將去除信元中的信頭錯誤檢驗，並將字節的格式轉換成多重字的格式(本實施例是以32位，即雙字為例)。依據對應於多重字節數據的4位指針地址RxBuf_WrPtr與緩衝器304所送出的寫入許可信號RxBuf_WrReq，將轉換成多重字格式的信元藉助數據流RxBuf_WrData寫入緩衝器304。當送出信元最後一筆多重字節(即第12筆)時，異步傳輸模式傳輸會聚子層302會送出提示信號RxBuf_WrLoc至緩衝器304，做為寫入信元指針(未繪示)累加之用。然而，異步傳輸模式傳輸會聚子層302欲將非空閒信元寫入緩衝器304之時，異步傳輸模式傳輸會聚子層302未收到緩衝器304所送出的寫入許可信號RxBuf_WrReq，則異步傳輸模式傳輸會聚子層302送出溢出提示信號RxBuf_Ovf至上層單元(未繪示)，並終止信元寫入緩衝器304的動作。
圖4繪示本發明的異步傳輸用接收器的傳輸會聚子層的系統方塊圖。如圖4所示，異步傳輸模式傳輸會聚子層302中的信元同步狀態機402接收解數據幀器(未繪示)所送出的數據流允許信號AtmRx_Hit、信元計數器406所送出的計數信號、信頭錯誤檢驗寄存器410所送出的特徵碼以及字節指針器404所送出的指針信號，此數據流允許信號AtmRx_Hit是控制信元同步狀態機402的工作，信元同步狀態機402根據計數信號、特徵碼與指針信號來判斷是否要改變目前的狀態，並送出對應其狀態的數個狀態信號。
圖5A繪示本發明的信元同步狀態機的狀態圖。如圖5A所示，信元同步狀態機402有數個狀態，以決定異步傳輸模式傳輸會聚子層302目前所要執行的工作信頭尋找狀態異步傳輸模式傳輸會聚子層302接收由解數據幀器(未繪示)所送出的連續的信元，信頭錯誤檢驗寄存器410計算信元中的信頭，以得到8位的特徵碼。當信元同步狀態機402判斷特徵碼不為0x00時，則信元同步狀態機402保持原狀態，當信元同步狀態機402判斷特徵碼為0x00時，則信元同步狀態機402進入預備同步狀態。
預備同步狀態異步傳輸模式傳輸會聚子層302繼續地接收由解數據幀器(未繪示)所送出的連續的信元，信頭錯誤檢驗寄存器410繼續計算信頭以得到特徵碼。若在接收連續的信元的其中，當信元同步狀態機402判斷特徵碼不為0x00時，則異步傳輸模式傳輸會聚子層302回到信頭尋找狀態；當信元同步狀態機402判斷特徵碼為0x00時，則異步傳輸模式傳輸會聚子層302保持原狀態，並累加在預備同步狀態的計數值，當在接收連續的信元中所累加的此計數值達到一DELTA值時，則異步傳輸模式傳輸會聚子層302進入完全同步狀態。
完全同步狀態異步傳輸模式傳輸會聚子層302繼續地接收由解數據幀器(未繪示)所送出的連續的信元，信頭錯誤檢驗寄存器410繼續計算信頭以得到特徵碼。當特徵碼為0x00時，則信元同步狀態機402保持原狀態，藉助字節指針器404與數據處理管路408將信頭中的信頭錯誤檢驗去除，並由反倒頻器412對信元中的有效載荷進行反倒頻，而將字數據格式的數據轉換成雙字數據格式的數據，並將轉換成雙字數據格式的數據送至緩衝器(未繪示)。在繼續地接收連續的信元的當中，當計算信頭所得到的特徵碼不為0x00時，則信元同步狀態機402進入保留同步狀態。
保留同步狀態異步傳輸模式傳輸會聚子層302繼續地接收由解數據幀器(未繪示)所送出的連續的信元，信頭錯誤檢驗寄存器410繼續計算信頭以得到特徵碼。當特徵碼為0x00時，則異步傳輸模式傳輸會聚子層302回到完全同步狀態；當特徵碼不為0x00時，則異步傳輸模式傳輸會聚子層302保持原狀態，並累加在保留同步狀態的計數值，當在此狀態下，所接收信元的特徵碼非為特定碼的信元所累加的此計數值達到一(ALPHA-1)值時，則異步傳輸模式傳輸會聚子層302進入信頭尋找狀態。
圖5B繪示本發明的信元同步狀態機的一較佳實施例的方塊圖。在圖5B中，信元同步狀態機402中的下一狀態估算機502，在不同的狀態下，根據D型觸發器504所輸出的目前狀態碼C_State、信元計數器406(參考圖4)所送出的計數信號Cnt_Max、信頭錯誤檢驗寄存器410(參考圖4)所送出的特徵碼Syndrome與字節指針器404(參考圖4)所送出的指針信號Ptr_03，來估算出下一狀態碼N_State。例如圖5A所示，假設目前狀態是預備同步狀態，其狀態碼為0x02，當指針信號Ptr_03為』1』(即高準位)，且連續所接收的信元中的信頭，其經計算所得到的特徵碼為0x00，已累增至DELTA次，即信元計數器406送出計數信號Cnt_Max為』1』，則下一狀態碼N_State為0x04(即完全同步狀態)。
解數據幀器306(參考圖3)送出數據流允許信號AtmRx_Hit使D型觸發器504允許(Enable)，在同步時鐘脈衝的周期中，從D型觸發器504的輸入端D所接收的下一狀態碼N_State做為輸出端Q所輸出的目前狀態碼C_State。
解碼器506將D型觸發器504所輸出的目前狀態碼C_State與下一狀態估算機502所輸出的下一狀態碼N_State分別解碼成數個目前狀態信號(如圖5B所示的CS_Hunting、CS_Presync、CS_Corsync與CS_Detsync)與數個下一狀態信號(如圖5B所示的NS_Hunting、NS_Presync、NS_Corsync與NS_Detsync)。如上所述，目前狀態為預備同步狀態，下一狀態為完全同步狀態，則目前狀態信號CS_Presync與下一狀態信號NS_Corsync為』1』，其餘的信號為』0』(即低準位)。
在圖4中，信元計數器406耦接至信元同步狀態機402與字節指針器404，解數據幀器306(參考圖3)送數據流允許信號AtmRx_Hit使信元計數器406允許。信元計數器406接收字節指針器404所輸出的指針信號Ptr_03及信元同步狀態機402所輸出的狀態信號CS_Hunting與CS_Corsync，並根據狀態信號CS_resync來判斷所累加的計數值是否達到DELTA值或ALPHA-1值，達到其數值後送出計數信號Cnt_Max至信元同步狀態機402。
圖6繪示本發明的信元計數器的一較佳實施例的電路圖。在圖6中，在信元計數器406中的與門602的第一輸入端接收字節指針器404(參考圖4)所輸出的指針信號Ptr_03，與門602的第二輸入端接收解數據幀器306(參考圖3)所送的數據流允許信號AtmRx_Hit，而與門602的輸出端輸出一與門信號至計數器606的ENA端。或非門604的第一輸入端接收信元同步狀態機402(參考圖4)的信號CS_Hunting，或非門604的第二輸入端接收信元同步狀態機402(參考圖4)的信號CS_Corsync，而或非門604的輸出端輸出一或非門信號至計數器606的CLRN端。當信元同步狀態機402(參考圖4)是在信頭尋找狀態或在完全同步狀態時，則或非門604使計數器606停止計數的工作。
在信元計數器406中的計數器606，當CLK端在一個同步時鐘脈衝的周期中，若ENA端接收與門602所輸出的與門信號為』1』時，則在輸出端Q所輸出的4位的計數值Cell_Cnt會自動增加1；若CLRN端接收到或非門604所輸出的或非門信號，則在輸出端Q所輸出的4位的計數值Cell_Cnt會被清除為0。
在信元計數器406中的多任務器608的第一輸入端接收一DELTA值，多任務器608的第二輸入端接收一(ALPHA-1)值，而多任務器608的選擇端接收信元同步狀態機402(參考圖4)所送出的狀態信號CS_Presync來決定輸出端是輸出DELTA值(即狀態信號CS_Presync為』1』)或是(ALPHA-1)值(即狀態信號CS_Presync為』0』)。
在信元計數器406中的比較器610的第一輸入端接收計數值Cell_Cnt，比較器610的第二輸入端接收DELTA值或(ALPHA-1)值。當計數值Cell_Cnt等於DELTA值或(ALPHA-1)值的其中一個時，則比較器610的輸出端輸出計數信號Cnt_Max至信元同步狀態機402(參考圖4)。
在圖4中，字節指針器404耦接至信元同步狀態機402，可接收解數據幀器306(參考圖3)所送出的數據流允許信號AtmRx_Hit，其使控制字節指針器404允許，字節指針器404計數出的計數值為信元中目前的字節的地址。如圖7A繪示信元的字節重新編址及指針信號的狀態圖所示，一個完整的信元是有53個字節，其字節索引的編號是由0～52，而字節指針的編號是由0～51，其中字節索引的編號4與5在字節指針的編號中被同化。藉此，除了可以表達出目前最新輸入數據處理管路408中的字節在其所屬信元中的序數外，並可以直接取用字節指針器404所輸出的指針信號中的最高四位，來作為一對緩衝器304指出每一筆雙字數據在該信元中的序號，進而指示該筆雙字數據的地址。進一步說明如下。
也就是說，憑藉重複第4與第5位元組的指針，將只剩下第0至第51這52個指針，進而將只需要利用6位即可表達這52個字節。如此一來，當接收完實際的第8個字節時，也就是第一筆字數據時，指針信號將指針指向於第7筆，也就是000111，取最高四位時，即得到一0001的指針，也就是代表第一筆字數據的地址指針。還有，之所以可以這樣作因為信頭錯誤檢驗是為了檢查信元在傳輸過程中是否有數據傳輸錯誤而增加的檢查碼，而非實際應用的數據，所以在實際應用上可以將它去掉，而不影響實際數據的接收。
圖7B繪示本發明的字節指針器的一較佳實施例的方塊圖。在圖7B中，字節指針器404中的或門702的輸入端接收信元同步狀態機402(參考圖4)所送出的下一信頭尋找狀態信號NS_Hunting，或門702的反相輸入端接收解碼器712所輸出的指針信號Ptr_03，或門702的輸出端輸出信號OR1。
在字節指針器404中的D型觸發器704的輸入端D接收信號OR1，CLK端在所接收的同步時鐘脈衝中，ENA端接收信元允許信號AtmRx_Hit，可使D型觸發器704允許執行，而在輸出端輸出一屏蔽信號Mask。
在字節指針器404中的多任務器714的0輸入端接收數值0x00，1輸入端接收數值0x03，該選擇端接收信元同步狀態機402(參考圖4)所送出的下一信頭尋找狀態信號NS_Hunting，當下一信頭尋找狀態信號NS_Hunting為』0』時，則輸出端輸出的多任務信號MUX為0x00；當下一信頭尋找狀態信號NS_Hunting為』1』時，則輸出端輸出的多任務信號MUX為0x03。
在字節指針器404中的或門708的第一輸入端接收下一信頭尋找狀態信號NS_Hunting，第二輸入端接收解碼器712所輸出的指針信號Ptr_Max，而在輸出端輸出一或門信號OR2。與門706的第一輸入端接收數據流允許信號AtmRx_Hit，第二輸入端接收D型觸發器704所輸出的屏蔽信號Mask，而在輸出端輸出一與門信號AND至計數器710的ENA端。
在字節指針器404中的計數器710的輸入端D接收多任務器714所送出的6位的多任務信號MUX，計數器710的LOAD端接收或門708所送出的或門信號OR2，計數器710的CLK端接收同步時鐘脈衝，計數器710的ENA端接收與門706所送出的與門信號AND，在計數器710的輸出端Q所輸出的6位的計數值Byte_Ptr。CLK端在一個同步時鐘脈衝的周期中，當與門信號OR2為』0』，且與門信號AND為』1』時，則計數值Byte_Ptr加1後由輸出端Q輸出；當與門信號OR2為』1』，且與門信號AND為』1』時，則由輸出端Q輸出多任務信號MUX。其中，此計數值Byte_Ptr的最高有效的4位的數據做為PtrBuf_WrPtr，其送至緩衝器304(參考圖3)以做為信元的地址之用。
在字節指針器404中的解碼器712接收指針值Byte_Ptr之後，將指針值Byte_Ptr解碼成數個指針信號，以供傳輸會聚子層中各模塊邏輯判斷之用，這些指針信號的狀態如圖7A所示。
在圖4中，信頭錯誤檢驗寄存器410耦接至信元同步狀態機402，可接收連續的信元中的信頭(如圖1所示)，多項式X8+X2+X+1來計算信頭的5位元組的數據，如此可以得到一特徵碼，由此特徵碼是否為0x00來得知在數據傳輸中所接收的信元中的信頭是否正確。
圖8A繪示本發明的信頭錯誤檢驗寄存器的一較佳實施例的方塊圖。在圖8A中，信頭循環冗餘碼校驗器410的餘數補償單元812接收數據處理管路408(參考圖4)所送出的字節Pipe5，餘數補償單元812將字節Pipe5的數據做異或運算，以得到一餘數補償數據。如此一來，由於利用數據處理管路408來暫存字節，將可省略公知如圖2B所示的觸發器緩存器。
在信頭錯誤檢驗寄存器410的模數2加法器814將解數據幀器306(參考圖3)所送出的數據流AtmRx_Data中的信頭中字節的數據與餘數補償數據做模數2的加法運算，以得到一字節數據ADD1。模數2加法器816將字節數據ADD1與商數反饋單元810所送出的商數反饋數據做模數2的加法運算，以得到一字節數據ADD2。
D型觸發器806的時鐘脈衝端CLK接收同步時鐘脈衝，D型觸發器806的允許端ENA接收解數據幀器306(參考圖3)所送出的數據流允許信號AtmRx_Hit，以使D型觸發器806允許，輸入端D的輸出端Q在同步時鐘脈衝的一個周期中輸出觸發器數據FF_Output。
在信頭錯誤檢驗寄存器410的商數反饋單元810將D型觸發器806所送出的觸發器數據FF_Output做異或運算，以得到商數反饋數據。反相器818、反相器820、反相器822與反相器824將D型觸發器806所送出的觸發器數據FF_Output的第六位、第四位、第二位與第零位做反相運算，且經反相運算的部分位與觸發器數據FF_Output未經反相運算的部分位(如第七位、第五位、第三位與第一位)組成一特徵碼Syndrome。
在圖1中，接收系統為了確認所接收的信元是否正確，在5位元組的信頭中加入8位的信頭錯誤檢驗，而信頭的字節數據由圖8A所繪示的方塊圖中的商數反饋單元810以多項式X8+X2+X+1做除法運算，以得到一商數反饋數據，此商數反饋數據與數據流AtmRx_Data及餘數補償數據經過模數2加法器814、816做模數2的加法運算與反相器818、820、822、824做反相運算以得到特徵碼Syndrome，此部分與公知類似，即不再詳述。當在連續所接收的信元中計算信頭所得到的特徵碼Syndrome為0x00時，表示找到連續正確的信頭，則準備進行信元同步接收等工作；反之，則繼續檢查出連續正確的信頭。
在圖8A中，信元中信頭與有效載荷都會序列送入圖8A的電路，只有信頭計算出的特徵碼Syndrome才有意義，至於有效載荷的數據則會由余數補償單元812取自數據處理管路408的數據Pipe5，來修正。
圖8B繪示餘數補償單元的一較佳實施例的電路圖。在圖8B中，餘數補償單元812中的異或門831的第一輸入端接收字節數據Pipe5的第7位的數據，第二輸入端接收字節數據Pipe5的第6位的數據，第三輸入端接收字節數據Pipe5的第2位的數據，第四輸入端接收字節數據Pipe5的第1位的數據，而經異或運算所得到的數據由輸出端輸出以作為餘數補償數據的第7位的數據。
異或門832的第一輸入端接收字節數據Pipe5的第6位的數據，第二輸入端接收字節數據Pipe5的第5位的數據，第三輸入端接收字節數據Pipe5的第1位的數據，第四輸入端接收字節數據Pipe5的第0位的數據，而經異或運算所得到的數據由輸出端輸出以作為餘數補償數據的第6位的數據。
異或門833的第一輸入端接收字節數據Pipe5的第5位的數據，第二輸入端接收字節數據Pipe5的第4位的數據，第三輸入端接收字節數據Pipe5的第0位的數據，而經異或運算所得到的數據由輸出端輸出以作為餘數補償數據的第5位的數據。
異或門834的第一輸入端接收字節數據Pipe5的第7位的數據，第二輸入端接收字節數據Pipe5的第4位的數據，第三輸入端接收字節數據Pipe5的第3位的數據，而經異或運算所得到的數據由輸出端輸出以作為餘數補償數據的第4位的數據。
異或門835的第一輸入端接收字節數據Pipe5的第6位的數據，第二輸入端接收字節數據Pipe5的第3位的數據，第三輸入端接收字節數據Pipe5的第2位的數據，而經異或運算所得到的數據由輸出端輸出以作為餘數補償數據的第3位的數據。
異或門836的第一輸入端接收字節數據Pipe5的第7位的數據，第二輸入端接收字節數據Pipe5的第5位的數據，第三輸入端接收字節數據Pipe5的第2位的數據，第四輸入端接收字節數據Pipe5的第1位的數據，而經異或運算所得到的數據由輸出端輸出以作為餘數補償數據的第2位的數據。
異或門837的第一輸入端接收字節數據Pipe5的第7位的數據，第二輸入端接收字節數據Pipe5的第4位的數據，第三輸入端接收字節數據Pipe5的第2位的數據，第四輸入端接收字節數據Pipe5的第0位的數據，而經異或運算所得到的數據由輸出端輸出以作為餘數補償數據的第1位的數據。
異或門838的第一輸入端接收字節數據Pipe5的第7位的數據，第二輸入端接收字節數據Pipe5的第3位的數據，第三輸入端接收字節數據Pipe5的第2位的數據，而經異或運算所得到的數據由輸出端輸出以作為餘數補償數據的第0位的數據。
圖8C繪示商數反饋單元的一較佳實施例的電路圖。在圖8C中，商數反饋單元810中的異或門841的第一輸入端接收觸發器數據FF_Output的第7位的數據，第二輸入端接收觸發器數據FF_Output的第6位的數據，第三輸入端接收觸發器數據FF_Output的第5位的數據，而經異或運算所得到的數據由輸出端輸出以作為商數反饋數據的第7位的數據。
異或門842的第一輸入端接收觸發器數據FF_Output的第6位的數據，第二輸入端接收觸發器數據FF_Output的第5位的數據，第三輸入端接收觸發器數據FF_Output的第4位的數據，而經異或運算所得到的數據由輸出端輸出以作為商數反饋數據的第6位的數據。
異或門843的第一輸入端接收觸發器數據FF_Output的第5位的數據，第二輸入端接收觸發器數據FF_Output的第4位的數據，第三輸入端接收觸發器數據FF_Output的第3位的數據，而經異或運算所得到的數據由輸出端輸出以作為商數反饋數據的第5位的數據。
異或門844的第一輸入端接收觸發器數據FF_Output的第4位的數據，第二輸入端接收觸發器數據FF_Output的第3位的數據，第三輸入端接收觸發器數據FF_Output的第2位的數據，而經異或運算所得到的數據由輸出端輸出以作為商數反饋數據的第4位的數據。
異或門845的第一輸入端接收觸發器數據FF_Output的第7位的數據，第二輸入端接收觸發器數據FF_Output的第3位的數據，第三輸入端接收觸發器數據FF_Output的第2位的數據，第四輸入端接收字節FF_Output的第1位的數據，而經異或運算所得到的數據由輸出端輸出以作為商數反饋數據的第3位的數據。
異或門846的第一輸入端接收觸發器數據FF_Output的第6位的數據，第二輸入端接收觸發器數據FF_Output的第2位的數據，第三輸入端接收觸發器數據FF_Output的第1位的數據，第四輸入端接收觸發器數據FF_Output的第0位的數據，而經異或運算所得到的數據由輸出端輸出以作為商數反饋數據的第2位的數據。
異或門847的第一輸入端接收觸發器數據FF_Output的第6位的數據，第二輸入端接收觸發器數據FF_Output的第1位的數據，第三輸入端接收觸發器數據FF_Output的第0位的數據，而經異或運算所得到的數據由輸出端輸出以作為商數反饋數據的第1位的數據。
異或門848的第一輸入端接收觸發器數據FF_Output的第7位的數據，第二輸入端接收觸發器數據FF_Output的第6位的數據，第三輸入端接收觸發器數據FF_Output的第0位的數據，而經異或運算所得到的數據由輸出端輸出以作為商數反饋數據的第0位的數據。
圖8D繪示本發明的信頭錯誤檢驗寄存器的另一較佳實施例的電路圖。在圖8D中，信頭錯誤檢驗寄存器410』中的異或門856的第一輸入端接收數據處理管路408(圖8D的說明皆參考圖4)所送出的字節Pipe4的第7位的數據，第二輸入端接收數據處理管路408所送出的字節Pipe4的第1位的數據，而輸出端輸出一第一異或門信號。
異或門857的第一輸入端接收數據處理管路408所送出的字節Pipe4的第6位的數據，第二輸入端接收數據處理管路408所送出的字節Pipe4的第7位的數據，第三輸入端接收數據處理管路408所送出的字節的Pipe4第0位的數據，而輸出端輸出一第二異或門信號。
異或門858的第一輸入端接收數據處理管路408所送出的字節Pipe4的第5位的數據，第二輸入端接收數據處理管路408所送出的字節Pipe4的第6位的數據，第三輸入端接收數據處理管路408所送出的字節Pipe4的第7位的數據，第四輸入端接收數據處理管路408所送出的字節Pipe3的第7位的數據，而輸出端輸出一第三異或門信號。
異或門859的第一輸入端接收數據處理管路408所送出的字節Pipe4的第4位的數據，第二輸入端接收數據處理管路408所送出的字節的Pipe4第5位的數據，第三輸入端接收數據處理管路408所送出的字節Pipe4的第6位的數據，第四輸入端接收數據處理管路408所送出的字節Pipe3的第6位的數據，而輸出端輸出一第四異或門信號。
異或門860的第一輸入端接收數據處理管路408所送出的字節Pipe4的第3位的數據，第二輸入端接收數據處理管路408所送出的字節Pipe4的第4位數據，第三輸入端接收數據處理管路4408所送出的字節Pipe4的第5位的數據，第四輸入端接收數據處理管路408所送出的字節Pipe3的第5位的數據，而輸出端輸出一第五異或門信號。
異或門861的第一輸入端接收數據處理管路408所送出的字節Pipe4的第2位的數據，第二輸入端接收數據處理管路408所送出的字節Pipe4的第3位的數據，第三輸入端接收數據處理管路408所送出的字節Pipe4的第4位的數據，第四輸入端接收數據處理管路408所送出的字節Pipe3的第4位的數據，而輸出端輸出一第六異或門信號。
異或門862的第一輸入端接收第一異或門信號，第二輸入端接收數據處理管路408所送出的字節Pipe4的第2位的數據，第三輸入端接收數據處理管路408所送出的字節Pipe4的第3位的數據，第四輸入端接收數據處理管路408所送出的字節Pipe3的第3位的數據，而輸出端輸出一第七異或門信號。
異或門863的第一輸入端接收第二異或門信號，第二輸入端接收第一異或門信號，第三輸入端接收數據處理管路408所送出的字節Pipe4的第2位的數據，第四輸入端接收數據處理管路408所送出的字節Pipe3的第2位的數據，而輸出端輸出一第八異或門信號。
異或門864的第一輸入端接收第三異或門信號，第二輸入端接收第二異或門信號，第三輸入端接收第一異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe3的第1位的數據，而輸出端輸出一第九異或門信號。
異或門865的第一輸入端接收第四異或門信號，第二輸入端接收第三異或門信號，第三輸入端接收第二異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe3的第0位的數據，而輸出端輸出一第十異或門信號。
異或門866的第一輸入端接收第五異或門信號，第二輸入端接收第四異或門信號，第三輸入端接收第三異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe2的第7位的數據，而輸出端輸出一第十一異或門信號。
異或門867的第一輸入端接收第六異或門信號，第二輸入端接收第五異或門信號，第三輸入端接收第四異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe2的第6位的數據，而輸出端輸出一第十二異或門信號。
異或門868的第一輸入端接收第七異或門信號，第二輸入端接收第六異或門信號，第三輸入端接收第五異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe2的第5位的數據，而輸出端輸出一第十三異或門信號。
異或門869的第一輸入端接收第八異或門信號，第二輸入端接收第七異或門信號，第三輸入端接收第六異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe2的第4位的數據，而輸出端輸出一第十四異或門信號。
異或門870的第一輸入端接收第九異或門信號，第二輸入端接收第八異或門信號，第三輸入端接收第七異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe2的第3位的數據，而輸出端輸出一第十五異或門信號。
異或門871的第一輸入端接收第十異或門信號，第二輸入端接收第九異或門信號，第三輸入端接收第八異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe2的第2位的數據，而輸出端輸出一第十六異或門信號；異或門872的第一輸入端接收第十一異或門信號，第二輸入端接收第十異或門信號，第三輸入端接收第九異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe2的第1位的數據，而輸出端輸出一第十七異或門信號。
異或門873的第一輸入端接收第十二異或門信號，第二輸入端接收第十一異或門信號，第三輸入端接收第十異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe2的第0位的數據，而輸出端輸出一第十八異或門信號。
異或門874的第一輸入端接收第十三異或門信號，第二輸入端接收第十二異或門信號，第三輸入端接收第十一異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe1的第7位的數據，而輸出端輸出一第十九異或門信號。
異或門875的第一輸入端接收第十四異或門信號，第二輸入端接收第十三異或門信號，第三輸入端接收第十二異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe1的第6位的數據，而輸出端輸出一第二十異或門信號。
異或門876的第一輸入端接收第十五異或門信號，第二輸入端接收第十四異或門信號，第三輸入端接收第十三異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe1的第5位的數據，而輸出端輸出一第二十一異或門信號。
異或門877的第一輸入端接收第十六異或門信號，第二輸入端接收第十五異或門信號，第三輸入端接收第十四異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe1的第4位的數據，而輸出端輸出一第二十二異或門信號。
異或門878的第一輸入端接收第十七異或門信號，第二輸入端接收第十六異或門信號，第三輸入端接收第十五異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe1的第3位的數據，而輸出端輸出一第二十三異或門信號。
異或門879的第一輸入端接收第十八異或門信號，第二輸入端接收第十七異或門信號，第三輸入端接收第十六異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe1的第2位的數據，而輸出端輸出一第二十四異或門信號。
異或門880的第一輸入端接收第十九異或門信號，第二輸入端接收第十八異或門信號，第三輸入端接收第十七異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe1的第1位的數據，而輸出端輸出一第二十五異或門信號。
異或門881的第一輸入端接收第二十異或門信號，第二輸入端接收第十九異或門信號，第三輸入端接收第十八異或門信號，第四輸入端接收數據處理管路408所送出的字節Pipe1的第0位的數據，而輸出端輸出一第二十六異或門信號。
異或門882的第一輸入端接收第二十一異或門信號，第二輸入端接收第二十異或門信號，第三輸入端接收第十九異或門信號，第四輸入端接收數據流AtmRx_Data的第7位的數據，而輸出端輸出一第二十七異或門信號以做為特徵碼Syndrome的第7位。
異或門883的第一輸入端接收第二十二異或門信號，第二輸入端接收第二十一異或門信號，第三輸入端接收第二十異或門信號，第四輸入端接收數據流AtmRx_Data的第6位的數據，而輸出端輸出一第二十八異或門信號。
異或門884的第一輸入端接收第二十三異或門信號，第二輸入端接收第二十二異或門信號，第三輸入端接收第二十一異或門信號，第四輸入端接收數據流AtmRx_Data的第5位的數據，而輸出端輸出一第二十九異或門信號以做為特徵碼Syndrome的第5位。
異或門885的第一輸入端接收第二十四異或門信號，第二輸入端接收第二十三異或門信號，第三輸入端接收第二十二異或門信號，第四輸入端接收數據流AtmRx_Data的第4位的數據，而輸出端輸出一第三十異或門信號。
異或門886的第一輸入端接收第二十五異或門信號，第二輸入端接收第二十四異或門信號，第三輸入端接收第二十三異或門信號，第四輸入端接收數據流AtmRx_Data的第3位的數據，而輸出端輸出一第三十一異或門信號以做為特徵碼Syndrome的第3位。
異或門887的第一輸入端接收第二十六異或門信號，第二輸入端接收第二十五異或門信號，第三輸入端接收第二十四異或門信號，第四輸入端接收數據流AtmRx_Data的第2位的數據，而輸出端輸出一第三十二異或門信號。
異或門889的第一輸入端接收第二十六異或門信號，第二輸入端接收第二十五異或門信號，第三輸入端接收數據流AtmRx_Data的第1位的數據，而輸出端輸出一第三十三異或門信號以做為特徵碼Syndrome的第1位。
異或門890的第一輸入端接收第二十六異或門信號，第二輸入端接收數據流AtmRx_Data的第0位的數據，而輸出端輸出一第三十四異或門信號。
反相器891的輸入端接收第二十八異或門信號，而輸出端輸出一第一反相器信號以做為特徵碼Syndrome的第6位。反相器892的輸入端接收第三十異或門信號，而輸出端輸出一第二反相器信號以做為特徵碼Syndrome的第4位。反相器892的輸入端接收第三十二異或門信號，而輸出端輸出一第三反相器信號以做為特徵碼Syndrome的第2位。反相器893的輸入端接收第三十四異或門信號，而輸出端輸出一第四反相器信號以做為特徵碼Syndrome的第0位。
綜上所述，在圖8D中，也是憑藉除法器，對所取得的字節數據進行一除以(X8+X2+X+1)的除法，而來取得特徵碼，差別在於在圖8D所示例子中，一次並列取用信元中的五個字節進行檢測運算，在此之下，不須對有效載荷部分進行補償修正。取得特徵碼的作用與圖8A所示相同。
圖8E繪示本發明的信頭錯誤檢驗寄存器的又一較佳實施例的方塊圖。在圖8E中，信頭錯誤檢驗寄存器410」的電路構架與圖8A的電路構架的不同之處，其在於圖8E的電路構架多出由多任務器817與或門815所組成的節電裝置，且或門815的輸入端接收字節指針器404(參考圖4)所送出的指針信號Ptr_L4與Ptr_Max，而或門815的輸出端輸出一或門信號OR至多任務器817。多任務器817的輸入端1接收模數2加法器816』所送出的字節數據ADD2，多任務器817的輸入端0接收字節數據0x00，而多任務器817的輸出端輸出多任務字節數據SEL至D型觸發器806』，此多任務字節數據SEL是根據或門信號OR來選擇字節數據ADD2或字節數據0x00做為多任務器817輸出的字節數據。圖8E其餘的構件與圖8A所示的構件相同，在此賦予相同標號並省略其說明。
在圖8e中增加多任務器817與或門815的目的，在於其傳輸會聚子層302(參考圖4)在非搜尋狀態下，也就是預備、完全同步、及保留狀態下，信頭錯誤檢驗寄存器410」不需要對信元的每一個字節偵測是否為信頭，而僅在每一個信元的最後一個字節之後(即指針信號Ptr_Max)，以及在每一個信元的前四個字節(即指針信號Ptr_L4)，進行檢查即可，用以節電，避免不必要的運算。
在圖4中，數據處理管路408接收解數據幀306(參考圖3)所送出的數據流AtmRx_Data的字節的數據，數據流允許信號AtmRx_Hit可使數據處理管路408允許工作，數據處理管路408根據信元同步狀態機402所送出的狀態信號與字節指針器404所送出的指針信號來暫存數據流AtmRx_Data的字節的數據。將所暫存的數據流AtmRx_Data的字節數據可被送至信頭錯誤檢驗寄存器410中，供其在判斷是否有接收到信頭時，作為補償修正用，或被送至信頭錯誤檢驗寄存器410中，供判斷是否收到信頭。該數據流AtmRx_Data的字節數據並可以以並列方式送出兩個雙字的數據(即64位的數據)給反倒頻器412，使其可以解出一雙字數據給緩衝器304。
圖9繪示本發明的數據處理管路的一較佳實施例的電路圖。在圖9中，數據處理管路408中的或門922的輸入端接收下信元同步狀態機402(圖9的說明皆參考圖4)所送出的狀態信號NS_Hunting，或門922的反相輸入端接收字節指針器404所送出的指針信號Ptr_03，而或門922的輸出端輸出信號OR1。與門920的第一輸入端接收或門922所送出的信號OR1，與門920的第二輸入端接收數據流允許信號AtmRx_Hit，而與門920的輸出端輸出一第一允許信號Pipe_Ena1至D型觸發器902、D型觸發器904、D型觸發器906與D型觸發器908的允許端ENA。
D型觸發器902的時鐘端CLK在接收一個同步時鐘的周期，D型觸發器902的允許端ENA接收第一允許信號Pipe_Ena1使D型觸發器902允許，從D型觸發器902的輸入端D接收數據流AtmRx_Data的字節的數據，而由D型觸發器902的輸出端Q輸出字節數據Pipe1。
D型觸發器904的ENA時鐘脈衝端CLK在接收一個同步時鐘脈衝的周期，D型觸發器904的允許端ENA接收第一允許信號Pipe_Ena1使D型觸發器904允許，從D型觸發器904的輸入端D接收字節數據Pipe1，而由D型觸發器904的輸出端Q輸出字節數據Pipe2。
D型觸發器906的時鐘脈衝端CLK在接收一個同步時鐘脈衝的周期，D型觸發器906的允許端ENA接收第一允許信號Pipe_Ena1使D型觸發器906允許，從D型觸發器906的輸入端D接收字節數據Pipe2，而由D型觸發器906的輸出端Q輸出字節數據Pipe3。
D型觸發器908的時鐘脈衝端CLK在接收一個同步時鐘脈衝的周期，D型觸發器908的允許端ENA接收第一允許信號Pipe_Ena1使D型觸發器908允許，從D型觸發器908的輸入端D所接收的字節數據Pipe3，而由D型觸發器908的輸出端Q輸出字節數據Pipe4。
其中，根據指針信號Ptr_03與狀態信號NS_Hunting來使字節數據Pipe1、字節數據Pipe2、字節數據Pipe3與字節數據Pipe4以字節串行方式由上一個D型觸發器送至下一個D型觸發器，而字節數據Pipe1、字節數據Pipe2、字節數據Pipe3與字節數據Pipe4也可以並列的方式，送出雙字的數據(即32位的數據)至反倒頻器412。而指針信號Ptr_03會控制D型觸發器902，使D型觸發器902在收完第4位元組H3後，要收入第5個字節HEC時被失效，而不會收入信頭錯誤檢驗HEC，藉此而將信頭錯誤檢驗去除，避免稍後被取入反倒頻器中受到反倒頻。
或門928的輸入端接收信元同步狀態機402所送出的狀態信號NS_Hunting，或門928的反相輸入端接收字節指針器404所送出的指針信號Ptr_3t6，而或門928的輸出端輸出信號OR2。與門930的第一輸入端接收或門928所送出的信號OR2，與門930的第二輸入端接收數據流允許信號AtmRx_Hit，而輸出端輸出一第二允許信號Pipe_Ena2至D型觸發器934。
D型觸發器934的時鐘脈衝端CLK接收一同步時鐘脈衝信號，D型觸發器934的允許端ENA接收與門930所送出的第二允許信號Pipe_Ena2，使D型觸發器934啟動，從D型觸發器934的輸入端D接收觸發器908的輸出，D型觸發器934的輸出端Q除了輸出至觸發器910外，並經過管線Pipe5被輸出至信頭錯誤檢驗寄存器410，供使數據處理管路408所取入的有效載荷數據可被送至檢查器410，作補償修正用。還有，通過使該第二允許信號Pipe_Ena2在數據處理管路408取入一信元的第4至第7個字節時被使失效(也就是Ptr 3t6)，將可使數據處理管路408所取入的信頭數據H0～H3在此被擋掉，不會被後送至以下的觸發器中，而使反倒頻器412在後續反倒頻時，將只會取得信元中的有效載荷部分進行反倒頻。另外，該觸發器934在數據處理管路收入第8個字節後，則又被允許，使有效載荷部分的數據可被後送至其它觸發器，並被送入檢查器410中作補償。
在數據處理管路408中的與門932的反相輸入端接收字節指針器404所送出的指針信號Ptr_3t6，與門932的輸入端接收數據流允許信號AtmRx_Hit，而與門932的輸出端輸出一第三允許信號Pipe_Ena3至D型觸發器910、D型觸發器912、D型觸發器914、D型觸發器916與D型觸發器918。
D型觸發器910的時鐘脈衝端CLK接收一同步時鐘脈衝信號，D型觸發器910的允許端ENA接收一第三允許信號Pipe_Ena3使D型觸發器910允許，D型觸發器910的輸入端D接收觸發器934之輸出，而其輸出端Q輸出至觸發器912並被引出一數據Pipe6。
D型觸發器912的時鐘脈衝端CLK接收一同步時鐘脈衝信號，允許端ENA接收第三允許信號Pipe_Ena3使D型觸發器912允許，輸入端D接收觸發器910的輸出，輸出端Q輸出至觸發器914並被引出一數據Pipe7。
D型觸發器914的時鐘脈衝端CLK接收一同步時鐘脈衝信號，允許端ENA接收第三允許信號Pipe_Ena3使D型觸發器914允許，輸入端D接收觸發器912的輸出，輸出端Q輸出至觸發器916並被引出一數據Pipe8。
D型觸發器916的時鐘脈衝端CLK接收一同步時鐘脈衝信號，允許端ENA接收第三允許信號Pipe_Ena3使D型觸發器916允許，輸入端D接收觸發器914的輸出，輸出端Q輸出至觸發器918並被引出一數據Pipe9。
D型觸發器918的時鐘脈衝端CLK接收一同步時鐘脈衝信號，允許端ENA接收第三允許信號Pipe_Ena3使D型觸發器918允許，輸入端D接收觸發器916的輸出信號的第零位至第二位的數據，輸出端Q輸出一3位數據Pipe10。
其中，當連續所接收的信元計算信頭所得到的特徵碼為0x00時，信元中的有效載荷(參考圖1)必須進行反倒頻的工作，而數據Pipe6的第三位至第七位、數據Pipe7、數據Pipe8、數據Pipe9與3位數據Pipe10共32位，被送至反倒頻器412，以做為反倒頻器412將有效載荷進行反倒頻的參考數據的用。
根據上述電路圖，可知數據處理管路408在接收並同時暫存字節數據的同時，並分段被允許，藉此以達成一供其它相關組件共同取用數據的目的。也就是，受第一允許信號PipeEna1控制的觸發器902、904、906、908為第一段；受第二允許信號PipeEna2控制之觸發器934為第二段；受第三允許信號PipeEna3控制的觸發器910、912、914、916、918為第三段。
其中，在未發現信頭的搜尋狀態下，第一、二、三段都會被允許。當發現信頭，且已取入信頭的前四個字節後，根據來自字節指針器的信號Ptr03、Ptr3t6，第一、二、三段將被失效，藉此以擋掉錯誤句柄HEC的取入；過了信元的第五字節接收時鐘脈衝後，第一段恢復允許，第二、三段繼續被失效至第7個字節被取入數據處理管路408後，藉此擋掉信頭數據H0～H3，防止其被送至後續觸發器，但另一方面讓後續的有效載荷數據可以繼續依序進入數據處理管路408；之後，即繼續被允許，直到該信元接收完。
在圖4中，反倒頻器412接收數據處理管路408所送出的64位的數據(即數據Pipe1、數據Pipe2、數據Pipe3、數據Pipe4、數據Pipe6的第三位至第七位、數據Pipe7、數據Pipe8、數據Pipe9與3位數據Pipe10)，反倒頻器412根據字節指針器404所送出的指針信號，將具有倒頻格式的雙字數據(即數據Pipe1、Pipe2、Pipe3與Pipe4)做異或運算，以得到經反倒頻的一雙字數據RxBuf_WrData，並且將此雙字數據RxBuf_WrData送至緩衝器304(參考圖3)。
圖10繪示本發明的反倒頻器的一較佳實施例的電路圖。在圖10中，反倒頻器412中的多任務器1002的多重字節輸入端0接收來自數據處理管路408(參考圖4)所送出的數據Pipe6的第三位至第七位、數據Pipe7、數據Pipe8、數據Pipe9與3位數據Pipe10等數據，多任務器1002的多重字節輸入端1接收0x00000000，多任務器1002的選擇端SEL接收字節指針器404(參考圖4)所送出的指針信號Ptr_03，此指針信號Ptr_03控制多任務器1002的多重字節輸出端輸出一多重字節數據MUX是數據Pipe6的第三位至第七位、數據Pipe7、數據Pipe8、數據Pipe9與3位數據Pipe10的數據或是0x00000000的數據。
異或門1004的第一多重字節輸入端接收字節數據Pipe1、字節數據Pipe2、字節數據Pipe3與字節數據Pipe4的數據，異或門1004的第二多重字節輸入端接收多任務器1002所輸出的多重字節數據MUX，異或門1004將第一多重字節輸入端與第二多重字節輸入端分別所接收的32位的數據做異或運算，其運算所得到的雙字數據RxBuf_WrData由多重字節輸出端送至緩衝器304(參考圖3)。
發射系統在未傳送接收系統所需要的信元之前，為了使發射系統與接收系統的數據傳輸可以同步，發射系統會先傳送空閒信元至接收系統。在圖4中，當空閒信元標識符414接收到數據流允許信號AtmRx_Hit，可使空閒信元標識符414允許，且空閒信元標識符414收到空閒信元時，便會送出一空閒信元信號至緩衝器寫入控制器416，以通知緩衝器寫入控制器416此時的信元為空閒信元。
如圖11A繪示空閒信元的數據格式所示，空閒信元的數據格式為信頭中的字節H0～H2的數據皆為0x00，信頭中的字節H3的數據為0x01，信頭中的信頭錯誤檢驗HEC的數據為0x52。
圖11B繪示本發明的空閒信元標識符的一較佳實施例的電路圖。在圖11B中，空閒信元標識符414中的異或門1102的第一輸入端接收數據處理管路408(圖11B的說明皆參考圖4)所送出的字節數據Pipe1的第0位的數據，異或門1102的第二輸入端接收字節指針器404所送出的指針信號Ptr_03，而異或門1102的輸出端輸出一信號XOR_S。
或門1104的第一輸入端接收D型觸發器1112所送出的非空閒信元信號Data_Cell，第二輸入端到第八輸入端接收數據處理管路408所送出的字節數據Pipe1的第七位到第一位的數據，第九輸入端接收異或門1102所送出的信號XOR_S，而或門1104的輸出端輸出一信號OR_S1。
或門1106的第一輸入端接收字節指針器404所送出的指針信號Ptr_Max，或門1106的第二輸入端接收字節指針器404所送出的指針信號Ptr_L4，而或門1106的輸出端輸出一信號OR_S2。與門1110的輸入端接收或門1104所送出的信號OR_S1，或門1106的反相輸入端接收字節指針器404所送出的指針信號Ptr_Max，而與門1110的輸出端輸出一信號AND_S。
與門1108的第一輸入端接收或門1106所送出的信號OR_S2，與門1108的第二輸入端接收數據流允許信號AtmRx_Hit，而與門1108的輸出端輸出一允許信號AND_Ena。
D型觸發器1112的輸入端D接收信號AND_S，D型觸發器1112的允許端ENA接收與門1108所送出的允許信號AND_Ena，D型觸發器1112的時鐘脈衝端CLK在接收同步時鐘脈衝時，由D型觸發器1112的輸出端Q輸出非空閒信元信號Data_Cell，由D型觸發器1112的反相輸出端Q輸出空閒信元信號Idel_Cell。
在圖11B中，當空閒信元標識符414的電路接收到非空閒信元的數據格式時，經過空閒信元標識符414中的數個邏輯門判斷，而由D型觸發器1112送出非空閒信元信號Data_Cell至緩衝器寫入控制器416。
在圖4中，緩衝器寫入控制器416接收數據流允許信號AtmRx_Hit使緩衝器寫入控制器416允許，緩衝器寫入控制器416根據字節指針器404所送出的指針信號、信元同步狀態機402所送出的狀態信號、緩衝器304(參考圖3)所送出的寫入請求的信號RxBuf_WrReq與空閒信元標識符414所送出的非空閒信元信號Data_Cell，來判斷是否要將信元送到緩衝器304(參考圖3)。如果信元不是空閒信元時，則緩衝器寫入控制器416送出寫入的信號RxBuf_WrHit至緩衝器304(參考圖3)，以通知緩衝器304(參考圖3)接收反倒頻器412所送出的雙字的數據。若緩衝器304(參考圖3)的數據寫滿時，緩衝器304(參考圖3)所送的信號WrReq會通知緩衝器寫入控制器416，當反倒頻器412要送出雙字的數據至緩衝器304(參考圖3)，則緩衝器寫入控制器416會送出一溢出信號RxBuf_Ovf至上層系統。
圖12繪示本發明的緩衝器寫入控制器的一較佳實施例的電路圖。在圖12中，緩衝器寫入控制器416中的或門1202的第一輸入接收字節指針器404(圖12的說明皆參考圖4)所送出的指針信號Ptr_03，或門1202的第二輸入端接收空閒信元標識符414所送出的非空閒信元信號Data_Cell，或門1202的輸出端輸出信號OR。
與門1204的第一輸入端接收或門1202所送出的信號OR，與門1204的第二輸入端接收信元同步狀態機402所送出的狀態信號NS_Corsync，與門1204的第三輸入端接收字節指針器404所送出的指針信號Ptr_R3，與門1204的第四輸入端接收數據流允許信號AtmRx_Hit，與門1204的輸出端輸出信號AND。
與門1206的第一輸入端接收與門1204所送出的信號AND，與門1206的第二輸入端接收緩衝器304(參考圖3)所送出的請求寫入信號RxBuf_WrReq，與門1206的輸出端輸出寫入信號RxBuf_WrHit至緩衝器304(參考圖3)。
與門1208的輸入端接收與門1204所送出的信號AND，與門1208的反相輸入端接收緩衝器304(參考圖3)所送出的請求寫入信號RxBuf_WrReq，與門1208的輸出端輸出溢出信號RxBuf_Ovf至上層系統。
在圖12中，當數據寫入緩衝器304(參考圖3)已寫滿時，緩衝器304(參考圖3)所送出的請求寫入信號RxBuf_WrReq為』0』，如果此時反倒頻器412(參考圖4)還要將雙字數據寫入緩衝器304(參考圖3)內，則緩衝器寫入控制器416會送出溢出信號RxBuf_Ovf為』1』至上層系統，以通知上層系統緩衝器304(參考圖3)已寫滿數據。第二具體實施方式
圖13繪示本發明另一種異步傳輸模式傳輸會聚子層電路的系統方塊圖。在圖13中，傳輸的接收端的異步傳輸模式傳輸會聚子層1300的電路構架與圖4的電路構架的不同之處，其在於圖13的電路構架多一信頭位錯誤修正器1304，且此信頭位錯誤修正器1304有信號送至反倒頻器1502，其餘與圖4所示的構件相同，在此賦予相同標號並省略其說明。
在信頭錯誤檢驗寄存器410計算信頭(參考圖1)而得到的特徵碼時，若發生一位的數據錯誤時，則信頭錯誤檢驗寄存器410將發生一位的數據錯誤的特徵碼送至信頭位錯誤修正器1304。如圖14繪示一供修正一位錯誤的修正碼對照表所示，信頭位錯誤修正器1304是具有一信頭位錯誤校正表的功能，例如，當信頭的第0位的數據錯誤時，則信頭錯誤檢驗寄存器410所送出的8位的特徵碼是0x07，信頭位錯誤修正器1304根據圖14的信頭位錯誤校正表是得到0x0000001的32位的修正碼，並且將此修正碼送至反倒頻器1502。若所接收的信頭是正確的或是發生二位以上(含二位)的數據錯誤時，此時，信頭錯誤檢驗寄存器410計算得到的特徵碼在信頭位錯誤修正器1304中是設為default，並且由信頭位錯誤修正器1304送出的修正碼為0x00000000至反倒頻器1502，也就是說不予修正。
圖15繪示本發明的一連接信頭位錯誤修正器的反倒頻器的一較佳實施例的電路圖。在圖15中，反倒頻器1502中的多任務器1504所接收的數據必須做修正。多任務器1504的第一多重字節輸入端接收字節數據Pipe6的第三位至第七位、字節數據Pipe7、字節數據Pipe8、字節數據Pipe9與3位數據Pipe10的數據，第二多重字節輸入端接收由信頭位錯誤修正器1304所送出的32位的修正碼，SEL端接收字節指針器404(參考圖13)所送出的指針信號Ptr_03，此指針信號Ptr_03控制多任務器1504的多重字節輸出端，以選擇輸出字節數據Pipe6的第三位至第七位、字節數據Pipe7、字節數據Pipe8、字節數據Pipe9與3位數據Pipe10的數據或是32位的修正碼。如此，當信元中的信頭發生一位的數據錯誤時，便可憑藉信頭位錯誤修正器1304來修正，以得到正確的信頭數據。
因此，本發明的優點是對於完成數據的同步接收、檢查信頭、反倒頻及數據格式的重整等工作，其電路可以最佳化來設計電路構架，並且對於處理其工作所花費的時間可以縮短。
本發明的另一優點是對於所接收的信元，其在傳輸上發生一位錯誤時，只要增加簡單的修正電路即可輕易地達到修正的功能，並不會使系統電路設計複雜而使得成本增加。
綜上所述，雖然本發明已以較佳實施例公開如上，然其並非用以限定本發明，任何熟悉此技術者，在不脫離本發明的精神和範圍內，當可作各種的更動與潤飾，因此本發明的保護範圍當視後附的權利要求書所界定者為準。
權利要求
1.一種異步傳輸用接收器的傳輸匯聚子層電路，用以在一來自解數據幀的數據流允許信號的允許下，接收由該解數據幀所送出的信元，且該信元由分屬一信頭與一有效載荷的多個字節所組成，其特徵在於該傳輸匯聚子層電路包括一數據處理管路，用以依序接收並暫存該信元的數個字節數據；一信頭錯誤檢驗寄存器，用以接收字節數據，並送出一代表信頭是否有出現的特徵碼；一空閒信元標識符，用以判斷該數據處理管路所接收的該信元是否為一非空閒信元；一信元同步狀態機，用以根據該特徵碼的內容及次數，來判斷該信元的傳輸狀態，並送出一代表目前狀態的狀態信號，且該狀態至少包含有一搜尋狀態與一完全同步狀態；一字節指針器，用以送出一指針信號，該指針信號用以標示該數據處理管路新接收的字節在所屬信元中的序數，並作為該新接收字節經轉換為相對應字後要被存入一緩衝器時的地址指針；一反倒頻器，用以對該數據處理管路所暫存的數個字節數據進行反倒頻，並將其結果送給該緩衝器；一緩衝器寫入控制器，用以在該空閒信元標識符與該信元同步狀態機的允許下，依據該字節指針器的指示，使經該反倒頻器反倒頻後的數據寫入該緩衝器。
2.如權利要求1所述的異步傳輸用接收器的傳輸匯聚子層電路，其特徵在於其還包含一信元計數器，用以在該信元同步狀態機要由該搜尋狀態進入該完全同步狀態，與由該完全同步狀態回到搜尋狀態前，因應該字節指針器所送出的指針信號，先計數狀態改變後已收信元的數量，使確定是否要進入該完全同步狀態機與回到該搜尋狀態。
3.如權利要求1所述的電路，其特徵在於該信頭錯誤檢驗寄存器對所收入的字節進行序列式檢測，且具有一補償電路，且該補償電路有一補償源，其取自該數據處理管路中所暫存的有效載荷數據。
4.如權利要求3所述的電路，其特徵在於該信頭錯誤檢驗寄存器還包含一節電裝置，用以僅在該收斂層電路接收各信元的最後一字節後，以及最前特定數量字節數時，才進行信頭檢測。
5.如權利要求1所述的電路，其特徵在於該信頭錯誤檢驗寄存器通過從該數據處理管路上並列取入最新五個字節數據，除以(X8+X2+X+1)而得該特徵碼。
6.如權利要求1所述的電路，其特徵在於該同步狀態機會輸出一代表下一狀態的下一狀態信號；且其中該字節指針器包含有一解碼器，該解碼器會進一步根據該字節指針器所輸出的指針信號，輸出一代表數據處理管路已取入該信元中的第四個字節的第四字節信號；該字節指針器利用第四字節信號，與該下一狀態信號，使一對應於該信元和第六字節數據的指針信號，同於一對應於該信元的第五字節數據的指針信號。
7.如權利要求1所述的異步傳輸用接收器的傳輸匯聚子層電路，其特徵在於該數據處理管路分為串行的第一、第二、第三區段等三個區段暫存區，第一個區段在該數據處理管路接收到信頭後，被暫時使失效，以防止該數據處理管路取入該信頭錯誤檢驗，第二區段在該信頭錯誤檢驗被防止取入後，該數據處理管路持續接收後續有效載荷數據時，被暫時使失效一段時間，使通過避免將信頭數據移入後續第三區段中而消除之。
8.如權利要求1所述的電路，其特徵在於該反倒頻器自該數據處理管路中，並列取得一供解出一字數據的字節數據，且在對信頭數據進行反倒頻時，以一隨機值作為反倒頻參數，而在對有效載荷數據進行反倒頻時，則以該數據處理管路先前所接收到且尚存於其中的數據作為反倒頻參數。
9.如權利要求1所述的電路，其特徵在於還包括一信頭位錯誤修正器，其通過判斷所接收的信頭的特徵碼，而在該信頭數據發生單一位錯誤時，依據一信頭位錯誤校正表，送出該錯誤信頭的特徵碼所對應的修正碼給該反倒頻器，使該反倒頻器在對信頭數據進行反倒頻時，解出正確的信頭數據。
10.如權利要求9項的電路，其特徵在於該修正器在該信頭數據沒有發生位錯誤以及錯誤位數在兩個以上時，送出一不作修正的隨機碼給該反倒頻器。
11.如權利要求2所述的電路，其特徵在於其中該信元同步狀態機，用以接收該數據流允許信號、該信元計數器的一計數信號、該特徵碼與該字節指針器的複數個指針信號中的一個指針信號，該數據流允許信號允許該信元同步狀態機，該信元同步狀態機根據該計數信號、該特徵碼與指針信號來判斷是否要改變目前的狀態，並送出對應其狀態的複數個狀態信號；該信元計數器，用以接收該數據流允許信號、該字節指針器的該些指針信號中的一個指針信號與該信元同步狀態機的對應其狀態的該些狀態信號，該數據流允許信號允許該字節指針器，並根據該些狀態信號來累加一計數值達到對應其狀態的一設定值後，送出該計數信號至該信元同步狀態機；該字節指針器，用以接收該數據流信號的允許，計數出一計數值為該信元中目前的一字節數據的地址，該計數值中最高有效的複數個位的數據送至該緩衝器以作為地址指針之用，並將其數據編碼成該些指針信號；該數據處理管路，用以接收該數據流允許信號、該些狀態信號、該些指針信號與該信元，該數據流允許信號允許該數據處理管路，根據該些狀態信號與該些指針信號而呈管狀接收與暫存該信元，將暫存的該信元送至該信頭錯誤檢驗寄存器，也可將該信元的該字節數據轉換成一多重字節數據；該反倒頻器，用以接收該多重字節數據，根據該些指針信號中的一個指針信號，將具有倒頻格式的該多重字節數據做異或運算，以得到該字符組數據；該空閒信元標識符，用以接收該信元、該數據流允許信號與該些指針信號，該數據流允許信號允許該空閒信元標識符，根據該些指針信號來判斷該信元是否為該非空閒信元，而判斷的結果可得到一非空閒信元信號；該緩衝器寫入控制器，可接收該數據流允許信號、該些指針信號、該非空閒信元信號、該些狀態信號中的一個狀態信號與該緩衝器所送出的一寫入請求信號，該數據流允許信號允許該緩衝器寫入控制器，根據該些指針信號、該些狀態信號中的一個狀態信號與非該空閒信元信號來判斷是否可將該多重字符組寫入該緩衝器，將判斷結果送出一寫入信號至該緩衝器，若該緩衝器的數據寫滿時，該緩衝器送出一非請求寫入信號至該緩衝器寫入控制器，則該緩衝器寫入控制器送出一溢出信號。
12.如權利要求2所述的電路，其特徵在於其中該信元同步狀態機所判斷的狀態包括信頭尋找狀態，為初始設定狀態；預備同步狀態，當新接收的特徵碼為一特定碼時進入此狀態；完全同步狀態，當新接收的特徵碼為該特定碼且累計達一第一特定值時，進入此狀態；保留同步狀態，在該完全同步狀態下，當新接收的特徵碼不為該特定碼時，進入此狀態，且在該不為該特定碼的次數累計達一第二特定值時，由該保留同步狀態進入該信頭尋找狀態，但若未達該第二特定值，且該特徵碼為該特定碼時，則由該保留同步狀態回到該完全同步狀態。
13.如權利要求12所述的電路，其特徵在於該信元同步狀態機包括一下一狀態估算機器，在不同的狀態下，根據一目前狀態碼、該計數信號、該特徵碼與該些指針信號中的一個指針信號，來估算出一下一狀態碼；一D型觸發器，由數據流允許信號允許該D型觸發器，在一同步時鐘脈衝的周期中，將該下一狀態碼作為該目前狀態碼輸出；一解碼器，將該目前狀態碼與該下一狀態碼分別解碼成複數個目前狀態信號與複數個下一狀態信號。
14.如權利要求12所述的電路，其特徵在於該信元計數器包括一與門，具有該第一輸入端、該第二輸入端與該輸出端，該第一輸入端接收該些指針信號中的一個指針信號，該第二輸入端接收該數據流允許信號，該輸出端輸出一與門信號；一或非門，具有該第一輸入端、該第二輸入端與該輸出端，該第一輸入端接收該信元同步狀態機所送出的一目前尋找狀態信號，該第二輸入端接收該信元同步狀態機所送出的一目前完全同步狀態信號，該輸出端輸出一或非門信號；一計數器，具有一允許端、一清除端、一時鐘脈衝端與該輸出端，該允許端接收該與門信號，該清除端接收該或非門信號，該時鐘脈衝端接收該同步時鐘脈衝，該輸出端輸出一計數值；一多任務器，具有該第一輸入端、該第二輸入端、一選擇端與該輸出端，該第一輸入端接收該第一默認值，該第二輸入端接收該第二默認值，該選擇端接收該信元同步狀態機所送出的一預備同步狀態信號，該輸出端輸出一選擇默認值；一比較器，具有該第一輸入端、該第二輸入端與該輸出端，該第一輸入端接收該計數值，該第二輸入端接收該選擇默認值，當該計數值與該選擇默認值相等時，則該輸出端輸出該計數信號。
15.如權利要求12所述的電路，其特徵在於該字節指針器包括一第一或門，具有一輸入端、一反相輸入端與一輸出端，該輸入端接收該信元同步狀態機所送出的一下一信頭尋找狀態信號，該反相輸入端接收該些指針信號中的一個指針信號，該輸出端輸出一第一或門信號；一D型觸發器，具有該輸入端、一允許端、一時鐘脈衝端與該輸出端，該輸入端接收該第一或門信號，該允許端接收該數據流允許信號，該時鐘脈衝端接收該同步時鐘脈衝，該輸出端輸出一屏蔽信號；一多任務器，具有一第一輸入端、一第二輸入端、一選擇端與該輸出端，該第一輸入端接收一第一數值，該第二輸入端接收一第二數值，該選擇端接收該下一信頭尋找狀態信號，以決定輸出該第一數值與該第二數值選擇其一，來做為一多任務信號，該輸出端輸出該多任務信號；一第二或門，具有該第一輸入端、該第二輸入端與該輸出端，該第一輸入端接收該下一信頭尋找狀態信號，該第二輸入端接收該些指針信號中的一個指針信號，該輸出端輸出一第二或門信號；一與門，具有該第一輸入端、該第二輸入端與該輸出端，該第一輸入端接收該信元允許信號，該第二輸入端接收該屏蔽信號，該輸出端輸出一與門信號；一計數器，具有該輸入端、一加載端、該允許端、該時鐘脈衝端與該輸出端，該輸入端接收該多任務信號，該加載端接收該第二或門信號，該允許端接收該與門信號，該時鐘脈衝端接收該同步時鐘脈衝，該輸出端輸出該計數值，當該與門信號為』1』時，且該第二或門信號為』0』，該計數值加1後由該輸出端輸出，當該與門信號為』1』，且該第二或門信號為』1』時，該輸出端輸出該多任務信號；一解碼器，可接收該計數值，將該計數值解碼成該些指針信號。
16.如權利要求1所述的電路，其特徵在於該信頭錯誤檢驗寄存器包括一餘數補償單元，接收該數據處理管路所送出的該字節，將該字節的數據做異或運算，以得到一餘數補償數據；一第一模數2加法器，將該信元中的該字節的數據與該餘數補償數據做模數2加法運算，以得到一第一加法數據；一第二模數2加法器，將該第一加法數據與一商數反饋數據做模數2加法運算，以得到一第二加法數據；一D型觸發器，具有一輸入端、一輸出端、一允許端與一時鐘脈衝端，該時鐘脈衝端接收該同步時鐘脈衝，該允許端接收該數據流允許信號，以使該D型觸發器觸發，將該輸入端所接收的該第二加法數據，該輸出端輸出一觸發器數據；一商數反饋單元，將該D型觸發器所送出的該觸發器數據做異或運算，以得到該商數反饋數據；複數個反相器，將該D型觸發器所送出的該觸發器數據的部分位做反相運算，經反相運算的部分位與該觸發器數據未經反相運算的部分字節成該特徵碼。
17.如權利要求1所述的電路，其特徵在於其中該數據處理管路包括一第一或門，具有一輸入端、一反相輸入端與一輸出端，該輸入端接收該些狀態信號中的一個狀態信號，該反相輸入端接收該些指針信號中的一個指針信號，該輸出端輸出一第一或門信號；一第一與門，具有一第一輸入端、一第二輸入端與該輸出端，該第一輸入端接收該第一或門信號，該第二輸入端接收該數據流允許信號，該輸出端輸出一第一與門信號；一第一D型觸發器，具有一字節輸入端、一時鐘脈衝端、一允許端與一字節輸出端，該字節輸入端接收該信元的該字節數據，該時鐘脈衝端接收該同步時鐘脈衝，該允許端接收該第一與門信號使該第一D型觸發器觸發，由該字節輸出端輸出一第一延遲字節數據；一第二D型觸發器，具有該字節輸入端、該時鐘脈衝端、該允許端與該字節輸出端，該字節輸入端接收該第一延遲字節數據，該時鐘脈衝端接收該同步時鐘脈衝，該允許端接收該第一與門信號使該第二D型觸發器觸發，由該字節輸出端輸出一第二延遲字節數據；一第三D型觸發器，具有該字節輸入端、該時鐘脈衝端、該允許端與該字節輸出端，該字節輸入端接收該第二延遲字節數據，該時鐘脈衝端接收該同步時鐘脈衝，該允許端接收該第一與門信號使該第三D型觸發器觸發，由該字節輸出端輸出一第三延遲字節數據；一第四D型觸發器，具有該字節輸入端、該時鐘脈衝端、該允許端與該字節輸出端，該字節輸入端接收該第三延遲字節數據，該時鐘脈衝端接收該同步時鐘脈衝，該允許端接收該第一與門信號使該第三D型觸發器觸發，由該字節輸出端輸出一第四延遲字節數據；一第二或門，具有該輸入端、該反相輸入端與該輸出端，該輸入端接收該些狀態信號中的一個狀態信號，該反相輸入端接收該些指針信號中的一個指針信號，該輸出端輸出一第二或門信號；一第二與門，具有該第一輸入端、該第二輸入端與該輸出端，該第一輸入端接收該第二或門信號，該第二輸入端接收該數據流允許信號，該輸出端輸出一第二與門信號；一第五D型觸發器，具有該字節輸入端、該時鐘脈衝端、該允許端與該字節輸出端，該字節輸入端接收該第四延遲字節數據，該時鐘脈衝端接收該同步時鐘脈衝，該允許端接收該第二與門信號使該第五D型觸發器觸發，由該字節輸出端輸出一第五延遲字節數據；一第三與門，具有該輸入端、該反相輸入端與該輸出端，該第一輸入端接收該些指針信號中的一個指針信號，該第二輸入端接收該數據流允許信號，該輸出端輸出一第三與門信號；一第六D型觸發器，具有該字節輸入端、該時鐘脈衝端、該允許端與該字節輸出端，該字節輸入端接收該第五延遲字節數據，該時鐘脈衝端接收該同步時鐘脈衝，該允許端接收該第三與門信號使該第六D型觸發器觸發，由該字節輸出端輸出一第六延遲字節數據；一第七D型觸發器，具有該字節輸入端、該時鐘脈衝端、該允許端與該字節輸出端，該字節輸入端接收該第六延遲字節數據，該時鐘脈衝端接收該同步時鐘脈衝，該允許端接收該第三與門信號使該第七D型觸發器觸發，由該字節輸出端輸出一第七延遲字節數據；一第八D型觸發器，具有該字節輸入端、該時鐘脈衝端、該允許端與該字節輸出端，該字節輸入端接收該第七延遲字節數據，該時鐘脈衝端接收該同步時鐘脈衝，該允許端接收該第三與門信號使該第八D型觸發器觸發，由該字節輸出端輸出一第八延遲字節數據；一第九D型觸發器，具有該字節輸入端、該時鐘脈衝端、該允許端與該字節輸出端，該字節輸入端接收該第八延遲字節數據，該時鐘脈衝端接收該同步時鐘脈衝，該允許端接收該第三與門信號使該第九D型觸發器觸發，由該字節輸出端輸出一第九延遲字節數量；一第十D型觸發器，具有一位輸入端、該時鐘脈衝端、該允許端與該字節輸出端，該字節輸入端接收該第九延遲字節數據的最低的三個位，該時鐘脈衝端接收該同步時鐘脈衝，該允許端接收該第三與門信號使該第十D型觸發器觸發，由該字節輸出端輸出一第十延遲位數據。
18.如權利要求17所述的電路，其特徵在於其中該反倒頻器包括一多任務器，具有一第一多重字節輸入端、一第二多重字節輸入端、一選擇端與一多重字節輸出端，該第一多重字節輸入端接收該第六延遲位數據的最高的五個位的數據、該第七延遲位數據、該第八延遲位數據、該第九延遲位數據與該第十延遲位數據，該第二多重字節輸入端接收32位皆為』0』的數據，該選擇端接收該些指針信號中的一個指針信號，該多重字節輸出端輸出一多任務多重字節數據；一異或門，具有該第一多重字節輸入端、該第二多重字節輸入端與該多重字節輸出端，該第一多重字節輸入端接收該第一延遲位數據、該第二延遲位數據、該第三延遲位數據與該第四延遲位數據，該第二多重字節輸入端接收該多任務多重字節數據，該多重字節輸出端輸出該字符組數據。
19.如權利要求17所述的電路，其特徵在於該空閒信元標識符包括一異或門，具有一第一輸入端、一第二輸入端與一輸出端，該第一輸入端接收該第一延遲字節數據的第零位的數據，該第二輸入端接收該些指針信號中的一個指針信號，該輸出端輸出一異或門信號；一第三或門，具有複數個輸入端與一輸出端，該些輸入端接收一非空閒信元信號、該第一延遲字節數據的第一位到第七位的數據與該反異或門信號，該輸出端輸出一第三或門信號；一第四或門，具有一第一輸入端、一第二輸入端與一輸出端，該第一輸入端接收該些指針信號中的一個指針信號，該第二輸入端接收該些指針信號中的另一個指針信號，該輸出端輸出一第四或門信號；一第四與門，具有一輸入端、一反相輸入端與一輸出端，該輸入端接收該第三或門信號，該第二輸入端接收該些指針信號中的一個指針信號，該輸出端輸出一第四與門信號；一第五與門，具有一第一輸入端、一第二輸入端與一輸出端，該第一輸入端接收該第四或門信號，該第二輸入端接收該信元允許信號，該輸出端輸出一第五與門信號；一D型觸發器，具有一輸入端、該允許端、該時鐘脈衝端、該輸出端與一反相輸出端，該輸入端接收該第四與門信號，該允許端接收該第五與門信號以使該D型觸發器觸發，在該時鐘脈衝端接收該同步時鐘脈衝時，由該輸出端輸出該非空閒信元信號，該反相輸出端輸出該空閒信元信號。
20.如權利要求1所述的電路，其特徵在於該緩衝器寫入控制器包括一或門，具有一第一輸入端、一第二輸入端與一輸出端，該第一輸入接收該些指針信號中的一個指針信號，該第二輸入端接收該非空閒信元信號，該輸出端輸出一或門信號；一第一與門，具有一第一輸入端、一第二輸入端、一第三輸入端、一第四輸入端與一輸出端，該第一輸入端接收該或門信號，該第二輸入端接收該些狀態信號中的一個狀態信號，該第三輸入端接收該些指針信號中的一個指針信號，該第四輸入端接收該數據流允許信號，該輸出端輸出一第一與門信號；一第二與門，具有一第一輸入端、一第二輸入端與一輸出端，該第一輸入端接收該第一與門信號，該第二輸入端接收該緩衝器所送出的一請求寫入信號，該輸出端輸出該寫入信號；一第三與門，具有一輸入端、一反相輸入端與一輸出端，該輸入端接收該第一與門信號，該反相輸入端接收該請求寫入信號，該輸出端輸出該溢出信號。
21.一種異步傳輸用接收器的傳輸匯聚子層的操作方法，用以接收一由解數據幀所送出的信元與一數據流允許信號，該信元由分屬一信頭與一有效載荷的多數字節所組成，其特徵在於該操作方法的步驟包括利用一數據處理管路來接收複數個字節數據，該數據處理管路可依序接收並暫存一特定數量字節數；利用一信頭錯誤檢驗寄存器，來同步接收該等複數個字節數據，並判斷是否正在接收一信頭，並送出一代表信頭是否有出現的特徵碼；利用一信元同步狀態機來根據該特徵碼判斷接收狀態是否由一搜尋狀態進入一完全同步狀態；利用一反倒頻器，在進入該完全同步狀態後，並列取入該數據處理管路中足解出一字的字節數據，進行反倒頻；利用一字節指針器，根據該信元同步狀態機所指出的狀態，輸出一指針信號，用以指出新接收字節所屬信元中的序數，以及該反倒頻器所解出的數據所要被儲存的地址。
22.如權利要求21所述的方法，其特徵在於其中還包括一信頭數據修正步驟，用以在根據所收到的信頭數據的特徵碼，判斷該信頭數據有單位元錯誤時，根據一校正表，送出一修正碼給反倒頻器。
23.如權利要求21項的方法，其特徵在於該數據處理管路接收步驟包含一信元接收步驟，用以接收信元中的任何字節數據；一信頭錯誤檢驗刪除步驟，在取入信頭的主要數據後，使一第一部分暫存該信頭主要數據的數據處理管路使失效，而防止信頭錯誤檢驗被該數據處理管路取入；一信頭刪除步驟，在防止信頭錯誤檢驗取入後，且該數據處理管路持續接收後續有效載荷數據時，使一第二部分數據處理管路使失效一段時間，通過防止信頭數據被移位暫存在剩餘數據處理管路中而消除之。
24.如權利要求21項的方法，其特徵在於其還包含一第一信元計數步驟，用以在該信元同步狀態機要由該搜尋狀態進入該完全同步狀態前，因應該字節指針器所送出的指針信號，先計數狀態改變後已收信元的數量，確定是否要進入該完全同步狀態。
25.如權利要求21項的方法，其特徵在於其還包含一第二信元計數步驟，用以在該信元同步狀態機要由該完全同步狀態回到該搜尋狀態前，因應該字節指針器所送出的指針信號，先計數狀態改變後已收信元的數量，確定是否要回到該搜尋狀態。
26.如權利要求21項的方法，其特徵在於該指針信號輸出步驟包含一利用本身所輸出的指針信號，以及一由該同步狀態機所輸出的下一狀態信號，使一對應於有效載荷的第一字節數據的指針信號，與一對應於信頭錯誤檢驗的指針信號相同的步驟。
27.如權利要求21項的方法，其特徵在於還包含一緩衝器地址設定步驟，用以取用該指針信號的最高特定數量有效位，作為緩衝器存入地址。
全文摘要
一種異步傳輸用接收器的傳輸匯聚子層電路及其操作方法，該電路耦接在緩衝器與解數據幀器之間。解數據幀器送一數據流允許信號與一數據流至此電路，此電路在數據流允許信號的允許下，利用一數據處理管路來接收並同時暫存任一信元中的數組字節數據，並利用一信頭錯誤檢驗寄存器來同時接收該等字節數據，搜尋信頭，且利用一空閒信元標識符來確認該信元是否為非空閒信元後；當信頭被找到，且為一非空閒信元後，即利用一反倒頻器，從該數據處理管路中，取得該信元的有效負載數據，且在取得足達一字數據的數據量後即進行反倒頻，而能在一最少的等待時間，輸出一字的數據給緩衝器。此外，此電路並具有信頭發生一位數據錯誤時的自動修正功能，使接收電路順利地繼續執行接收功能。
文檔編號H04L12/42GK1412998SQ0113635
公開日2003年4月23日 申請日期2001年10月11日 優先權日2001年10月11日
發明者蔡典儒, 林志馮 申請人:旺宏電子股份有限公司