基於基片集成波導互連的qpsk高速數據傳輸系統的製作方法
2023-10-10 11:35:04
基於基片集成波導互連的qpsk高速數據傳輸系統的製作方法
【專利摘要】本發明公開了一種基於基片集成波導互連的QPSK高速數據傳輸系統，包括正交相移鍵控(QPSK)調製模塊、基片集成波導互連結構以及QPSK解調模塊，其中，所述QPSK調製模塊對輸入的二進位信號進行調製，所述QPSK解調模塊對接收信號進行解調輸出，所述基片集成波導互連結構作為系統互連傳輸信道，連接QPSK調製模塊和QPSK解調模塊。本發明將基片集成波導結構和QPSK調製解調技術應用於微波頻段的高速互連繫統，輸入的二進位信號經過QPSK調製，傳輸速率降為原來的1/2，再經基片集成波導互連傳輸，接收信號經過QPSK解調輸出，恢復為二進位比特序列，從而實現高速率的數據傳輸。
【專利說明】基於基片集成波導互連的QPSK高速數據傳輸系統
【技術領域】
[0001]本發明涉及微波基片集成波導(SIW)、正交相移鍵控(QPSK)調製解調和微波頻段的高速互連【技術領域】，具體是一種基於基片集成波導互連的QPSK高速數據傳輸系統。
【背景技術】
[0002]隨著通信系統數據傳輸速率的不斷提高，所使用頻段正在朝著高頻微波毫米波發展。在這一頻段上，傳統的互連有著不可克服的缺點。首先，雖然傳統互連線的頻帶覆蓋了從直流到高頻段很寬的頻譜，但在高頻段傳輸損耗會明顯增加；其次，隨著片上系統趨於小型化，多根互連線之間存在嚴重的耦合串擾問題；再次，嚴重的色散效應和輻射效應也是不容忽視的問題；這些因素會導致信號發生衰減和畸變，影響信號的完整性，進而制約了其在高速數據傳輸中的應用。因此,尋求一種高性能、易集成、體積小、成本低的高速互連結構一直是高速數據傳輸的研究熱點。
[0003]基片集成波導(SIW)是由傳統介質填充矩形波導演變而來的，其基本結構是由雙面覆銅的介質基板和基板上兩排平行的周期性金屬通孔所構成。由於每排金屬通孔的孔間距遠遠小于波長，因此由縫隙洩露的能量很小，相當於內部填充了介質的矩形波導。兩排周期性金屬通孔起到了電壁的作用，將產生的電磁能量中的絕大部分限制在金屬壁之間的空間內傳播。基片集成波導不僅克服了傳統互連的缺點，在高頻段具有損耗小、串擾低、Q值高、高寬帶及通帶平坦等優點，而且其易於加工，易集成，成本低廉，大大增加了其實用性。由於高頻電磁波可以低損耗地在SIW中傳輸，因此可以利用基片集成波導傳輸高速數位訊號。
[0004]正交相移鍵控(QPSK)是一種常用的數位訊號調製方式，它具有較高的頻譜利用率、較強的抗幹擾性且電路實現較為簡單。它是利用載波的四種不同相位來表示數字信息，每一種載波相位代表兩個比特信息，因此每個四進位碼元可以用兩個比特來表示。設兩個二進位碼元中的前一個碼元用a表示，後一個碼元用b表示，ab的四種組合，即00，01，10，11，分別代表四種不同的載波相位45°，135° ,225° ,315°，即比特信息是通過載波的四種相位來實現傳遞的，因此，QPSK中每次調製可傳輸2個信息比特，提高了頻帶利用率。正是由於QPSK調製方式的抗幹擾性強、誤碼性能好以及頻譜利用率高等優點，廣泛應用與數字微波通信系統等領域。
[0005]最近，國際上已經將基片集成波導引入高速互連技術。AsaneeSuntives在2007年首次提出了一種基於基片集成波導互連的高速數據傳輸系統(Design andcharacterization of the EBG waveguide-based interconnects, IEEE Trans.Adv.Packag.，基於電磁帶隙波導結構互連的設計和性能分析，2007)，針對SIW在高速互連中的應用，設計了一種基於基片集成波導互連的高速數字傳輸系統。該系統使用混頻器對基帶信號進行簡單的上下變頻處理來實現信號在SIW中的傳輸，由於採用簡單的調製解調方式，其系統頻帶利用率較低，制約了系統的數據傳輸速率，其數據傳輸速率最高僅為5Gbps。
[0006]上述傳統互連技術在微波頻段的應用中存在著高損耗、高串擾、強色散等缺點，限制了其在高速數據傳輸中的應用；上述文獻報導的基於SIW互連的數據傳輸系統，採用簡單的調製解調方式，還不能滿足更高數據傳輸速率的要求。
【發明內容】
[0007]本發明針對上述現有技術中存在的技術問題，提供了一種基於基片集成波導互連的QPSK高速數據傳輸系統，將基片集成波導互連結構和QPSK調製解調模塊應用於微波頻段的高速互連繫統，採用基片集成波導作為高速互連結構，並對信號進行QPSK調製解調處理，基片集成波導互連結構具有在高頻段損耗低、Q值高、易集成、低成本以及小型化的特點，QPSK調製解調模塊具有頻帶利用率高、抗幹擾性強等特點，基於基片集成波導互連的QPSK高速數據傳輸系統具有低誤碼率和高傳輸速率的特點。
[0008]本發明是通過以下技術方案實現的:
[0009]基於基片集成波導互連的QPSK高速數據傳輸系統，包括QPSK調製模塊、基片集成波導互連結構以及QPSK解調模塊，其中，所述QPSK調製模塊對輸入的二進位信號進行調製，所述QPSK解調模塊對接收信號進行解調輸出，所述基片集成波導互連結構作為系統互連傳輸信道，連接QPSK調製模塊和QPSK解調模塊。
[0010]優選地，所述QPSK調製模塊包括:串並轉換單元、電平轉換單元、第一級低通濾波單元及上變頻混頻單元以及加法器單元，其中，所述串並轉換單元將串行輸入信號轉換為兩路並行信號，其兩路輸出端分別連接至兩路電平轉換單元，以將單極性二進位信號轉換為雙極性信號，再連接至第一級低通濾波單元，以完成成形濾波，然後連接至上變頻混頻單元，進行頻率變換，最後連接至加法器單元，實現兩路信號的合成；所述QPSK調製模塊對輸入的二進位信號進行調製，通過提高系統頻帶利用率，提高系統數據傳輸速率。
[0011]優選地，所述基片集成波導互連結構包括:輸入激勵結構、輸出耦合結構、轉換接頭結構以及基片集成波導結構；所述輸入激勵結構和輸出耦合結構分別通過所述轉換接頭結構與所述基片集成波導結構相連接。
[0012]優選地，所述基片集成波導結構包括介質基板以及內嵌於介質基板且沿介質基板邊緣兩側相互平行的兩排周期性金屬通孔；所述介質基板上下表面塗覆銅層。
[0013]優選地，所述周期性金屬通孔的直徑d小於等於1/5的介質波長Xg，即d < 0.2 λ g ;相鄰兩孔間距S不大於兩倍的金屬通孔直徑d，即S < 2d。
[0014]優選地，所述輸入激勵結構和所述輸出耦合結構均採用50歐姆平面微帶線。
[0015]優選地，所述轉換接頭結構包括:用於連接輸入激勵結構和基片集成波導結構的輸入端轉換接頭以及用於連接輸出耦合結構和基片集成波導結構的輸出端轉換接頭，所述輸入端轉換接頭和輸出端轉換接頭均採用梯形漸變線結構。
[0016]優選地，所述QPSK解調模塊包括:下變頻混頻單元、第二級低通濾波單元、位定時恢復單元、門限判決單元以及並串轉換單元，其中，所述下變頻混頻單元對接收到的調製信號下變頻到基帶，下變頻混頻單元的輸出端先連接至第二級低通濾波單元，以將信號的高頻分量濾除後，再連接至門限判決單元，以實現碼元同步，所述門限判決單元還與位定時恢復單元相連，門限判決單元的輸出與並串轉換單元相連；所述QPSK解調模塊對經過所述基片集成波導互連傳輸後的調製信號進行解調輸出，恢復為二進位比特序列。
[0017]為保證信號的準確解調，所述QPSK調製模塊的載波經過一段50歐姆微帶線，產生一定的相位偏移後，得到為所述QPSK解調模塊的載波，並且該相位偏移量與二進位信號經過基片集成波導互連結構傳輸後產生的相位偏移量相等。
[0018]本發明將基片集成波導結構和QPSK調製解調技術應用於高速互連【技術領域】，輸入的二進位信號經過QPSK調製，傳輸速率降為原來的1/2，調製信號經過基片集成波導互連傳輸，接收信號再經過解調輸出，恢復為二進位比特序列，從而實現高速率的數據傳輸。
[0019]本發明與現有技術相比，具有以下優點:
[0020]1、平面型結構:將基片集成波導應用於高速互連繫統中，輸入激勵與輸出耦合機構均採用平面電路，易與其他平面型電路集成；
[0021]2、結構緊湊、小型化:採用基片集成波導，比傳統的矩形波導結構體積和面積上都有了較大的縮減；
[0022]3、低損耗、低串擾:採用基片集成波導互連結構，比傳統的互連在高頻段的損耗要小，且多根互連線之間的串擾很低。
[0023]4、採用QPSK調製解調技術，提高了系統的頻帶利用率，傳輸速率是傳統的高頻載波調製系統的2倍。
【專利附圖】
【附圖說明】
[0024]圖1為本發明系統整體結構框圖；
[0025]圖2為本發明基片集成波導互連結構示意圖；
[0026]圖3為本發明基片集成波導結構示意圖；
[0027]圖4為本發明基片集成波導散射參數示意圖；
[0028]圖5為本發明系統輸出信號的星座圖；
[0029]圖中:1為輸入激勵結構，2為輸出耦合結構，3為輸入端轉換接頭，4為銅層，5為輸出端轉換接頭，6為周期性金屬通孔，7為介質基板。
【具體實施方式】
[0030]下面對本發明的實施例作詳細說明:本實施例在以本發明技術方案為前提下進行實施，給出了詳細的實施方式和具體的操作過程，應當指出的是，對本領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干變形和改進，這些都屬於本發明的保護範圍。
[0031]圖1為本實施例的整體系統結構框圖。本實施例提供了一種基於基片集成波導互連(SIW)的正交相移鍵控(QPSK)的高速數據傳輸系統，包括QPSK調製模塊、基片集成波導互連結構以及QPSK解調模塊，其中，QPSK調製模塊對輸入的二進位信號進行調製，QPSK解調模塊對接收信號進行解調輸出，基片集成波導互連結構作為系統互連傳輸信道，連接QPSK調製模塊和QPSK解調模塊。
[0032]QPSK調製模塊包括:串並轉換單元、電平轉換單元、第一級低通濾波單元、上變頻混頻單元以及加法器單元。QPSK解調模塊包括:下變頻混頻單元、第二級低通濾波單元、位定時恢復單元、門限判決單元以及並串轉換單元。首先，輸入的二進位信號an經串並轉換單元和電平變換單元後，將速率Rb的序列分成速率為Rb/2的a2n與a2lri兩路雙極性電平信號，經過第一級低通濾波器得到I (t)與Q(t)兩路信號；然後經上變頻混頻單元分別和兩個正交的同頻載波COS (2 31 fLOt)與-sin (2 n fLOt)相乘,通過加法器單元相加後即得QPSK調製信號S(t)。基片集成波導互連結構傳輸調製信號S(t)，輸出為r(t)。然後對傳輸信號進行下變頻混頻和第二級低通濾波後，得到兩路輸出信號為Y1U)與\(0 ;二者再經過門限判決和並串變換，得到最終輸出的二進位信號Yn。
[0033]圖2為本實施例的基片集成波導互連結構，包括:相互連接的輸入激勵結構1、輸出耦合結構2、轉換接頭結構(包括輸入端轉換接頭3和輸出端轉換接頭5)以及基片集成波導結構。基片集成波導結構包括:介質基板7以及內嵌於介質基板7中沿邊緣兩側相互平行的兩排周期性金屬通孔6。介質基板7上下表面塗覆銅層4 ;輸入激勵結構I和輸出耦合結構2分別通過輸入端轉換接頭3和輸出端轉換接頭5與基片集成波導結構相連。
[0034]輸入端轉換接頭3和輸出端轉換接頭5採用梯形漸變線結構，起到阻抗匹配的作用。
[0035]輸入激勵結構I採用50歐姆平面微帶線結構；輸出耦合結構2採用50歐姆平面微帶線結構。
[0036]本實施例中，基片集成波導互連結構中的輸入激勵結構I和輸出耦合結構2分別由一段50歐姆的微帶線構成，用於基片集成波導與其他電路的連接，微帶線經過梯形漸變線結構的輸入端轉換接頭3和輸出端轉換接頭，與基片集成波導結構相連。整個輸入激勵結構和輸出耦合結構均為平面型，具有較高的設計自由度，易加工、易集成。
[0037]圖3為本實施例的基片集成波導結構示意圖。基片集成波導結構的介質基板7邊緣兩側周期性排列的金屬化通孔6，即周期性金屬通孔，起到電壁的作用。周期性金屬通孔6的直徑d小於等於1/5的介質波長λ g，即d < 0.2 λ g ;相鄰兩孔間距S不大於兩倍的金屬通孔直徑d，即S < 2d，以減小輻射損耗。
[0038]本實施例提供的基片集成波導互連結構，其中心頻率選擇在21GHz，帶寬在14-28GHZ。介質基板的相對介電常數為2.2，損耗角正切tan δ是0.0009，厚度h為Imm ;輸入輸出端微帶線寬度W1為Imm,長度為L1為3.7mm ;梯形漸變線轉換接頭長度L2為
6.4mm,寬度W2為3.776mm ;基片集成波導結構長度L3為36mm,兩排金屬通孔之間的寬度W為7.016mm,金屬化通孔的直徑d為0.4mm,相鄰金屬通孔的間距S為0.6mm。
[0039]圖4為本實施例的基片集成波導互連結構散射參數仿真與測試對比圖。其中心頻率為21GHz，帶寬為14-28GHZ，通帶內插損約為0.5dB左右，回波損耗均大於15dB。
[0040]圖5為本實施例的基於基片集成波導互連的QPSK高速數據傳輸系統的輸出信號的星座圖。信源輸出信號為12.5Gbps的PRBS (215_1)偽隨機比特序列，輸出信號星座圖非常清晰，誤碼率很低，可以得到準確的接收信號。
[0041]本實施例的基於基片集成波導互連的QPSK高速數據傳輸系統傳輸20Gbps的PRBS(215-1)序列時,輸入信號經過系統傳輸後產生了一定的延時，約為1.8ns,且此時系統誤碼率仍低於le-12。
[0042]本實施例提供的基於基片集成波導互連的QPSK高速數據傳輸系統，將基片集成波導結構和QPSK調製解調技術應用於微波頻段的高速互連領域。所述基片集成波導互連結構具有低損耗，高Q值，低串擾，低成本和易集成的特點，使得系統具有良好的傳輸特性；所述QPSK調製解調技術是一種頻譜利用率很高，具有較強抗幹擾性的調製方式，結合基片集成波導互連的應用使得系統在傳輸帶寬有限的前提下，通過提高SIW互連的頻帶利用率，大幅提高了數據傳輸速率，其速率是傳統的高頻載波調製解調系統速率的2倍。本系統在基片集成波導帶寬為14GHz時，最大傳輸速率可達lOGbps，且系統誤碼率在le_12以下。
[0043]以上對本發明的具體實施例進行了描述。需要理解的是，本發明並不局限於上述特定實施方式，本領域技術人員可以在權利要求的範圍內做出各種修改，這並不影響本發明的實質內容。
【權利要求】
1.一種基於基片集成波導互連的QPSK高速數據傳輸系統，其特徵在於，包括QPSK調製模塊、基片集成波導互連結構以及QPSK解調模塊，其中，所述QPSK調製模塊對輸入的二進位信號進行調製，所述QPSK解調模塊對接收信號進行解調輸出，所述基片集成波導互連結構作為系統互連傳輸信道，連接QPSK調製模塊和QPSK解調模塊。
2.根據權利要求1所述的基於基片集成波導互連的QPSK高速數據傳輸系統，其特徵在於，所述QPSK調製模塊包括:串並轉換單元、電平轉換單元、第一級低通濾波單元、上變頻混頻單元以及加法器單元，其中，所述串並轉換單元將串行輸入信號轉換為兩路並行信號，其兩路輸出端分別連接至兩路電平轉換單元，以將單極性二進位信號轉換為雙極性信號，再連接至第一級低通濾波單元，以完成成形濾波，然後連接至上變頻混頻單元，進行頻率變換，最後連接至加法器單元，實現兩路信號的合成；所述QPSK調製模塊對輸入的二進位信號進行調製，通過提高基片集成波導互連的頻帶利用率，提高系統數據傳輸速率。
3.根據權利要求1所述的基於基片集成波導互連的QPSK高速數據傳輸系統，其特徵在於，所述基片集成波導互連結構包括:輸入激勵結構、輸出耦合結構，轉換接頭結構以及基片集成波導結構，所述輸入激勵結構和輸出耦合結構分別通過所述轉換接頭結構與所述基片集成波導結構相連接。
4.根據權利要求3所述的基於基片集成波導互連的QPSK高速數據傳輸系統，其特徵在於，所述基片集成波導結構包括介質基板以及內嵌於介質基板且沿介質基板邊緣兩側相互平行的兩排周期性金屬通孔，所述介質基板上下表面塗覆銅層。
5.根據權利要求4所述的基於基片集成波導互連的QPSK高速數據傳輸系統，其特徵在於，所述周期性金屬通孔的直徑d小於等於1/5的介質波長λ g，即d < 0.2 λ g ;相鄰兩孔間距S不大於兩倍的金屬通孔直徑d，即S < 2d。
6.根據權利要求3所述的基於基片集成波導互連的QPSK高速數據傳輸系統，其特徵在於，所述輸入激勵結構和所述輸出耦合結構均採用50歐姆平面微帶線。
7.根據權利要求3或6所述的基於基片集成波導互連的QPSK高速數據傳輸系統，其特徵在於，所述轉換接頭結構包括:用於連接輸入激勵結構和基片集成波導結構的輸入端轉換接頭以及用於連接輸出耦合結構和基片集成波導結構的輸出端轉換接頭，所述輸入端轉換接頭和輸出端轉換接頭均採用梯形漸變線結構。
8.根據權利要求1所述的基於基片集成波導互連的QPSK高速數據傳輸系統，其特徵在於，所述QPSK解調模塊包括:下變頻混頻單元、第二級低通濾波單元、位定時恢復單元、門限判決單元以及並串轉換單元，其中，所述下變頻混頻單元對接收到的調製信號下變頻到基帶，下變頻混頻單元的輸出端先連接至第二級低通濾波單元，以將信號的高頻分量濾除後，再連接至門限判決單元，以實現碼元同步，所述門限判決單元還與位定時恢復單元相連，門限判決單元的輸出與並串轉換單元相連；所述QPSK解調模塊對經過所述基片集成波導互連傳輸後的調製信號進行解調輸出，恢復為二進位比特序列。
【文檔編號】H04L27/18GK103795665SQ201310610572
【公開日】2014年5月14日 申請日期:2013年11月15日 優先權日:2013年11月15日
【發明者】李曉春, 沈利梅, 毛軍發 申請人:上海交通大學