通孔加工方法

2023-10-29 04:36:22 1

專利名稱：通孔加工方法
技術領域：
本發明涉及半導體製造和封裝領域，特別涉及半導體製造過程中的一種通孔加工 方法，尤其是矽通孔加工方法。
背景技術：
隨著集成電路的集成度不斷提高，半導體技術也持續的飛速發展。目前半導體技 術發展沿著摩爾定律走微細化的道路發展到了 22nm，已經開始接近其物理極限。此時，引入 其他相關的新技術才能促進集成電路的進一步發展。其中，矽通孔(Through Silicon Via, TSV)技術是當今少有的一個正在快速發展，並且會廣泛地影響到消費和工業類電子產品的 技術領域，其帶來的3-D IC集成正在不斷促進多晶片集成和封裝技術的發展。TSV是通過在晶片和晶片之間、晶圓和晶圓之間製作垂直導通，實現晶片之間互連 的最新技術，它實現了最短、最豐富的Z方向互連，將不同功能的晶片堆疊集成，可以同時 實現更多的功能、更好的性能、更低的功耗和成本、爭取更大的製造靈活性和更短的產品上 市時間，因此被業界普遍看好，並認為是未來主宰整個微電子產業的主流技術。國際著名市 場研究顧問機構Yoledeveloppement預計到2015年3D-TSV晶圓產量將達數百萬片，佔據 25%的存儲器市場份額。TSV技術中最為關鍵的就是刻蝕，即TSV通孔的形成。由於半導體矽片襯底通常都 具有相當的厚度，所述形成通孔的工藝為等離子刻蝕工藝，目前業界常用的技術為波什刻 蝕工藝(Bosch process)，波什刻蝕能夠形成深寬比相當高的垂直通孔。但是，由於在工藝過程中交替地使用含有不同等離子體的兩步進行刻蝕，因 此形成的通孔側壁不光滑，凸凹不平，形似波浪，也被稱為扇貝形貌(scalloping or roughness)。這將使得後續的在通孔側壁形成的絕緣層的工藝相當困難。除此之外，還會對 後續形成銅阻擋層和銅籽晶層的保型覆蓋帶來困難。這就容易影響整個TSV的互連特性， 從而使整個器件失效。因此，希望能夠提出一種消除TSV通孔側壁的扇貝形貌對後續工藝的影響的矽通 孔加工方法。

發明內容
本發明的一個目的就是提供一種能夠通過形成保型覆蓋性良好的絕緣氧化層 (薄膜)，來消除TSV通孔(矽通孔)側壁的扇貝形貌對後續工藝的影響的方法。根據本發明的通孔加工方法包括步驟提供掩膜；根據掩膜來刻蝕襯底以形成通 孔；部分填充所述通孔，以在所述通孔的側壁上形成保型覆蓋的絕緣氧化層；以及去除所 述掩膜。由此，本發明可以消除波什刻蝕工藝所產生的矽通孔側壁的扇貝形貌對後續工藝 的影響，並且在矽通孔的側壁形成表面平滑的絕緣氧化層薄膜，提高了絕緣氧化層薄膜的 保型覆蓋性，降低了後續矽通孔填充的難度，最終減小了器件失效的可能性。
優選地，在上述通孔加工方法中，部分填充所述通孔使所述通孔的中間留有縫隙； 並且對部分填充後的所述通孔進行修正。 優選地，在上述通孔加工方法中，所述襯底為矽襯底，並且所述通孔為矽通孔。 優選地，在上述通孔加工方法中，部分填充所述通孔的步驟包括通過高深寬比工 藝生長氧化物層。優選地，在上述通孔加工方法中，對部分填充後的所述通孔進行修正以在所述通 孔的側壁上形成保型覆蓋的絕緣氧化層的步驟包括使用SiCoM對部分填充在所述通孔 中的氧化物進行刻蝕，以在所述通孔的側壁上形成保型覆蓋的絕緣氧化層。優選地，在上述通孔加工方法中，所述根據掩膜來刻蝕襯底以形成通孔的步驟是 通過波什刻蝕工藝實現的。優選地，在上述通孔加工方法中，在高深寬比工藝中，在03/TE0S的時間為 100s-3000s的條件下生長氧化物。優選地，在上述通孔加工方法中，在高深寬比工藝中，在生長氧化物之後，將矽片 置於900°C到1200°C、水蒸氣的環境下退火20分鐘至1小時。優選地，在上述通孔加工方法中，所述部分填充所述通孔的步驟未封閉所述通孔。優選地，在上述通孔加工方法中，所述掩膜為硬掩膜，並且所述硬掩膜包括氮化 矽、抗反射層和光刻膠層的堆疊結構。優選地，在上述通孔加工方法中，所述去除所述掩膜的步驟包括採用溼法工藝去 除所述掩膜。與現有技術相比，本發明的技術方案還具有以下優點本發明不必經歷長時間的 高溫氧化工藝，同時簡化了工藝步驟；在側壁上產生了扇貝形貌的情況下，可直接在扇貝形 貌之上形成保型覆蓋性良好的絕緣氧化層，降低了填充TSV通孔的難度，最終減小了 TSV器 件失效的可能性。此外，目前HARP和SiCoNi工藝主要應用於淺槽隔離(Shallow TrenchIsolation, STI)，其中HARP標準工藝採用三步沉積，沉積速率由快到慢，然後進行兩步退火，其中第一 步水蒸氣退火溫度很低，一般在600-800°C之間，以避免側壁上的Si被氧化成SiO2,而第二 步退火為N2退火，溫度為900-1100°C，以使生長的SiO2薄膜更加緻密，修復可能產生的縫 隙。本發明中一直採用低速率的HARP填充工藝，增強了 HARP對TSV側壁扇貝形貌的修復 能力，之後採用一步水蒸氣高溫退火，正好使TSV通孔扇貝形貌的側壁及底部的矽被氧化 成很薄的一層SiO2，保證了側壁SiO2層的連續，加強了 HARP所生長的SiO2層與刻蝕後扇貝 形貌側壁的結合，同時使得生長的SiO2薄膜變得更加緻密。


結合附圖，並通過參考下面的詳細描述，將會更容易地對本發明有更完整的理解 並且更容易地理解其伴隨的優點和特徵，其中圖1是根據本發明實施例的TSV通孔加工方法的提供掩膜之後的示意圖。圖2是根據本發明實施例的TSV通孔加工方法的部分填充通孔之後的示意圖。圖3是根據本發明實施例的TSV通孔加工方法的對部分填充後的通孔進行修正之 後的示意圖。
圖4是根據本發明實施例的TSV通孔加工方法的去除所述掩膜之後的示意圖。圖5是根據本發明實施例的TSV通孔加工方法的流程圖。需要說明的是，附圖並非按比例繪製，並且附圖用於說明本發明，而非限制本發 明。
具體實施例方式為了使本發明的內容更加清楚和易懂，下面結合具體實施例和附圖對本發明的內 容進行詳細描述。在本發明的一個優選實施例中，提供了一種消除TSV通孔側壁的扇貝形貌 對後續 工藝的影響並形成保型覆蓋性良好的絕緣氧化層薄膜的方法，包括提供形成有硬掩模圖 形的半導體襯底，所述硬掩模圖形與通孔對應；以所述硬掩模圖形為掩模，採用波什刻蝕 (Bosch etch)對所述半導體襯底刻蝕形成通孔；使用高深寬比工藝(High Aspect Ratio Process, HARP)對所述矽通孔進行部分填充；使用一步高溫退火退火工藝對矽片進行熱處 理；使用SiCoNi對部分填充後的矽通孔形貌進行修正，從而使形成的矽通孔具有保型覆蓋 性良好的絕緣氧化層薄膜；去除所述硬掩模圖形。下面結合具體實施例對本發明的技術方案進行詳細說明。圖1至圖4是根據本發明實施例的TSV通孔加工方法的示意圖。圖5是根據本發 明實施例的TSV通孔加工方法的流程圖。如圖5所示，在圖5的步驟Sl中，首先在矽襯底上提供硬掩模2。具體地說，圖1是根據本發明實施例的TSV通孔加工方法的提供掩膜之後的示意 圖。更具體地說，圖1是TSV通孔結構所在的矽襯底的示意圖，其中在製備TSV通孔之前，可 能已澱積一層或多層其他薄膜(如Si3N4等)。參考圖1，提供形成有硬掩模2的半導體襯 底，所述硬掩模圖形與通孔對應。需要說明的是，硬掩模2可以是一層或多層其他薄膜(如 Si3N4 等)。具體的，所述襯底為矽基襯底，例如n型矽襯底或者P型矽襯底。所述硬掩模2可以是單層結構或者多層堆疊結構，在本實施例中以氮化矽的單層 結構做示範性說明。在其他實施例中，所述硬掩模2還可以是氮化矽、抗反射層和光刻膠層 的堆疊結構，由此可以實現更好的刻蝕效果。所述硬掩模2的形成步驟包括採用化學氣相沉積工藝在半導體襯底1形成硬掩 模層(未圖示)，採用旋塗工藝在硬掩模層表面形成光刻膠層(未圖示)，對所述光刻膠層 進行曝光顯影，形成與通孔對應的光刻膠圖形，以所述光刻膠圖形為掩模，刻蝕所述硬掩模 層直至形成硬掩模2，去除光刻膠層。如圖1所示，以所述硬掩模2為掩模，刻蝕半導體襯底1形成通孔。在本實施例中，所述刻蝕工藝為波什刻蝕工藝，需要說明的是，由於所述波什刻蝕 工藝是半導體襯底1形成通孔的同時在通孔的側壁形成聚合物的保護層，從而形成深寬比 相當高的垂直通孔，具體地說，在刻蝕部分半導體襯底時，在形成的部分的通孔側壁形成聚 合物，然後再往下刻蝕，然後再刻蝕部分半導體，在形成的部分的通孔側壁形成聚合物，再 往下刻蝕，直至形成通孔。因此，採用所述波什刻蝕工藝會在刻蝕後的通孔側壁形成扇貝形 貌。
在本實施例中，刻蝕形成的通孔深度為10-500um，通孔的直徑為l_50um。再次參考圖5，如圖5所示，在圖5的步驟S2中，對所述矽通孔進行部分填充。部 分填充是在底部和側壁一起填充的，進行部分填充的目的就是為了修復扇貝形貌；因此在 優選實施例中，優選地採用能夠直接形成保型覆蓋且表面平坦的氧化層的工藝。如果採用 了能夠直接形成保型覆蓋且表面平坦的氧化層的工藝，那麼後面所描述的刻蝕步驟將可以 省略。

但是，由於能夠直接形成保型覆蓋且表面平坦的氧化層的工藝較為複雜且昂貴， 所以在某些實施例中採用了其它工藝，在這種情況下，「部分填充」主要是指通孔沒有被完 成填滿，例如中間留有縫隙，以便為後續的SiCoNi刻蝕做好準備。因此，在這種情況下，則 需要進行後續的刻蝕工作。具體地說，圖2是根據本發明實施例的TSV通孔加工方法的部分填充通孔之後的 示意圖。進一步參考圖2，圖2是通過高深寬比工藝(HARP)對所述矽通孔進行部分填充，從 而修復矽通孔側壁的扇貝形貌的SiO2薄膜層的示意圖。如圖2所示，使用高深寬比工藝對 所述矽通孔進行部分填充。高深寬比工藝沉積氧化物(例如SiO2)保持低速率，即0/TE0S 較高，時間為100s-3000s，此時高深寬比工藝對TSV通孔側壁的扇貝形貌修復能力較強，高 深寬比工藝不能填充整個TSV通孔至密閉。接著進行一步高溫退火熱處理工藝，將矽片置於900°C到1200°C、水蒸氣(H2O)的 環境下退火20分鐘至1小時。優選地，控制高深寬比工藝使得未封閉襯底上的矽通孔，從而有利於後續工藝的 執行的速度和精確度。再次參考圖5，如圖5所示，在圖5的步驟S3中，使用SiCoNi對部分填充後的矽通 孔側壁SiO2薄膜層進行修正。在本實施例中，利用SiCoM通過化學反應來刻蝕氧化物，所以本實施例中的氧化 物可以是例如SiO2,因為SiO2可以與SiCoNi進行化學反應；因此，如果其它氧化物能夠由 於與SiCoNi通過化學反應而被刻蝕，當然可以採用SiO2之外的其它氧化物。SiCoNi是一 種新的刻蝕腔，主要用來刻蝕SiO2,所以本實施例中所採用的工藝可以是標準工藝，其中進 行刻蝕的條件主要就是通入反應氣體，並升高溫度。具體地說，圖3是根據本發明實施例的TSV通孔加工方法的對部分填充後的通孔 進行修正之後的示意圖。進一步參考圖3，圖3是使用SiCoM對部分填充後的矽通孔側壁 SiO2薄膜層進行修正的示意圖。如圖3所示，用SiCoNi對部分填充後的矽通孔側壁SiO2薄 膜層進行修正。SiCoNi之後的矽通孔具有一層保型覆蓋性良好的絕緣氧化層薄膜。本說明 書中使用的術語「保型覆蓋」是本領域通用術語，具體地說，保型覆蓋是指整個結構的表面 都被覆蓋，但整體形貌基本不變。再次參考圖5，如圖5所示，在圖5的步驟S4中，對矽片進行溼法清洗。具體地說，圖4是根據本發明實施例的TSV通孔加工方法的去除所述掩膜之後的 示意圖。進一步參考圖4，圖4是通過溼法清洗去除非TSV通孔結構的區域的一層或多層其 他薄膜(如氮化矽等)的示意圖。如圖4所示，其中示出了採用溼法工藝除去硬掩膜之後 得到的矽片的示意圖。由此，則可繼續執行後續的諸如形成銅阻擋層和銅籽晶層的保型覆蓋之類的工藝步驟。並且，此後的後續步驟將不會收到了 TSV通孔側壁的扇貝形貌的影響，確保了工藝質 量及成品率。總之， 根據本發明，可以在產生了 TSV通孔側壁的扇貝形貌的情況下，在扇貝形貌 之上形成保型覆蓋的絕緣氧化層，由此降低了填充TSV通孔的難度，從而提高了 TSV通孔的 填充等後續工藝的質量，最終減小了TSV器件失效的可能性。同時，本發明不必經歷長時間 的熱氧化工藝以消除側壁的扇貝形貌，提高了生產效率。在本發明的優選實施例中，採用高深寬比工藝(HARP)和SiCoNi工藝形成了保型 覆蓋的絕緣氧化層，由此實現極佳的保型覆蓋效果。但是，同時，本領域技術人員顯然可以 根據本領域公知的一些其它方法來實現上述絕緣氧化層。需要說明的是，雖然上述實施例以矽材料(例如矽襯底以及矽通孔)為示例說明 了本發明的原理；但是，本領域技術人員可以理解的是，如果半導體製造工藝中未採用矽材 料作為襯底，而是採用諸如鍺之類的其它材料作或者一些複合材料作為襯底，還是同樣可 以實施本發明的原理，因此，本發明並不限於矽襯底以及矽通孔。並且，例如當然可以採用 溼法工藝之外的其它工藝來除去硬掩膜；並且掩膜的選擇並不限於實施例中所例舉的硬掩 膜。並且，本領域技術人員來說可以理解的是，本發明不僅能夠消除波什刻蝕工藝所 產生的矽通孔側壁的扇貝形貌，而且能夠消除其它工藝所產生的矽通孔側壁的扇貝形貌。需要說明的是，本領域技術人員來說可以理解的是，雖然以上述流程中的各個步 驟說明了本發明，但是本發明並不排除除了上述步驟之外其它步驟的存在。本領域技術人 員來說可以理解的是，可在不脫離本發明的範圍的情況下，可以在所描述的步驟中加入其 它步驟以形成其它結構或者實現其它目的。對於本領域技術人員來說明顯的是，可在不脫 離本發明的範圍的情況下對本發明進行各種改變和變形。所描述的實施例僅用於說明本發 明，而不是限制本發明；本發明並不限於所述實施例，而是僅由所附權利要求限定。
權利要求
1.一種通孔加工方法，其特徵在於包括步驟提供掩膜；根據掩膜來刻蝕襯底以形成通孔；部分填充所述通孔，以在所述通孔的側壁上形成保型覆蓋的絕緣氧化層；以及去除所 述掩膜。
2.根據權利要求1或2所述的通孔加工方法，其特徵在於，其中部分填充所述通孔使所 述通孔的中間留有縫隙，並且對部分填充後的所述通孔進行修正。
3.根據權利要求1或2所述的通孔加工方法，其特徵在於，其中所述襯底為矽襯底，並 且所述通孔為矽通孔。
4.根據權利要求1或2所述的通孔加工方法，其特徵在於，其中部分填充所述通孔的步 驟包括通過高深寬比工藝生長氧化物層。
5.根據權利要求2所述的通孔加工方法，其特徵在於，其中對部分填充後的所述通孔 進行修正以在所述通孔的側壁上形成保型覆蓋的絕緣氧化層的步驟包括使用SiCoM對 部分填充在所述通孔中的氧化物進行刻蝕，以在所述通孔的側壁上形成保型覆蓋的絕緣氧 化層。
6.根據權利要求1或2所述的通孔加工方法，其特徵在於，其中所述根據掩膜來刻蝕襯 底以形成通孔的步驟是通過波什刻蝕工藝實現的。
7.根據權利要求4所述的通孔加工方法，其特徵在於，其中在高深寬比工藝中，在O3/ TEOS的時間為100s-3000s的條件下生長氧化物。
8.根據權利要求7所述的通孔加工方法，其特徵在於，其中在高深寬比工藝中，在生長 氧化物之後，將矽片置於900°C到1200°C、水蒸氣的環境下退火20分鐘至1小時。
9.根據權利要求1或2所述的通孔加工方法，其特徵在於，其中所述部分填充所述通孔 的步驟未封閉所述通孔。
10.根據權利要求1或2所述的通孔加工方法，其特徵在於，其中所述掩膜為硬掩膜，並 且所述硬掩膜包括氮化矽、抗反射層和光刻膠層的堆疊結構。
11.根據權利要求1或2所述的通孔加工方法，其特徵在於，其中所述去除所述掩膜的 步驟包括採用溼法工藝去除所述掩膜。
全文摘要
根據本發明的通孔加工方法包括步驟提供掩膜；根據掩膜來刻蝕襯底以形成通孔；部分填充所述通孔，以在所述通孔的側壁上形成保型覆蓋的絕緣氧化層；以及去除所述掩膜。本發明可以消除波什刻蝕工藝所產生的矽通孔側壁的扇貝形貌對後續工藝的影響，並且在矽通孔的側壁形成表面平滑的絕緣氧化層薄膜，提高了絕緣氧化層薄膜的保型覆蓋性，降低了後續矽通孔填充的難度，最終減小了器件失效的可能性。
文檔編號H01L21/768GK102130045SQ201010619478
公開日2011年7月20日 申請日期2010年12月31日 優先權日2010年12月31日
發明者周軍, 趙宇航 申請人:上海華力微電子有限公司, 上海集成電路研發中心有限公司