用顯影劑-裁切的硬掩模形成光刻結構的方法
2023-12-11 14:59:57 1
專利名稱：用顯影劑-裁切的硬掩模形成光刻結構的方法
技術領域：
本發明廣泛地涉及新穎的可溶於顯影劑的硬掩模組合物，以及使用該硬掩模組合物在半導體基片上形成結構的方法。
背景技術：
集成電路晶片製造商們在不斷地尋求更高的電路密度，製造這種電路的方法一直在挑戰著光刻技術的極限。近年來在這一方面最重要的成就是ArF技術的成熟，以及浸沒光刻技術的開發。這些技術的努力都是基於光學物理的最基本的原理，即投射的圖像的解析度與投射透鏡的數值孔徑以及入射波長的倒數成正比。但是，為了利用這些原理提高解析度的代價是焦深(DOF)的顯著減小。DOF是用來決定光刻法的劇烈程度，從而決定最終器件的產率的實際性因素。為了彌補DOF的損失，必須減小光刻膠的厚度。不幸的是，在常規的單層工藝中，光刻膠厚度的減小存在極限。該極限是由蝕刻深度和光刻膠對基片的選擇性決定的。近些年來，ArF光刻膠的蝕刻選擇性得到了顯著的提高，同時，對基於有機聚合物的光刻膠的進一步提高則很小。為了蝕刻選擇性的原因，人們探索了許多新的光刻法，例如雙層或多層工藝來減小光刻膠厚度。可以採用的另一種選擇是通過各向同性蝕刻進行光刻膠裁切法。裁切法 (trimming process)減小特徵尺寸的能力可超出光刻法的能力範圍，例如裁切線對於製造電晶體門電路以提高器件的速度來說可能是很重要的。但是，該工藝具有兩個基礎性的缺陷。首先，光刻膠圖案不僅沿橫向裁切，而且還沿垂直方向裁切。大體上來說，垂直蝕刻速率(etch rate)通常最高可達橫向蝕刻速率的三倍。因此，在裁切工藝中，相當大量的已經嚴格設計的光刻膠厚度損失掉了。其次，裁切等離子體將不可避免地對下面的層造成蝕刻。 這種不希望出現的蝕刻有時候可能是很劇烈的。
發明內容
本發明通過提供不存在上述缺陷的新穎的組合物和方法，克服了現有技術的這些問題。本發明包括可用作硬掩模層的組合物。該組合物包含
權利要求
1.一種微電子結構，該結構包括具有表面的微電子基片，所述基片具有蝕刻速率；以及位於所述基片表面上、或者位於所述基片表面上的中間層上的T形結構，所述T形結構包括直立的腿部，其包括具有蝕刻速率的硬掩模；所述腿部具有通過相背的垂直側壁相連的上部部分和下部部分，所述垂直側壁大體上與所述基片表面垂直，所述下部部分與所述基片表面或者中間層相接觸，所述腿部具有在所述垂直側壁之間測得的最大距離寬度 「W」;所述水平區段具有長度「L」，其為沿大體平行於「W」的平面的最大距離，「W"約等於或小於「L」的80% ；以及大體水平的區段，該區段包括成像層，具有以下特性與所述上部部分相鄰，或者與所述上部部分上的中間層相鄰；並且大體上垂直於所述垂直側壁，所述硬掩模蝕刻速率小於所述基片蝕刻速率的約1/3。
2.如權利要求1所述的結構，其特徵在於所述水平區段具有上表面；所述T形結構具有定義為從所述基片表面到所述上表面的最大距離的高度"H"；所述腿部具有定義為所述垂直側壁之間的最大距離的寬度「W」；「H」 / 「W」 約為 2-5。
3.如權利要求1所述的結構，其特徵在於，所述垂直側壁和基片表面形成約80-100° 的角度。
4.如權利要求1所述的結構，其特徵在於，所述硬掩模包含選自以下的結構和
5.如權利要求1所述的結構，其特徵在於，所述微電子結構選自矽，氧化矽，氮化矽，氮氧化矽，鋁，鎢，矽化鎢，砷化鎵，鍺，鉭，亞硝酸鉭和SiGe。
6.一種微電子結構，該結構包括 具有表面的微電子基片，和位於所述基片表面上、或者位於所述基片表面上的中間層上的T形結構，所述T形結構包括直立的腿部，所述腿部包括被相背的垂直側壁相連的上部部分和下部部分，所述下部部分與所述基片表面或者所述中間層接觸，所述垂直側壁和基片表面形成約80-100°的角度，所述腿部具有定義為所述垂直側壁之間的最大距離的寬度「W」；以及具有上表面的大體水平的區段，其具有以下性質 與所述上部部分相鄰，或者與所述上部部分上的中間層相鄰； 並且大體垂直於所述垂直側壁，所述T形結構具有定義為從所述基片表面到所述上表面的最大距離的高度〃 H"，其中，「H」/ 「W」約為2-5。
7.如權利要求6所述的結構，其特徵在於，所述直立的腿部包含選自以下的結構
8.如權利要求6所述的結構，其特徵在於，所述微電子結構選自矽，氧化矽，氮化矽， 氮氧化矽，鋁，鎢，矽化鎢，砷化鎵，鍺，鉭，亞硝酸鉭和SiGe。
9.如權利要求6所述的結構，其特徵在於，所述腿部具有在所述垂直側壁之間測得的最大距離寬度「W」;所述水平區段具有長度「L」，其為沿大體平行於「W」的平面的最大距離，「W"約等於或小於「L」的80%。
10.一種形成微電子結構的方法，該方法包括提供具有表面的微電子基片，所述表面上任選地包括一層或多層中間層，所述基片具有蝕刻速率；將硬掩模組合物施塗於所述基片表面，或者施塗於所述基片表面上的中間層，從而在其上形成硬掩模層，所述硬掩模層具有蝕刻速率，所述硬掩模的蝕刻速率小於所述基片蝕刻速率的約1/3 ；任選地在所述硬掩模層上形成一層或多層的中間層；在所述硬掩模層上、或者在所述硬掩模上的中間層上，形成成像層；使得所述成像層曝光，形成所述成像層的曝光部分；在曝光之後，對所述成像層進行顯影，從而除去所述曝光部分、以及與所述曝光部分相鄰的所述硬掩模層的部分，所述顯影步驟在所述基片表面上、或者在所述基片表面上的中間層上形成T形的結構，所述T形結構包括直立的腿部，所述腿部包括被相背的垂直側壁相連的上部部分和下部部分，所述垂直側壁大體垂直於所述基片表面，所述下部部分與所述基片表面或者所述中間層相接觸，所述腿部具有在所述垂直側壁之間測得的最大距離寬度「W」 ；所述水平區段具有長度「L」，其為沿大體平行於「W」的平面的最大距離，「W"約等於或小於「L」的80% ； 以及大體水平的區段，其具有以下性質與所述上部部分相鄰，或者與所述上部部分上的中間層相鄰；並且大體垂直於所述垂直側壁。
11.一種形成微電子結構的方法，該方法包括提供微電子基片，所述基片具有表面，所述表面上任選地包括一個或多個中間層； 將硬掩模組合物施塗於所述基片表面上、或者所述基片表面上的中間層上，在其上形成硬掩模層；任選地在所述硬掩模層上形成一層或多層的中間層；在所述硬掩模層上、或者在所述硬掩模上的中間層上，形成成像層；使得所述成像層曝光，在所述成像層中形成曝光部分；在曝光之後，對所述成像層進行顯影，從而除去所述曝光部分、以及與所述曝光部分相鄰的所述硬掩模層的部分，所述顯影步驟在所述基片表面上、或者在所述基片表面上的中間層上形成T形的結構，所述T形結構包括直立的腿部，所述腿部包括被相背的垂直側壁相連的上部部分和下部部分，所述垂直側壁大體垂直於所述基片表面，所述下部部分與所述基片表面或者所述中間層接觸，所述垂直側壁和基片表面形成約80-100°的角度，所述腿部具有定義為所述垂直側壁之間的最大距離的寬度「W」；以及具有上表面的大體水平的區段，其具有以下性質 與所述上部部分相鄰，或者與所述上部部分上的中間層相鄰；並且大體垂垂於所述垂直側壁，所述T形結構具有定義為從所述基片表面到所述上表面的最大距離的高度〃 H"，其中，「H」/ 「W」約為2-5。
12.一種微電子結構，該結構包括 具有表面的微電子基片，和位於所述基片表面上、或者位於所述基片表面上的中間層上的T形結構，所述T形結構包括由權利要求1所述組合物形成的直立的腿部，所述腿部包括被相背的垂直側壁相連的上部部分和下部部分，所述下部部分與所述基片表面或者所述中間層接觸，所述垂直側壁和基片表面形成約80-100°的角度；以及大體水平的區段，其具有以下性質與所述上部部分相鄰，或者與所述上部部分上的中間層相鄰； 並且大體垂直於所述垂直側壁，所述腿部具有在所述垂直側壁之間測得的最大距離寬度 「W」;所述水平區段具有長度「L」，其為沿大體平行於「W」的平面的最大距離，「W"約等於或小於「L，，的80%。
13. —種微電子結構，該結構包括 具有表面的微電子基片，和位於所述基片表面上、或者位於所述基片表面上的中間層上的T形結構，所述T形結構包括包含權利要求1所述一材料的直立的腿部，所述腿部包括被相背的垂直側壁相連的上部部分和下部部分，所述下部部分與所述基片表面或者所述中間層接觸，所述垂直側壁和基片表面形成約80-100°的角度；以及包含另一材料的大體水平的區段，其具有以下性質 與所述上部部分相鄰，或者與所述上部部分上的中間層相鄰；並且大體垂直於所述垂直側壁，所述腿部具有在所述垂直側壁之間測得的最大距離寬度 「W」;所述水平區段具有長度「L」，其為沿大體平行於「W」的平面的最大距離，「W"約等於或小於「L」的80% ；且所述一材料不同於所述另一材料。
全文摘要
本發明涉及用顯影劑-裁切的硬掩模形成光刻結構的方法，提供了新穎的可溶於顯影劑的硬掩模組合物，以及使用該硬掩模組合物形成微電子結構的方法。該組合物包含位於溶劑體系中的下式所示的化合物用來控制顯影速率的化合物，以及交聯劑。所述方法包括將所述組合物施塗於基片上，使得所述組合物固化。將成像層施塗於所述組合物上，然後進行曝光和顯影，在此過程中除去所述成像層的曝光部分，以及與所述曝光部分相鄰的硬掩模組合物的部分。通過顯影速率控制硬掩模組合物結構的尺寸，得到的特徵尺寸是成像層特徵尺寸的一部分，得到了可以最終轉移到基片的圖案。
文檔編號H01L21/312GK102520586SQ20111046079
公開日2012年6月27日 申請日期2007年9月21日 優先權日2006年9月25日
發明者S·X·孫 申請人:布魯爾科技公司