厚應變soi襯底中的工程應變的製作方法

2023-12-02 09:39:06

專利名稱：厚應變soi襯底中的工程應變的製作方法
技術領域：
本發明涉及半導體製造和集成電路領域，更具體而言，涉及應用 應變矽的製造工藝和集成電路。
背景技術：
在集成電路領域中，應變矽一般指故意對NMOS和/或PMOS晶 體管的溝道施加應力以提高載流子遷移率或改變其他性能特性的實際 操作。雙軸應變襯底包括，但不局限於，絕緣體上應變矽("應變SOI"
或"ssor)襯底，在這些襯底上製造的器件的溝道中直接提供高的應
變級。這與通過鄰近或緊鄰溝道的附加的應變材料遠程地引入應力以 便感應應變的溝道的典型感應過程的應力器形成對照。然而，使用統 一應變的襯底難以同時提高兩種類型的器件的載流子遷移率，因為
PMOS載流子遷移率和NMOS載流子遷移率在不同類型的應變下被優 化。希望實現減輕雙軸應變SOI襯底的應變以獲得針對不同電晶體類 型而優化的各種襯底應變條件的製造工藝。


通過示例說明本發明，且本發明不由附圖來限制，附圖中相同的 附圖標記表示相似的元件，在其中-
圖1是示出四個有源區域在掩埋氧化層上的半導體晶片的局部橫 截面圖2描述了圖1之後的處理，其中在第一有源區域上形成固體掩 模且在第四有源區域上形成構圖的或條狀掩模；
圖3描述了圖2之後的處理，其中執行非晶化注入以在第二和第 三有源區域中形成非晶矽且在第四區中形成非晶半導體的條狀區域；
圖4是圖3中描述的晶片的頂視圖，強調了第四有源區域的應變圖5描述了圖3之後的處理，其中在晶片上形成拉伸應力器層；
圖6描述了圖5之後的處理，其中構圖拉伸應力器層以在晶片的
第三有源區域上保留一部分壓縮應變；
圖7描述了圖6之後的處理，其中執行退火以使非晶半導體再結
曰
曰曰5
圖8描述了圖7之後的處理，其中移除壓縮應力器結構的保留部
分；
圖9描述了圖8之後的處理，其中形成隔離結構以隔離不同的有 源區域；以及
圖IO描述了圖9之後的處理，其中在每個有源區域中形成電晶體 器件。
本領域的技術人員應理解，為了簡化和清楚而示例性的說明附圖 中的元件，且附圖中的元件無需按比例繪製。例如，附圖中某些元件 的尺寸可以相對於另一些元件被放大以增進對本發明實施例的理解。
具體實施例方式
一方面，這裡公開的半導體製造工藝適於使用絕緣體上半導體 (SOI)晶片。晶片的有源層是在掩埋氧化物(BOX層)上具有第一和 第二區域的雙軸應變有源層。第二區域的一部分被非晶化以在第二區 域中形成非晶半導體來改變第二區域內的至少一個應變分量。然後， 可以將晶片退火以使非晶半導體再結晶。接著，在第一區域中形成第 一類型的電晶體(例如NMOS)，以及在第二區域中形成第二類型晶 體管(例如PMOS)。在一些執行過程中，處理有源層的第三和可能的 第四區域以改變它們的應變特性，所有四個有源層區域的應變特性彼 此不同。可以在第三有源層區域上形成犧牲應變結構。犧牲應變結構 可以是拉伸或壓縮應變結構。當具有犧牲應變結構的晶片被適當退火 時，它的應變特性會轉移到或反映到第三有源層區域或在第三有源層 區域內。第四有源層區域可以在平行於電晶體應變的寬度方向的條中非晶化以產生在寬度方向上的單軸應力。接著，優選地在相鄰的有源 層區域之間形成隔離結構。
現在來看附圖，圖1是半導體晶片101在集成電路的製造初期的
局部橫截面圖。圖1中描述的晶片101是絕緣體上半導體(SOI)晶片， 其中半導體有源層106在掩埋氧化物(BOX)層104上。BOX層104 位於體襯底102上。有源層106優選地為結晶矽。然而，在其他實施 例中，有源層106可以包括矽化合物，如鍺矽、碳化矽或諸如砷化稼 的其他化合物半導體。
在某些實施例中，晶片101是有源層106呈現雙軸應變的應變S01 (SSOI)晶片。晶片101也可以是厚SSOI晶片，其中雙軸應變有源層 106是具有厚度在大約10至100nm範圍內的矽層。
在本公開中最詳細地討論的本實施例中，有源層106呈現的雙軸 應變是雙軸拉伸，意味著處於圖1描述的工藝階段的有源層106在第 一方向呈現拉伸應變，即，平行於橫截面平面的方向，在這裡該方向 有時被稱為溝道方向。此外，如圖1描述的有源層106在第二方向呈 現拉伸應變，其是垂直於橫截面平面的方向並且在這裡有時被稱為寬 度方向。其他實施例可以從雙軸應變有源層開始，該應變有源層在一 個方向是拉伸應變且第二方向是壓縮應變的情況下是雙軸壓縮或雙軸 應變的。
附圖中示例的實施例強調適於形成四種類型應變SOI有源層區域 110—;i至110-4(這裡一般或共同地稱為有源層區域IIO)的工藝，其中每 個有源層區域110呈現出不同的應變特性。然而，半導體製造領域的 技術人員應該意識到在任何特定的實現方實中需要四種不同類型的應 變條件的任何組合。
現在來看圖2，在有源層106上形成注入掩模112。在描述的實施方式中，注入掩模112包括位於第一有源層區域110-1上的固體的或連 續的掩模部分114和位於第四有源層區域110-4上的條狀掩模部分 116。圖2中描述的掩模112暴露第二和第三有源層區域110-2和110-3。 掩模112優選通過使用傳統的光刻膠和光刻處理形成。然而，在其他 實施例中，掩模112可以是硬掩模(例如，氧化物或氮化物掩模)。 圖2通過橫截面平面內的矢量示出與每個有源層區域110-1至110-4相 關聯的應變分量並且"點"代表垂直於橫截面平面的應變矢量。
轉向圖3，在沒有被掩模112保護的有源層106的非晶化部分執 行非晶化注入120。特別是相對於如圖3所示的掩模112，注入120中， 非晶化注入120在暴露的有源層106部分中製作非晶半導體材料125。 非晶化注入120優選使用適合的"重"注入種類(例如，Ge、 Ga或Xe)， 使用大約3至45KeV範圍內的注入能量來執行，其根據有源層的厚度 (較低能量用於較薄有源層)和大約Ixl015-5xl015cm—2範圍內的注入劑 量來按比例迸行—非晶記。所示，——非晶豐導體區域1—25 —終—正在垂 直放置在BOX層104上方的位置處。也就是說，非晶注入區域125的 深度小於有源層106的厚度。優選地，注入120被設計成在非晶區域 125下留有結晶材料層127。
如應變矢量分量所示，非晶化注入125改變晶片101的應變特性。 具體地，非晶化注入120消除有源層區域110-2和110-3中的應變分量 和有源層區域110-4中的溝道方向應變分量。參考圖4，晶片101的頂 視圖示出在第一有源層區域110-1中的雙軸拉伸應變和在第四有源層 區域110-4中的寬度方向應變分量，而有源層區域110-2和有源層區域 110-3在非晶化注入之後是基本上無應變的。圖4的頂視圖示出取向在 第四有源層區域110-4中的條狀非晶化，使得結晶有源層的連續條在寬 度方向上延伸穿過該區域。其他實施方式可以使用取向垂直於條狀掩 模116的方向的條狀掩模(例如，取向平行於溝道方向)。
在圖5中，在晶片101上形成拉伸應力器130。在描述的實施例中，在形成電介質層130之前，在晶片101上形成襯墊氧化物129。在 一個實施例中，拉伸應力器130是強拉伸的氮化矽，且襯墊氧化物129 是CVD二氧化矽。澱積拉伸應力器層130的方式是實施細節。可以改 變氮、氫的濃度和其他工藝參數以控制與拉伸應力器層130相關聯的 拉伸量。
圖6中，使用傳統的光刻和蝕刻處理來構圖拉伸應力器層130以 形成位於有源層區域110-3上的拉伸應力器結構133。通過結構中描述 的應變矢量指示拉伸應力器結構133的拉伸應變特性，用矢量的箭頭 指示彼此遠離。拉伸應力器結構133將用於在下面的有源層區域110-3 中引入壓縮應變，其通過指向彼此的矢量的箭頭來描繪。
現在來看圖7，執行退火135以使非晶半導體125再結晶。退火 的時間和溫度優選為足以達到使非晶半導體125基本完全再結晶。在 一個實施例中，退火135包括保持在大約900至115(TC的溫度範圍內， 持續時間為大約15至30分鐘的中性或惰性環境(例如N2或氬氣)中 加熱晶片101。除了使先前的非晶半導體區域125再結晶以外，退火當 在拉伸應力器結構133位於非晶半導體125上的情況下執行時導致應 變轉換效應，其中結構133中的拉伸應變在再結晶的有源層區域110-3 中產生如壓縮應變矢量137指示的壓縮。
參考圖8，拉伸應力器結構133已經被移除。因此，如圖8所描 述的晶片101包括在四個有源層區域110-1至110-4的每一個中的四個 不同的應變特性。在一個實施例中，四個有源層區域110中的每一個 用於如下面更詳細描述的不同類型的器件類型。具體地，第一有源層 區域110-1保持在雙軸拉伸應變下，且適合作為在雙軸拉伸應變區域中 呈現出高的載流子遷移率的NMOS電晶體的有源層區域。如圖8所示 的第二有源層區域110-2不呈現明顯的拉伸或壓縮應變。在壓縮結構 133充分拉伸的實施例中，如圖8所示的有源層區域110-3處於雙軸壓 縮狀態。另一方面，有源層區域110-4處於單軸拉伸狀態，呈現出很少或無溝道方向應變。如圖8所示，在移除拉伸應力器結構133之後， 仍然保留襯墊氧化物129。在一些實施例中，在進行任何附加處理之前 條形化或以其他方式移除襯墊氧化物129。在一些實施例中，在任何進 一步處理之前由熱氧化物或其他電介質層代替襯墊氧化物129。
在圖9中，隔離結構145-1至145-3 (這裡一般或共同地稱為隔離 結構145)。隔離結構145優選地為從晶片101的上表面垂直延伸到下 面的BOX層104的二氧化矽或其他適合的電介質或電介質的組合的淺 溝槽隔離結構。如它們的名字所示，隔離結構145在相鄰的有源層區 域140之間提供基本上完全的物理和電隔離。
現在來看圖IO，描述了集成電路IOO的一部分。在描述的實施例 中，集成電路IOO包括電晶體或開關150-1至150-4。在一個實施例中， 第一電晶體150-1是形成在雙軸拉伸應變有源層區域140-1上的NMOS 電晶體，第二電晶體150-2是形成在有源層區域140-2上方的PMOS 器件，其不呈現大量的拉伸或壓縮應變，第三電晶體150-3是形成在雙 軸且壓縮應變的有源層區域140-3上的另一 PMOS器件，第四電晶體 150-4是形成在單軸拉伸應變有源層區域140-4上的PMOS電晶體，其 中單軸拉伸應變的方向垂直於橫截面平面。
因此，上述處理使用壓力操作以製造具有不同性能特性的多種類 型的PMOS電晶體。在不改變布局和/或PMOS的閾值電壓調整注入的 情況下就可以獲得不同類型的PMOS電晶體，從而使NMOS:PMOS比 例能夠最優化。例如，上述作為PMOS電晶體區域的三個有源層區域 110-2至110-4中的每一個可以用於具有不同柵極長度(Lg)的PMOS晶 體管。可以在雙軸應變有源層區域110-3中製造用於快速邏輯電路中的 需要最短Lg的PMOS電晶體。可以在無應變的第二有源層區域110-2 中實現用於6-電晶體(6T)單元的PMOS電晶體，其中與相對較弱PMOS 電晶體相比NMOS電晶體為較強器件，而長溝道PMOS電晶體適合制 造在第四有源層區域110-4中(例如具有超過100nm的Lg的電晶體)。
10在前面的說明書中，已經參考具體實施例描述了本發明。然而， 本領域的普通技術人員應該意識到可以在不脫離如下面的權利要求闡 明的本發明的範圍的情況下進行不同的修改和改變。例如，儘管在具 有單柵極的電晶體的情況下示出了描述的實施例中,但是在此描述的應
變工程可以擴展為多柵極器件，如浮置柵極器件和其他非易失單元晶 體管。如其他例子，儘管示例的例子使用拉伸應變的初始材料，但是 其他實施例可以結合使用處於雙軸壓縮應變、單軸應變等的初始材料。 因此，說明書和附圖意在示例而非限制，並且所有這些的修改被包括 在本發明的範圍內。
以上參照特定實施例描述了益處、其他優點和對問題的解決方案。 但是，益處、優點、對問題的解決方案以及可以引起任何益處、優點 或解決方案發生或使其變得更突出的任何元件不能解釋為對任何或所 有權利要求的嚴格、所需或必要特徵或元件。如這裡所使用的術語"包 括"、"包含"或它們的任何其他變型意指涵蓋非排他性的包含物，使得 包括一系列元件的工藝、方法、產品或設備不包括僅有那些元件，而 還可以包括沒有明顯列出或該工藝、方法、產品或設備所固有的其他 元件。
權利要求
1. 一種用於絕緣體上半導體(SOI)晶片的半導體製造工藝，該絕緣體上半導體(SOI)晶片包括在掩埋氧化物(BOX層)上具有第一和第二區域的雙軸應變有源層，所述工藝包括非晶化所述第二區域的一部分，以在所述第二區域中形成非晶半導體；退火所述晶片，以使所述非晶半導體再結晶；以及製造所述第一區域中的第一類型電晶體和所述第二區域中的第二類型電晶體，其中所述第一和第二類型電晶體的傳導類型不同。
2. 如權利要求l所述的工藝，進一步包括在所述非晶化之後和所述退火之前，非晶化所述有源層的第三區域且在所述第三區域上形成犧牲應變結構；以及 在所述第三區域中形成第三類型電晶體。
3. 如權利要求2所述的工藝，其中形成所述犧牲應變結構的步驟包括在所述第三區域上形成拉伸應力器結構。
4. 如權利要求3所述的工藝，還包括在製造所述第一和第二類 型電晶體之前，移除所述犧牲應變結構。
5. 如權利要求4所述的工藝，還包括非晶化第四區域的構圖部 分，和形成第四類型電晶體。
6. 如權利要求l所述的工藝，其中所述非晶化構圖部分包括取向在所述第四類電晶體寬度方向上的條。
7. 如權利要求l所述的工藝，其中所述非晶化部分的深度小於所述有源層的厚度。
8. —種半導體製造工藝，包括選擇性地非晶化半導體晶片的有源層，以改變所述有源層的選擇 區域的應力特性；退火所述有源層，以使所述選擇區域再結晶； 在所述第一和第二區域之間形成隔離電介質；以及 在所述第一和第二區域上方形成柵極電介質。
9. 如權利要求8所述的方法，其中所述有源層是具有厚度在大約 10至100nm範圍內的矽層。
10.如權利要求8所述的方法，其中非晶化所述有源層的步驟包括 將惰性種類離子注入到所述有源層的選擇區域內。
11. 如權利要求8所述的方法，還包括在所述非晶化之後且所 述退火之前，在所述有源層的選擇區域上形成應力器。
12. 如權利要求11所述的方法，其中形成所述應力器的步驟包括 形成氮化矽的拉伸應力器。
13. 如權利要求12所述的方法，其中形成所述氮化矽拉伸應力器 的步驟包括在所述選擇區域的至少一部分上選擇性地形成所述應力 器。
14. 如權利要求8所述的方法，其中選擇性地非晶化所述有源層的步驟包括構圖所述有源層的區域上的掩模，其中所述掩模包括條 狀掩模，該條狀掩模取向為允許結晶有源層的連續條在所述寬度方向 上延伸穿過所述有源層。
15. 如權利要求8所述的方法，其中所述有源層是包括第一區域和第二區域的雙軸應變有源層，並且其中選擇性地非晶化所述有源層 的步驟包括非晶化所述第二區域同時保持所述第一區域內的雙軸應變。
16. 如權利要求15所述的方法，還包括隨後形成所述第一區域中的NMOS電晶體和所述第二區域中的PMOS電晶體。
17. —種半導體製造工藝，包括提供晶片，該晶片包括掩埋氧化物層上的雙軸應變有源層； 非晶化所述晶片的第二區域，以基本上消除所述第二區域內的至少一個應變分量，同時保持第一區域內的雙軸應變；以及形成所述第一區域中的第一傳導類型的第一電晶體和所述第二區域中的第二傳導類型的第二電晶體。
18. 如權利要求17所述的方法，還包括在所述非晶化以及此後 退火所述晶片之後，在所述第二區域上形成應力器結構，以使所述有 源層再結晶。
19. 如權利要求17所述的方法，其中非晶化所述第二區域的步驟包括在所述第二區域上形成條狀掩模，所述條狀掩模取向在所述第 二電晶體的寬度方向上。
20. 如權利要求n所述的方法，其中所述雙軸應變有源層是拉伸雙軸應變層且其中所述第一電晶體是NMOS電晶體以及所述第二晶體 管是PMOS電晶體。
全文摘要
一種優選使用絕緣體上半導體(SOI)晶片(101)的半導體製造工藝。該晶片的有源層(106)是雙軸應變的，並且具有第一(110-1)和第二區域(110-2)。第二區域(110-2)被非晶化以改變它的應變分量。退火晶片以使非晶半導體再結晶。分別在第一區域和第二區域中製造第一和第二類型電晶體(150-1、150-2)。可以處理有源層的第三(110-3)和可能的第四區域(110-4)以改變它們的應變特性。可以在第三區域上形成犧牲應變結構(130)。該應變結構可以是壓縮的。當適當退火具有應變結構的晶片時，它的應變特性可以被反映在第三有源層區域(110-3)中。第四有源層區域(110-4)可以在平行於電晶體應變的寬度方向上延伸的條中非晶化以產生寬度方向上的單軸應力。
文檔編號H01L21/84GK101454894SQ200780019691
公開日2009年6月10日 申請日期2007年4月24日 優先權日2006年5月30日
發明者布賴恩·A·溫斯特德, 維克託·H·瓦塔尼安, 翁-耶·希恩 申請人:飛思卡爾半導體公司