用可棄式間隔物提高的源極與漏極工藝的製作方法

2023-12-07 01:19:26

專利名稱：用可棄式間隔物提高的源極與漏極工藝的製作方法
技術領域：
本發明是有關於半導體製造的領域；更詳而言之，本發明是有關 具有提高的源極與漏極區域的半導體裝置的形成。
背景技術：
目前，深次微米互補式金氧半導體(CMOS)是用於極大規模集成電 路(ULSI)裝置的主要技術。在過去二十年間，縮小CMOS電晶體的尺 寸以及增加在集成電路(IC)上的電晶體密度，己成為微電子產業的首要 重點。ULSI電路可包含CMOS場效應電晶體(FETS)，場效應電晶體具 有設置在漏極與源極區域之間的半導體柵極。漏極與源極區域通常是 以P型摻雜物(硼)或N型慘雜物(磷)重濃度摻雜(heavily doped)。漏極 與源極區域一般包含有淺源極與漏極延伸區域，淺源極與漏極延伸區 域是部份地設置於該柵極的下方以提升電晶體效能。淺源極與漏極延 伸區域有助於達成對短溝道效應(short-channel effect)的抗性 (immunity),短溝道效應會劣化N溝道及P溝道電晶體兩者的電晶體效 能。短溝道效應可造成臨限電壓下滑(threshold voltage roll-off)以及漏極 誘發能障衰退(drain-inducedbarrier-lowering)。因此，當電晶體變為更 小時，淺源極與漏極延伸區域以及因而短溝道效應的控制尤其重要。
隨著設置在IC上的電晶體的尺寸縮小，具有淺、極淺源極漏極延 伸區域的電晶體變得更加難以製造。例如，小型電晶體可能需要具有 結深度(junction depth)小於30納米(nm)的極淺源極與漏極延伸區域。利 用習知的製造技術來形成具有小於30 nm的結深度的源極與漏極延伸 區域是非常困難的。習知的離子注入技術難以維持淺源極與漏極延伸 區域，因為在離子注入期間產生於主體(bulk)半導體襯底中的點缺陷 (point defect)會造成摻雜物更容易擴散(瞬間增益擴散,transient enhanced diffbsion, TED)。該擴散通常使源極與漏極延伸區域垂直地向
下延伸至該主體半導體襯底中。此外，習知離子注入和擴散摻雜技術 使位於IC上的電晶體易受短溝道效應影響，而導致延伸深入至該襯底
中的摻雜物濃度呈現尾型分布(tail distribution)。
為克服這些困難，源極與漏極區域可通過選擇性矽外延而提高， 以使與源極與漏極接觸件(contact)的連接較不困難。提高的源極與漏極 區域提供額外的材料予接觸件矽化工藝(contact silicidation process)以 及提供降低的深源極/漏極結電阻和源極/漏極串聯電阻。
採用可棄式間隔物的提高的源極/漏極工藝已經被使用，但是並不 適用於當尺寸降低至及小於例如65 nm技術節點的情況。圖16a至16c 以及圖17a至17d繪示了這些方法的一些疑慮。
於圖16a中，柵極電極72設置於襯底70上。於選擇性外延成長 (selective epitaxial growth, SEG)工藝期間，矽氮化物覆蓋物(cap)74適用 以保護多晶矽柵極電極72免於非期望的矽成長。該SEG工藝對於矽 氮化物有選擇性，因此，在該SEG工藝期間，矽不會成長在該柵極電 極72的頂部。
使用氧化物(例如TEOS)或LTO氧化物來形成氧化物襯墊 (liner)76。於形成該氧化物襯墊76之後，由例如矽氮化物形成一對側 壁間隔物78。矽氮化物間隔物78的形成通常經由沉積矽氮化物層及之 後進行幹蝕刻而達成。
在該SEG工藝之前，需要進行溼蝕刻(例如HF(氫氟酸)溼蝕刻)， 以去除該氧化物襯墊76之氧化物。由於外延矽只成長在矽表面上，因 此需要去除該氧化物。於該襯底70上存在有該氧化物襯墊76會防止 此成長且防止形成提高的源極/漏極。
由於該氧化物襯墊76是介於該氮化物覆蓋物層74和氮化物間隔 物78之間，在HF溼蝕刻期間，可能會被蝕刻出凹洞(cavity)。此凹洞 可能會到達該多晶矽柵極電極72。因為在HF中TEOS或LTO快速地 蝕刻，有高的機率暴露出該多晶矽柵極電極72的左上角和右上角。由 於該多晶矽柵極電極72的角的暴露，提高的源極/漏極80的形成引起 鼠耳狀物(mouse-likeear)82形成，如圖16b所示。耳狀物82是非常不 想要的。
現在參考圖16c，去除可棄式氮化物間隔物78以容許環狀及延伸
注入物。然而，耳狀物82有效地阻擋注入物被適當地施行。因此，該 裝置變成無法使用或是至少嚴重地受損的。
形成提高的源極/漏極的另一個方法是避免使用沉積的氧化物襯 墊，而是使用熱成長的氧化物作為替代。然而，如下文中很快將會理 解的，由於較薄的氮化物覆蓋物無法從氮化物間隔物蝕刻倖存，而較 厚的氮化物間隔物造成環狀離子注入工藝的遮蔽效應，因此，該方法 並不是可依比例調整的(scalable)。
現在參考圖17a至17d，柵極電極92是形成於襯底90上。氮化物 覆蓋物94設置於該多晶矽柵極電極92的頂部上。熱成長氧化物襯墊 96，且該氧化物襯墊96不覆蓋該矽氮化物覆蓋物94。於該熱成長氧化 物96上設置可棄式側壁間隔物98。
圖17b繪示在理想的工藝中在形成提高的源極/漏極之後的圖17a 的結構。然而，於間隔物蝕刻工藝中，該覆蓋物層94的頂部被部份地 蝕刻，以致該覆蓋物層94不能如所想要的方式縮小(scaleddown)。該 覆蓋物層的氮化物流失(nitride loss)是與間隔物蝕刻工藝的過蝕刻(over etch)相關。氮化物覆蓋物流失的結果繪示於圖17c，其中形成有"鼠耳 狀物"102。'於該圖中，經由氮化物去除蝕刻工藝去除氮化物間隔物98。 鼠耳狀物102使環狀注入工藝無法順利達成。使該覆蓋物94變厚的另 一種方式是使該覆蓋物94維持薄且使間隔物98變得更窄，以使氮化 物間隔物的去除不造成在SEG工藝之前暴露出該多晶矽柵極電極92 之頂部的過蝕刻。然而，如圖17d所示，使用薄的氮化物間隔物導致 該多晶矽柵極電極92與提高的源極漏極區域100之間的空隙不足。由 於提高的源極漏極100造成遮蔽效應，通常以高傾斜度(tilt)施行的環狀 注入物將無法有效地施行。換言之，提高的源極/漏極的邊緣太靠近該 多晶矽柵極電極12的側壁。

發明內容
需要有一種利用可棄式間隔物工藝形成提高的源極/漏極的方法， 該可棄式間隔物工藝對小尺寸而言是可依比例調整的(scalable)並且允
許對源極/漏極延伸區域與環狀注入物的適當注入。
本發明的實施例提供一種形成提高的源極/漏極區域的方法以滿足 此需求及其它需求，該方法包含下列步驟在襯底上形成柵極電極； 以及在該柵極電極的各個側壁上形成雙可棄式間隔物(double disposable spacers)。在該襯底上形成提高的源極與漏極區域之後，去除 雙可棄式間隔物。
本發明的其它實施例提供一種形成半導體配置的方法，亦滿足前 述需求，該方法包含下列步驟在柵極電極上形成第一可棄式間隔物; 以及在該第一可棄式間隔物上形成第二可棄式間隔物。形成提高的源 極/漏極區域，以及去除第一及第二可棄式間隔物。
由本發明的下列詳細說明及所附的圖式，本發明的前述及其它特 徵、方面、以及優點，將變得更加明確。


圖1至6顯示根據本發明某些實施例在許多連續工藝步驟期間的 半導體晶片的部份的示意截面圖7至15繪示根據本發明的其它實施例用於形成提高的源極/漏極 區域的工藝中的連續步驟；
圖16a至16c繪示採用可棄式間隔物以形成提高的源極/漏極區域 的先前技術的方法；以及
圖17a至17d顯示利用可棄式間隔物形成提高的源極/漏極區域的 另一先前技術的方法。
具體實施例方式
本發明提出並解決關於在半導體裝置中形成提高的源極/漏極區域 的問題，包括用於產生提高的源極/漏極的習知工藝所造成的關於源極 漏極延伸區域注入以及環狀注入的問題。尤其是，本發明通過採用雙 可棄式間隔物而提供可依比例調整性(scalability)，其中第一對間隔物是 於SEG工藝期間保護多晶矽柵極電極免於暴露。此防止形成鼠耳狀物， 且亦允許維持為薄的矽氮化物覆蓋物層的同時，允許有寬的矽氮化物 側壁間隔物。此寬的矽氮化物側壁間隔物，在蝕刻及去除可棄式間隔 物之後，容許提高的源極/漏極與該多晶矽柵極電極的側邊分隔足夠且 可調的距離。此分隔以及防止鼠耳狀物或其它矽在該多晶矽柵極電極
上過度成長，容許用於源極/漏極延伸區域的形成和環狀注入物的未受 阻的離子注入。
圖1至6繪示根據本發明的某些實施例於半導體製造工藝中的連 續步驟。以概要描述方式繪示半導體晶片的截面。於圖1中，柵極電 極14是形成於襯底10上，該襯底10例如主體矽襯底、絕緣層上覆矽 (silicon-on-insulator)襯底等。該柵極電極14包括由適當的柵極介電材 料(例如，氧化物、高k材料等)製成的柵極介電層12。覆蓋物層16設 置於該多晶矽柵極電極14上。該覆蓋物層16可由在選擇性外延成長 (SEG)工藝期間會保護該柵極電極14的表面的適當材料製成。適當材 料的實例為例如矽氮化物。可以將該覆蓋物層16製得相當薄，因為本 發明提供的方法中不需要於該多晶矽柵極電極14上設置厚的覆蓋物 層。於此例示性實施例中，該覆蓋物層16可以制為例如介於5nm至 30nm之間，且於某些特定實施例中，約為20nm。可通過習知的技術 (例如，CVD沉積)形成該多晶矽柵極電極14及該覆蓋物層16，之後進 行該多晶矽柵極電極14及該覆蓋物層16的圖案化及蝕刻。
圖2顯示相繼形成氧化物層18和第一可棄式間隔物20之後的圖1 的結構。該氧化物層18直接接觸該柵極電極14的側壁。於所述實施 例中，該氧化物層18為熱成長的氧化物，且因此，當覆蓋物層16是 由氮化物所形成時，該氧化物層18不會形成於該覆蓋物層16上。該 氧化物層18可以習知的方式熱成長。厚度可介於約10埃(angstrom)至 約50埃之間，且於特定實施例中為約35埃。
在該氧化物層18中形成該熱成長氧化物之後，於該氧化物層18 上形成第一可棄式間隔物20。於該例示性實施例中，第一可棄式間隔 物20是由例如氮化物製成。可棄式間隔物20可以被視為偏位間隔物 (offset spacer),且可以被製得相當薄，例如5至10nm。可以採用習知 的間隔物形成工藝來產生第一可棄式間隔物20，該工藝包括薄氮化物 的沉積以及各向異性蝕亥U(anisotropic etching)。
在該氧化物層18上形成第一可棄式間隔物20之後，如圖3所示， 沉積相當厚的氧化物襯墊22。例如，該氧化物襯墊22厚度可介於約 70至約80埃之間，然而，亦可採用其它厚度而未悖離本發明。
由於偏位間隔物20非常薄，故蝕刻工藝能夠停止在該氧化物層18
之熱成長氧化物上。因而自動地導致對於該SEG外延工藝而言完全隔 離的該多晶矽柵極電極14。由於在該間隔物蝕刻之前該氮化物層20 是很薄的，故可以使過蝕刻最小量化(minimal)，其造成在蝕刻之前該 柵極電極12的頂部上存在的該氮化物間隔物層下方的該矽氮化物覆蓋 物層16的最小量消耗。間隔物20的薄度提供非常小的技術節點(例如， 65 nm及以下)所需的工藝範圍(process window)。由於在形成該第一可 棄式間隔物20期間所消耗的覆蓋物層的氮化物很少，該覆蓋物層16 可以維持相當薄，而有益於窄柵極(例如，於65nm技術節點中，Lp。ly# 30nm)的柵極圖案化。為克服這些疑慮，提供一種雙可棄式間隔物配置。
於圖3中，第二可棄式間隔物24形成於該氧化物襯墊22上。第 二可棄式間隔物24是由例如矽氮化物製成的，且可以習知方式形成， 例如通過沉積氮化物層及蝕刻。由於該氮化物覆蓋物層16受到保護， 可使該氮化物覆蓋物層16保持相當薄而同時可將第二可棄式間隔物 24維持為寬的，以於提高的源極/漏極與該多晶矽柵極電極14的側邊 之間提供足夠的空間。
在形成第二可棄式間隔物24之後，通過習知的氧化物蝕刻，蝕刻 該氧化物襯墊22，產生圖4的結構。此蝕刻具有自該襯底10的表面去 除該氧化物襯墊22及該氧化物層18的效果。
自該襯底10的表面去除該氧化物襯墊22及該氧化物層18之後， 施行選擇性外延成長工藝以產生提高的源極/漏極區域26，如圖5所示。 該SEG工藝可為如習知者。在此工藝期間，第一可棄式間隔物20和 該氮化物覆蓋物層16防止矽成長於該多晶矽柵極電極14上。同時， 相當寬的間隔物24是於提高的源極/漏極區域26的邊緣與該多晶矽柵 極電極14之間產生適當的分隔距離。
然後，組合或連續進行氮化物及氧化物蝕刻，以產生圖6的結構。 例如，去除雙可棄式間隔物20、 24用的組合熱磷酸溼蝕刻以及HF溼 蝕刻可以用於去除氧化物層18、 22。通過雙可棄式間隔物20、 24的使 用，產生了相當寬的開口區域，且開口區域在後續的形成工藝中可能 發生的環狀離子注入(利用高傾斜的方式)期間避免掉遮蔽效應。由於第 一可棄式間隔物20已經與該多晶矽柵極電極14完全隔離，故沒有產 生如先前技術中所形成的鼠耳狀物的危險。第二可棄式間隔物的尺寸
是可調的，無關於該氮化物層16的尺寸，因此，解決了關於環狀注入 物之遮蔽效應的問題。同時，該第一組可棄式間隔物解決了關於鼠耳 狀物的問題。在提高的源極/漏極形成之後，可採用習知的工藝以完成 該半導體裝置的形成。
圖7至15繪示用以於半導體裝置中形成提高的源極/漏極的本發明 的其它實施例的連續步驟。
於圖7中，柵極電極34已形成於襯底30上，其中設置有柵極介 電質32。於某些實施例中，該柵極電極34為多晶矽柵極電極。由例如 矽氮化物製成的覆蓋物層36設置於該多晶矽柵極電極34上。該覆蓋 物層36可以製得薄，如圖1至6的實施例。與前述的實施例不同地， 該覆蓋物36的頂部上設置有硬掩模(hardmask)38。該硬掩模可以由與 該覆蓋物36不同的適當材料製成。例如，適當的硬掩模材料可為例如 矽氧化物。然而，可以採用其它適當的材料，而未悖離本發明的範圍。 如前文關於圖1的實施例所述者，可以採用習知的方法來產生圖7所 繪示的堆棧(stack)。
圖8繪示覆蓋在圖7的堆棧上的矽氮化物層40形成後的圖7的結 構。矽氮化物層40作為該第一可棄式間隔物，如於後文中將變得更明 確者。可以通過習知方法形成該薄的氮化物層40，其例如可介於5至 20nm之間，且於某些實施例中為約10nm。該氮化物層40覆蓋該柵 極電極34的側壁，'且亦覆蓋該覆蓋物36與該硬掩模38。
在該薄的矽氮化物層40沉積之後，沉積氧化物襯墊42。該氧化物 襯墊42為例如高溫氧化物(HTO)。適合的厚度為例如約3至10 nm， 且尤其是於某些實施例中為約5 nm。可以使用習知的方法來形成該高 溫氧化物。此結構系繪示於圖9中。
圖10顯示在間隔物層44沉積之後的配置，該間隔物層44由矽氮 化物(例如，SbHO製成。相較於前述的層40、 42，該間隔物層44是相 當厚的。該間隔物層44的例示性厚度為約50nm，且可於例如約20 至約100nm的範圍。
在該間隔物層44沉積之後，進行習知的蝕刻工藝以由該間隔物層 44的矽氮化物產生第二可棄式間隔物46。所採用的蝕刻化學優先蝕刻 該氮化物，且不會實質地蝕刻該氧化物。因此，於此步驟中，該氧化
物襯墊42被保留住。第二可棄式間隔物46是可調的以提供想要的寬 度，且因此於將形成的提高的源極/漏極與該多晶矽柵極電極34的側邊 之間可達成想要的分隔。此結構繪示於圖11中。
於圖12中，進行溼蝕刻以去除該氧化物襯墊42中的氧化物。然 後，進行氮化物蝕刻，以由該襯底30的表面去除該氮化物薄層40。此 時，該硬掩模38保護該相當薄的氮化物覆蓋物層36，且於該多晶矽柵 極電極34的側壁上的氧化物及氮化物的組合防止鼠耳狀物的形成。該 襯底30現在則暴露於第二可棄式間隔物46之外。
圖13顯示在選擇性外延成長(SEG)工藝的產生提高的源極/漏極48 之後的圖12的結構。進行習知的SEG工藝以產生提高的源極/漏極48。 因為該多晶矽柵極電極34的側壁及頂部受到保護，故防止在此區域形 成鼠耳狀物。
然後，進行氮化物蝕刻，其結果繪示於圖14中。該氮化物蝕刻去 除第二可棄式間隔物46。之後進行蝕刻步驟(如圖15所示)，以去除例 如該硬掩模及該氧化物襯墊42的殘餘物中所含的氧化物。在去除該氧 化物之後，通過氮化物蝕刻而去除該氮化物覆蓋物層36以及第一可棄 式間隔物40的殘餘物。此舉留下與圖6的先前實施例中所示的相同的 結構。然後，可以進一步進行該半導體裝置的處理，例如源極/漏極延 伸區域注入以及環狀注入，而不用擔憂因提高的源極/漏極太靠近該多 晶矽柵極電極的側壁而產生的鼠耳狀物或遮蔽效應會非期望地阻擋注 入物。
本發明因此提供形成提高的源極/漏極的適於製造的方法，其可以 應用於65nm及65nm以下的技術，以及大於65 nm的技術。本發明 的達成，無須包含半導體裝置的後續處理(包括源極/漏極延伸區域注入 和環狀注入)。
雖然已詳盡地描述和敘述本發明，可清楚地了解其系僅用於解釋 及例示而非用於限制，本發明的範圍僅由所附的權利要求書予以限制。
權利要求
1.一種形成提高的源極與漏極區域的方法，包括下列步驟在襯底(10，30)上形成柵極電極(14，34)；在該柵極電極(14，34)的各個側壁上形成雙可棄式間隔物(20，24，40，46)；在該襯底(10，30)上形成提高的源極/漏極區域(26，48)；以及去除雙可棄式間隔物(20，24，40，46)。
2. 如權利要求1所述的方法，還包括在形成雙可棄式間隔物 (20， 24， 40， 46)之前，在該柵極電極(14)上形成覆蓋物(16， 36)。
3. 如權利要求2所述的方法，其中，形成雙可棄式間隔物 (20， 24， 40， 46)的步驟包括在該柵極電極(14)上形成第一氮化物間隔 物(20， 40)。
4. 如權利要求3所述的方法，其中，形成該雙可棄式間隔物 (20， 24， 40， 46)的步驟包括在第一氮化物間隔物(20， 40)上形成氧化物 襯墊(22， 42)。
5. 如權利要求4所述的方法，其中，形成雙可棄式間隔物 (20， 24， 40， 46)的步驟包括在該氧化物襯墊(22)上形成第二氮化物間 隔物(24， 46)。
6. 如權利要求5所述的方法，還包括在形成第一氮化物間隔物 (40)之前，在該覆蓋物(36)上形成硬掩模(38)。
7. 如權利要求6所述的方法，其中，形成第一氮化物間隔物(40) 的該步驟包括形成氮化物層(40)，該氮化物層直接接觸該柵極電極(34) 的側壁並且覆蓋該硬掩模(38)及該覆蓋物(36)。
8. 如權利要求5所述的方法，還包括形成直接接觸該柵極電極(14)的側壁的氧化物層(18);以及在該氧化物層(18)上形成該等第一 氮化物間隔物(20)。
9. 如權利要求8所述的方法，其中，去除雙可棄式間隔物(20，24) 的步驟包括進行一系列的氮化物及氧化物蝕刻，以去除第一及第二氮 化物間隔物(20，24)、該氧化物層(18)、該氧化物襯墊(22)、以及該覆 蓋物(16)。
10. 如權利要求7所述的方法，其中，去除雙可棄式間隔物(40， 46) 的步驟包括進行一系列的氮化物及氧化物蝕刻，以去除第一及第二氮 化物間隔物(40，46)、該氧化物襯墊(42)、該硬掩模(38)、以及該覆蓋 物(36)。
全文摘要
一種用以在半導體製造過程中形成提高的源極與漏極區域(26，48)的方法，其採用雙可棄式間隔物(20，24，40，46)。在該第一及第二可棄式間隔物(20，24，40，46)之間提供沉積的氧化物(22，42)，且該沉積的氧化物是在幹蝕刻該較大的第二可棄式間隔物(24，46)的過程中適用以保護柵極電極(14，34)、第一可棄式間隔物(20，40)、以及覆蓋層(cap layer)(16，36)。從而防止鼠耳狀物(mouse ear)，而第二可棄式間隔物(24，46)的使用是在環狀(halo)離子注入的過程中避免遮蔽效應(shadow-effect)。
文檔編號H01L21/336GK101194350SQ200680020111
公開日2008年6月4日 申請日期2006年4月19日 優先權日2005年6月8日
發明者H·鍾, J·范米爾 申請人:先進微裝置公司