一種cmos壓控振蕩器的製造方法
2023-12-05 15:08:26 1
一種cmos壓控振蕩器的製造方法
【專利摘要】本實用新型提供了一種CMOS壓控振蕩器,包括互補交叉耦合電晶體差分對和LC並聯諧振迴路;所述LC並聯諧振迴路的兩端分別與互補交叉耦合電晶體差分對的差分輸出端VOUT+、差分輸出端VOUT-連接;本實用新型提出了一種新的可變電容結構,其中包括三對並聯連接的增強型PMOS可變電容管和兩個電壓轉換器,該電壓轉換器除產生初始的控制電壓VC外,還產生兩個額外的控制電壓VC-low和VC-high,這三個電壓分別用於控制三對增強型PMOS管,該結構在很大程度上提高了可變電容的C-V特性,同時對頻率調節範圍的線性度影響不大。
【專利說明】一種0103壓控振蕩器
【技術領域】
[0001]本實用新型涉及電學領域,具體涉及一種0103壓控振蕩器。
【背景技術】
[0002]壓控振蕩器是射頻收發系統比較重要的一部分,而由於缺乏高0質的可變電容,所以在0103工藝中,高頻調節範圍的線性度成為設計的一個挑戰。在0103工藝中有兩種類型的103變容二極體:一種為增強型可變電容(艦03),另一種為反型層可變電容(1103),這兩者都表現出高度非線性V特性,從而導致的頻率調節範圍呈非線性。
【發明內容】
[0003]為解決上述技術問題,本實用新型提供了一種0103壓控振蕩器,該0103壓控振蕩器通過
[0004]本實用新型通過以下技術方案得以實現。
[0005]本實用新型提供的一種0103壓控振蕩器,包括互補交叉耦合電晶體差分對和IX並聯諧振迴路;所述IX並聯諧振迴路的兩端分別與互補交叉耦合電晶體差分對的差分輸出端乂0口 1+、差分輸出端乂0口 1-連接。
[0006]所述互補交叉耦合電晶體差分對包括一組電晶體差分對和一組匪03電晶體差分對,所述電晶體差分對包括?103電晶體17和?103電晶體18,所述匪03電晶體差分對包括匪03電晶體15和匪03電晶體16 ;所述?103電晶體17的源級和?103電晶體18的源級均與電源700端連接,所述?103電晶體17的柵極與?103電晶體18的漏極連接,所述?103電晶體17的漏極與?103電晶體18的柵極連接;所述匪03電晶體15的源級和匪03電晶體16的源級均與電源地端連接,所述匪03電晶體15的柵極和匪03電晶體16的漏極連接,所述匪03電晶體15的漏極和匪03電晶體16的柵極連接。
[0007]所述IX並聯諧振迴路由電感10和可變電容並聯構成。
[0008]所述可變電容包括?103可變電容電晶體和電壓轉換電路,所述電壓轉換電路的電壓輸出端與可變電容管的控制電壓輸入端連接。
[0009]所述電壓轉換電路包括匪03電晶體111、?108電晶體、電阻1?和電阻肋,所述匪03電晶體胞的漏極與電源700端連接,柵極與控制電壓1端連接,源級經電阻1?與電源地端連接,且所述匪03電晶體胞的源級與電阻1?之間設置有控制電壓7010界輸出端;所述?103電晶體鄴的漏極與電源地端連接,柵極與控制電壓1端連接,源級經電阻肋與電源700端連接,且所述?103電晶體鄴的源級與電阻肋之間設置有控制電壓
輸出端。
[0010]所述?103可變電容電晶體包括第一組?103可變電容電晶體肌£1和肌以第二組?108可變電容電晶體123和126、第三組?103可變電容電晶體13&和136,所述?103可變電容電晶體肌3、1221和133的柵極均與差分輸出端70^1+連接,?厥)3可變電容電晶體116、126和136的柵極均與差分輸出端乂0口 1-連接;所述第一組?103可變電容電晶體和116的源級相連且與控制電壓7(:-10?輸出端連接,所述第二組?103可變電容電晶體123和126的源級相連且與控制電壓1端連接,所述第三組?103可變電容電晶體133和136的源級相連且與控制電壓70111曲輸出端連接;所述?103可變電容電晶體肌£1、肌13、1251、1213、133和136的源級和漏極均與電源地端連接。
[0011]本實用新型的有益效果在於:提出了一種新的可變電容結構,其中包括三對並聯連接的增強型?103可變電容管和兩個電壓轉換器,該電壓轉換器除產生初始的控制電壓^夕卜,還產生兩個額外的控制電壓和7(^111曲,這三個電壓分別用於控制三對增強型?103管,該結構在很大程度上提高了可變電容的特性,同時對頻率調節範圍的線性度影響不大。
【專利附圖】
【附圖說明】
[0012]圖1是本實用新型的電路圖;
[0013]圖2是本實用新型的電壓轉換電路圖;
[0014]圖3是本實用新型中可變電容的口特性曲線;
[0015]圖4是圖1的頻率調節仿真圖;
[0016]圖5是圖1的相位噪聲仿真圖。
【具體實施方式】
[0017]下面進一步描述本實用新型的技術方案,但要求保護的範圍並不局限於所述。
[0018]如圖1所示的一種0103壓控振蕩器,包括互補交叉耦合電晶體差分對和IX並聯諧振迴路;所述IX並聯諧振迴路的兩端分別與互補交叉耦合電晶體差分對的差分輸出端乂0^1—、差分輸出端乂0^!-連接。
[0019]所述互補交叉耦合電晶體差分對包括一組?103電晶體差分對和一組匪03電晶體差分對,所述電晶體差分對包括?103電晶體17和?103電晶體18,所述匪03電晶體差分對包括匪03電晶體15和匪03電晶體16 ;所述?103電晶體17的源級和?103電晶體18的源級均與電源700端連接,所述?103電晶體17的柵極與?103電晶體18的漏極連接,所述?103電晶體17的漏極與?103電晶體18的柵極連接;所述匪03電晶體15的源級和匪03電晶體16的源級均與電源地端連接,所述匪03電晶體15的柵極和匪03電晶體16的漏極連接,所述匪03電晶體15的漏極和匪03電晶體16的柵極連接。
[0020]所述IX並聯諧振迴路由電感10和可變電容並聯構成。
[0021]所述可變電容包括?103可變電容電晶體和電壓轉換電路,所述電壓轉換電路的電壓輸出端與可變電容管的控制電壓輸入端連接。
[0022]如圖2所示,電壓轉換電路包括匪03電晶體胞、?108電晶體鄴、電阻1?和電阻肋,所述匪03電晶體胞的漏極與電源700端連接,柵極與控制電壓1端連接,源級經電阻1?與電源地端連接,且所述匪03電晶體胞的源級與電阻1?之間設置有控制電壓^0-10^輸出端;所述?103電晶體的漏極與電源地端連接,柵極與控制電壓1端連接,源級經電阻肋與電源700端連接,且所述?103電晶體鄴的源級與電阻肋之間設置有控制電壓^0111811輸出端。
[0023]所述?103可變電容電晶體包括第一組?103可變電容電晶體肌£1和肌以第二組?108可變電容電晶體123和126、第三組?103可變電容電晶體13&和136,所述?103可變電容電晶體肌3、1221和133的柵極均與差分輸出端70^1+連接,?103可變電容電晶體116、126和136的柵極均與差分輸出端乂0口 1-連接;所述第一組?103可變電容電晶體和116的源級相連且與控制電壓7(:-10?輸出端連接,所述第二組?103可變電容電晶體123和126的源級相連且與控制電壓1端連接,所述第三組?103可變電容電晶體133和136的源級相連且與控制電壓70111曲輸出端連接;所述?103可變電容電晶體肌£1、肌13、1251、1213、133和136的源級和漏極均與電源地端連接。
[0024]第一組?103可變電容電晶體肌£1和祖6、第二組?103可變電容電晶體123和126、第三組?103可變電容電晶體133和136分別由對應的控制電壓,控制電壓1和控制電壓7(^111曲三個電壓控制。其中控制電壓和控制電壓7(^111曲兩個電壓由1通過電壓轉換電路得到。
[0025]本實用新型中的可變電容的特性曲線如圖3所示,其中虛線為全部皿)3可變電容管都由電壓控制,即沒有採用電壓轉換時的0;特性曲線,實線為採用電壓轉換時的特性曲線。
[0026]該電路基於0.35^111 0103工藝進行仿真,為了驗證本實用新型提出的採用電壓轉換器的可變電容結構的線性度得到了提高,我們同時仿真了未採用電壓轉換器的^0(即所有變容管由%電壓控制),從而將兩者仿真結果進行對比。如圖4所示的仿真圖為頻率調節仿真曲線,其中實線為採用了電壓轉換器的仿真結果,虛線為沒有採用電壓轉換器的仿真結果,從圖中我們可以看出,實線的頻率調節線性度改善了很多。當控制電壓從價變化到3.時,頻率從1.686?變化到2.356^,因此頻率調節範圍大約為33.25%,滿足設計要求。
[0027]相位噪聲基於頻率為2(--時進行仿真,仿真結果如圖5所示,其中實線為採用了電壓轉換器的仿真結果,虛線為沒有採用電壓轉換器的仿真結果,由圖可知,採用了電壓轉換器的相位噪聲的仿真結果優於沒有採用電壓轉換器的仿真結果。
【權利要求】
1.一種CMOS壓控振蕩器,包括互補交叉耦合電晶體差分對和LC並聯諧振迴路,其特徵在於:所述LC並聯諧振迴路的兩端分別與互補交叉耦合電晶體差分對的差分輸出端V0UT+、差分輸出端VOUT-連接。
2.如權利要求1所述的CMOS壓控振蕩器,其特徵在於:所述互補交叉耦合電晶體差分對包括一組PMOS電晶體差分對和一組NMOS電晶體差分對,所述PMOS電晶體差分對包括PMOS電晶體M7和PMOS電晶體M8,所述NMOS電晶體差分對包括NMOS電晶體M5和NMOS電晶體M6 ;所述PMOS電晶體M7的源級和PMOS電晶體M8的源級均與電源VDD端連接,所述PMOS電晶體M7的柵極與PMOS電晶體M8的漏極連接,所述PMOS電晶體M7的漏極與PMOS電晶體M8的柵極連接;所述NMOS電晶體M5的源級和NMOS電晶體M6的源級均與電源地VSS端連接,所述NMOS電晶體M5的柵極和NMOS電晶體M6的漏極連接,所述NMOS電晶體M5的漏極和NMOS電晶體M6的柵極連接。
3.如權利要求1所述的CMOS壓控振蕩器,其特徵在於:所述LC並聯諧振迴路由電感LO和可變電容並聯構成。
4.如權利要求3所述的CMOS壓控振蕩器,其特徵在於:所述可變電容包括PMOS可變電容電晶體和電壓轉換電路,所述電壓轉換電路的電壓輸出端與PMOS可變電容管的控制電壓輸入端連接。
5.如權利要求4所述的CMOS壓控振蕩器,其特徵在於:所述電壓轉換電路包括NMOS電晶體MruPMOS電晶體Mp、電阻Rn和電阻Rp,所述NMOS電晶體Mn的漏極與電源VDD端連接,柵極與控制電壓VC端連接,源級經電阻Rn與電源地VSS端連接,且所述NMOS電晶體Mn的源級與電阻Rn之間設置有控制電壓VC-1ow輸出端;所述PMOS電晶體Mp的漏極與電源地VSS端連接,柵極與控制電壓VC端連接,源級經電阻Rp與電源VDD端連接,且所述PMOS電晶體Mp的源級與電阻Rp之間設置有控制電壓VC-high輸出端。
6.如權利要求4所述的CMOS壓控振蕩器,其特徵在於:所述PMOS可變電容電晶體包括第一組PMOS可變電容電晶體Mla和Mlb、第二組PMOS可變電容電晶體M2a和M2b、第三組PMOS可變電容電晶體M3a和M3b,所述PMOS可變電容電晶體Mia、M2a和M3a的柵極均與差分輸出端VOUT+連接,PMOS可變電容電晶體Mlb、M2b和M3b的柵極均與差分輸出端VOUT-連接;所述第一組PMOS可變電容電晶體Mla和Mlb的源級相連且與控制電壓VC-1ow輸出端連接,所述第二組PMOS可變電容電晶體M2a和M2b的源級相連且與控制電壓VC端連接,所述第三組PMOS可變電容電晶體M3a和M3b的源級相連且與控制電壓VC-high輸出端連接;所述PMOS可變電容電晶體Mia、Mlb、M2a、M2b、M3a和M3b的源級和漏極均與電源地VSS端連接。
【文檔編號】H03L7/099GK204216879SQ201420657365
【公開日】2015年3月18日 申請日期:2014年11月5日 優先權日:2014年11月5日
【發明者】楊潔, 鄒江, 彭僑 申請人:遵義師範學院