半導體器件及其製作方法
2023-11-30 05:47:41 1
半導體器件及其製作方法
【專利摘要】本發明提供一種半導體器件及其製作方法，所述半導體器件的製作方法，至少包括：提供第一半導體基片；在所述第一半導體基片的上表面形成三五族化合物層；在所述三五族化合物層中製備三五族半導體器件，所述三五族半導體器件位於所述三五族化合物層的上表面；在所述三五族化合物層的上表面鍵合第二半導體基片；利用襯底剝離的工藝剝離所述第一半導體基片，以露出所述三五族化合物層的下表面；利用離子注入工藝從所述三五族化合物層下表面注入強電負性離子。本發明的技術方案阻斷了器件從作為襯底的第一半導體基片漏電的通道，可以提高器件的耐壓。
【專利說明】半導體器件及其製作方法
【技術領域】
[0001]本發明涉及一種半導體技術，特別是涉及一種半導體器件及其製作方法。
【背景技術】
[0002]—般的，傳統技術中的異質結場效應電晶體(HEMT)如圖1所示，包括形成在矽襯底100上的第一半導體層200、第二半導體層400、源極320、漏極310和柵極330。所述第一半導體層200和所述第二半導體層400構成異質結，所述異質結界面處存在二維電子氣。所述源極310、漏極320和柵極330為金屬，所述源極310、漏極320位於所述第二半導體層400兩端，並與所述第一半導體層200構成歐姆接觸，所述柵極330位於所述第二半導體層400上，與所述第二半導體層400構成肖特基接觸。異質結場效應電晶體工作時，通過控制柵極330下的肖特基勢壘來控制所述二維電子氣的濃度，從而實現對電流的控制。所述第一半導體層200和所述第二半導體層400為三五族化合物層。一般的，第一半導體層200一般為GaN，所述第二半導體層400 —般為AlGaN，兩者構成AlGaN/GaN異質結。
[0003]由於直接生產三五族化合物襯底很困難，目前基於異質結場效應電晶體的製作工藝中，一般採用將三五族化合物層生長在襯底基片上，再在所述氮化鎵外延層上製作電子器件的方式。這些襯底基片的材質有S1、SiC、藍寶石(Sapphire)或GaN (Bulk GaN)等。
[0004]其中，由於氮化鎵生長在矽襯底具有大尺寸，低成本等優勢，特別適用於功率電子器件應用。然而，相較於SiC、藍寶石(Sapphire)或GaN (Bulk GaN),娃襯底特別是低阻娃襯底具有電阻率低、漏電高的特點。故當氮化鎵外延層生長在矽襯底上時，在其上製備的高電子遷移率電晶體(HEMT)，肖特基二極體(SBD)等橫向器件會因流過矽襯底的縱向漏電而不能具有很高的擊穿電壓。因而，目前，超高壓O2000V)氮化鎵功率電子器件主要集中在將GaN外延層生長在SiC襯底或將GaN生長在藍寶石襯底上的方式，還沒有將GaN外延層生長在Si上應用，限制了氮化鎵功率電子器件的推廣。
[0005]為了解決這個問題，美國HRL實驗室提出了背面電極的方法，如圖2所示。在此器件漂移區下的矽襯底被刻穿，並在背面刻穿的區域澱積背面金屬電極連接至源極，物理上隔絕了矽襯底漏電的通道。然而，此背面電極同時也引入了從背面電極到漏極的縱向漏電通道，客觀上導電良好的背面電極代替了半導電的矽襯底，其器件的擊穿電壓本質上並不能高於普通基於Si襯底的GaN外延層的縱向擊穿電壓。
【發明內容】
[0006]鑑於以上所述現有技術的缺點，本發明的目的在於提供一種半導體器件及其製作方法，用於解決現有技術中不能在矽襯底上形成三五族半導體器件的問題。
[0007]為實現上述目的及其他相關目的，本發明提供一種半導體器件的製作方法，至少包括:
[0008]提供第一半導體基片；
[0009]在所述第一半導體基片的上表面形成三五族化合物層；[0010]在所述三五族化合物層中製備三五族半導體器件，所述三五族半導體器件位於所述三五族化合物層的上表面；
[0011]在所述三五族化合物層的上表面鍵合第二半導體基片；
[0012]利用襯底剝離的工藝剝離所述第一半導體基片，以露出所述三五族化合物層的下表面；
[0013]利用離子注入工藝從所述三五族化合物層下表面注入強電負性離子。
[0014]優選的，所述利用離子注入工藝從所述三五族化合物層下表面注入強電負性離子的步驟之後還包括步驟:在所述三五族化合物層的下表面形成保護層。
[0015]優選的，在所述三五族化合物層的下表面形成保護層之後，還包括步驟:
[0016]利用光刻和刻蝕工藝對所述保護層和所述三五族化合物層進行刻蝕，形成連接到所述三五族半導體器件的通孔；
[0017]在所述通孔中填充金屬，以形成所述三五族半導體器件的電極。
[0018]優選的，所述離子注入工藝中注入離子的元素為0或F，注入劑量為lelScnT3?le20cnT3,注入能量大於等於50keV。
[0019]優選的，所述在所述第一半導體基片的上表面形成三五族化合物層的步驟包括:
[0020]利用沉積工藝在所述第一半導體基片上形成GaN層；
[0021 ] 利用沉積工藝在所述GaN層上形成AlGaN層或利用沉積工藝在所述GaN層上形成InAlN 層。
[0022]優選的，所述在所述三五族化合物層中製備三五族半導體器件的步驟之後，在所述三五族化合物層的上表面鍵合第二半導體基片之前，還包括在所述三五族半導體器件上形成金屬場板的步驟。
[0023]優選的，所述三五族半導體器件為異質結場效應管和肖特基二極體。
[0024]優選的，所述第一半導體基片為Si襯底。
[0025]優選的，所述第二半導體基片為Si襯底、SiC襯底、藍寶石襯底，Glass襯底(玻璃襯底)或GaN襯底。
[0026]相應的，本發明的技術方案還提供了一種半導體器件，所述半導體器件至少包括:
[0027]三五族化合物層，所述三五族化合物層的上表面形成有三五族半導體器件，所述三五族化合物層的下表面，所述三五族化合物層下表面被注入有強電負性離子；
[0028]第二半導體基片，位於所述三五族化合物層的上表面。
[0029]優選的，所述三五族化合物層的下表面還形成有保護層。
[0030]優選的，所述半導體器件中還形成有貫穿所述保護層和所述三五族化合物層的通孔；
[0031]所述通孔中填充有金屬，適於作為所述三五族半導體器件的電極。
[0032]優選的，所述強電負性離子的元素為0或F，深度為
[0033]優選的，所述三五族化合物層包括:GaN層和位於所述GaN層上的AlGaN層或位於所述GaN層上的InAlN層。
[0034]優選的，所述三五族半導體器件上還形成有金屬場板。
[0035]優選的，所述三五族半導體器件為異質結場效應管和肖特基二極體。[0036]優選的，所述第二半導體基片為Si襯底、SiC襯底、藍寶石襯底，Glass襯底(玻璃襯底)或GaN襯底。
[0037]如上所述，本發明的半導體器件及其製作方法，具有以下有益效果:
[0038]相較於傳統娃基氮化鎵電子器件,本發明的技術方案米取將娃襯底剝離的方式，因阻斷了器件從襯底漏電的通道，固所述器件的擊穿電壓不會受到矽襯底縱向擊穿的限制，可以實現大於兩千伏特的耐壓。同時，在實現超高耐壓的同時並沒有犧牲器件開啟時的導通特性，具有與傳統GaN-on-Si器件相當的載流能力，是一種低成本高可靠性的在GaN-on-Si材料上形成超高耐壓器件的方法。同時在氮化鎵電子器件的頂端可以選擇鍵合多種材料做為頂端襯底，如Si, SiC, Sapphire, Glass或Bulk GaN,固其可以在器件性能及器件成本中靈活選擇。運用襯底剝離的技術，可以在同一片矽基氮化鎵晶片上集成HEMT，SBD等功率電子器件以組成功率電子模塊。
【專利附圖】
【附圖說明】
[0039]圖1顯示為傳統技術中的異質結場效應電晶體的結構示意圖。
[0040]圖2顯示為傳統技術中的在矽襯底上的異質結場效應電晶體形成背面電極的示意圖。
[0041]圖3顯示為本發明的技術方案中提供的半導體器件的製作方法的流程圖。
[0042]圖4至圖16顯示為實施例一中提供的形成場效應電晶體的示意圖。
[0043]圖17至圖29顯示為實施例二中提供的形成肖特基二極體的示意圖。
[0044]圖30至圖34顯示為對本發明的技術方案中提供的半導體器件進行器件性能模擬的示意圖。
[0045]元件標號說明
[0046]100矽襯底
[0047]200第一半導體層
[0048]201二維電子氣
[0049]310漏極
[0050]320源極
[0051]330柵極
[0052]400第二半導體層
[0053]11AlGaN 層
[0054]12GaN 層
[0055]13第一半導體基片
[0056]14源極
[0057]15漏極
[0058]16柵介質層
[0059]17柵電極層
[0060]18第一鈍化層
[0061]19金屬場板
[0062]20第二鈍 化層[0063]21鍵合層
[0064]22第二半導體基片
[0065]23強電負性離子
[0066]24保護層
[0067]34負電極
[0068]37正電極
[0069]SlO ~S60步驟
【具體實施方式】
[0070]為了便於說明，先對本說明書涉及到的詞彙進行詮釋。本說明書中，相關詞彙的含義以此處詮釋為準。
[0071]三五族化合物半導體:為三族元素和五族元素組合成的化合物的半導體。如Ga、In、Al等屬於三族元素;As、N等屬於五族元素。比如GaN、AIN、InN、GaAs> AlAs等都屬於三五族化合物半導體。
[0072]本發明的技術方案提供了一種新的半導體器件的製作方法，可實現將三五族半導體器件形成在基於生長在娃襯底上的氮化鎵外延層上。相應的，本發明的技術方案也提供了所述製作方法製備的半導體器件，對應於傳統的傳統矽基氮化鎵電子器件中的HEMT，本實施例中將本發明的技術方案提供的新的半導體器件稱之為SLHEMT，對應於傳統的SBD，本實施例中將本發明的技術方案中提供的新的半導體器件稱之為SLSBD。
[0073]相較於傳統娃基氮化鎵電子器件，本發明的技術方案米取將娃襯底剝離的方式，因阻斷了器件從襯底漏電的通道，固所述器件的擊穿電壓不會受到矽襯底縱向擊穿的限制，可以實現大於兩千伏特的耐壓。同時，在實現超高耐壓的同時並沒有犧牲器件開啟時的導通特性，具有與傳統GaN-on-Si器件相當的載流能力，是一種低成本高可靠性的在GaN-on-Si材料上形成超高耐壓器件的方法。同時在氮化鎵電子器件的頂端可以選擇鍵合多種材料做為頂端襯底，如Si, SiC, Sapphire, Glass或Bulk GaN,固其可以在器件性能及器件成本中靈活選擇。運用襯底剝離的技術，可以在同一片矽基氮化鎵晶片上集成HEMT，SBD等功率電子器件以組成功率電子模塊。
[0074]以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
[0075]請參閱圖3。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪製，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為複雜。
[0076]本實施例中提供的所述半導體器件的製作方法至少包括:
[0077]首先，執行步驟SlO:提供第一半導體基片；
[0078]接下來，執行步驟S20:在所述第一半導體基片的上表面形成三五族化合物層；
[0079]接下來，執行步驟S30:在所述三五族化合物層中製備三五族半導體器件，所述三五族半導體器件位於所述三五族化合物層的上表面；
[0080]接下來，執行步驟S40:在所述三五族化合物層的上表面鍵合第二半導體基片；
[0081]接下來，執行步驟S50:利用襯底剝離的工藝剝離所述第一半導體基片，以露出所述三五族化合物層的下表面；
[0082]接下來，執行步驟S60:利用離子注入工藝從所述三五族化合物層下表面注入強電負性離子。
[0083]其中，襯底剝離的工藝剝離所述第一半導體基片以後，再在三五族化合物層的下表面注入強電負性離子，會給三五族化合物層的下表面引入固定的負電荷，從而補償掉氮化鎵自發激化的影響，形成一層高電子勢壘的背面隔離層，有效隔絕流過三五族化合物層的縱向漏電，從而本發明的技術方案中提供的半導體器件獲得較高的擊穿電壓，實現了基於矽襯底的三五族半導體器件的生產。
[0084]相應的，本發明的技術方案還提供了上述製作方法形成的半導體器件，所述半導體器件至少包括:
[0085]三五族化合物層，所述三五族化合物層的上表面形成有三五族半導體器件，所述三五族化合物層的下表面，所述三五族化合物層下表面被注入有強電負性離子；
[0086]第二半導體基片，位於所述三五族化合物層的上表面。
[0087]具體的，以下以兩個實施例來詳細闡述本發明提供的技術方案的情況。
[0088]實施例一
[0089]本實施例中，以在所述三五族化合物層中形成三五族化合物的場效應電晶體(HEMT)為例。
[0090]首先，結合圖3所示，參考圖4，提供矽襯底13，所述矽襯底13表面形成有三五族化合物層。
[0091]所述娃襯底13包括位於第一表面和與之相對應的第二表面。所述第一表面為上表面。
[0092]所述三五族化合物層形成在所述矽襯底13的第一表面。本實施例中，所述三五族化合物層包括AlGaN層11和GaN層12，兩者構成AlGaN/GaN異質結。本領域技術人員能夠了解的是，AlGaN/GaN異質結是目前製作HEMT的最重要和最基本的材料體系。其中，由於三五族化合物具有較大的壓電係數(AlN和GaN的壓電係數為8.9和8.5 )，同時，AlN和GaN之間的晶格失配為2.5%，大的壓電係數和晶格失配使得在GaN和AlGaN層之間有一個很強的壓電激化效應。另一方面，三五族化合物具有低對稱的晶體結構，這使得在AlGaN層中還存在著很強的自發激化效應。自發激化效應和壓電激化效應是互相增強的，這使得AlGaN層中的激化強度可達到MV/cm數量級。另外，由於AlGaN/GaN異質結構界面處大的導帶不連續性，提供一個很深的量子阱和很高濃度的2DEG，它比傳統的AlGaAs/GaAs體系高出一個數量級。
[0093]在其它實施方式中，所述三五族化合物層還可以為其它的三五族化合物層和三五族化合物層的組合。比如GaN層和GaN層上的InAlN層。
[0094]所述三五族化合物層的形成方式為沉積。
[0095]接下來，結合圖3所示，參考圖5，利用刻蝕工藝在所述AlGaN層11和GaN層12中形成開口。所述開口的位置為所述HEMT的源極和漏極的位置。[0096]本實施例中，所述刻蝕工藝包括，在所述AlGaN層11上形成光刻膠層，經過曝光顯影，在所述光刻膠層上形成源極和漏極的光刻膠圖形，然後利用具有源極和漏極的光刻膠圖形的光刻膠作為掩膜，採用Cl2Ar作為刻蝕氣體，進行感應耦合等離子體進行幹法刻蝕，在所述AlGaN層11和GaN層12中形成開口。
[0097]接下來，結合圖3所示，參考圖6，在所述開口中形成金屬，以與所述GaN層12構成歐姆接觸，形成所述HEMT的源極14和漏極15。其中，所述金屬為高功函數金屬，一般為N1、Pt、T1、Au等金屬或者金屬組合物。
[0098]接下來，結合圖3所示，參考圖7，在所述源極14和漏極15之間的GaN層12上形成所述HEMT的柵極。所述柵極包括柵介質層16和柵電極層17。所述柵極和GaN層12構成肖特基接觸。所述柵電極層17的材質為T1、Au、Pd、N1、Cr或Pt等金屬或者金屬組合物。柵介質層16可為Al203、Hf02*SiN等。
[0099]接下來，結合圖3所示，參考圖8，在所述AlGaN層11和所述柵電極層17上形成第一鈍化層18,所述第一鈍化層18的材質為氧化娃、硼磷娃玻璃、氮化娃等。形成方式可以為沉積或者回流。所述第一鈍化層18暴露出所述源極14和漏極15。所述第一鈍化層18的作用為保護AlGaN層表面，減少表面缺陷電荷。
[0100]接下來，結合圖3所示，參考圖9，形成所述HEMT的金屬場板19。所述金屬場板19包括從源極14表面引出，跨過柵極覆蓋在柵極與漏極15之間的第一鈍化層18上。所述金屬場板19能夠平整柵漏間電場分布的作用，結合所述第一鈍化層18提高器件穩定性及耐壓能力。金屬場板材質可為T1、Al、N1、Au等金屬或者金屬組合物。與娃器件中的金屬場板原理類似，金屬場板19可以將源極偏壓引入到鈍化層上方，以平整鈍化層下方的導電溝道裡的電場分布。
[0101]接下來，結合圖3所示，參考圖10，在所述第一鈍化層18、所述金屬場板19、源極14和漏極15上形成平坦的第二鈍化層20。所述第二鈍化層20的材質為氧化矽、硼磷矽玻璃、氮化矽等。形成方式可以為先通過沉積或者回流。所述第二鈍化層20能夠填平所述第一鈍化層18、所述金屬場板19、源極14和漏極15表面的凹凸不平，並且起到保護作用。
[0102]接下來，結合圖3所示，參考圖11，在所述第二鈍化層20的上表面鍵合第二半導體基片22 ；
[0103]所述第二半導體基片22可以為Si, SiC, Sapphire,Glass或Bulk GaN等襯底。本實施例中，所述第二半導體基片22為Si襯底。
[0104]具體的，本步驟中，所述第二鈍化層20的上表面鍵合第二半導體基片22的工藝包括:通過金屬或氧化層澱積的方法在第二鈍化層20上形成鍵合層21，再通過鍵合層21將第二半導體基片22與第二鈍化層20通過金屬鍵合或氧化層鍵合等方法鍵合起來。採用所述金屬鍵合工藝時，所述鍵合層21可以為Au-Sn、Au-Au。採用所述氧化層鍵合工藝時，所述鍵合層21可以為氧化矽。
[0105]接下來，結合圖3所示，參考圖12，利用襯底剝離的工藝剝離所述第一半導體基片13。
[0106]接下來，結合圖3所示，參考圖13，然後利用離子注入工藝從所述三五族化合物層下表面注入強電負性離子23;
[0107]所述離子注入工藝中注入離子的元素為0或F，注入劑量為lel8cnT3?le20cnT3，注入能量大於等於50keV。
[0108]這些氟或氧離子會給GaN背面引入固定的負電荷，從而補償掉GaN自發激化的影響，形成一層高電子勢壘的背面隔離層。這樣能有效隔絕流過GaN背面的縱向漏電，從而獲得高的擊穿電壓。
[0109]接下來，結合圖3所示，參考圖14，在所述三五族化合物層的下表面形成保護層24。所述保護層24可以為氧化矽、硼磷矽玻璃、氮化矽等。形成方式可以為沉積或者回流。
[0110]接下來，結合圖3所示，參考圖15，利用光刻和刻蝕工藝對所述保護層和所述三五族化合物層進行刻蝕，形成連接到所述三五族半導體器件的通孔；
[0111]接下來，結合圖3所示，參考圖16，在所述通孔中填充金屬，以形成所述三五族半導體器件的電極。
[0112]經過上述工藝，即形成本實施例提供的三五族化合物的場效應電晶體(SLHEMT)，包括:三五族化合物層，所述三五族化合物層的上表面形成有的場效應電晶體(HEMT)，所述三五族化合物層的下表面，所述三五族化合物層下表面被注入有強電負性離子23 ;所述強電負性離子23的元素為0或F,深度為
[0113]所述三五族化合物層包括:GaN層和位於所述GaN層上的AlGaN層或位於所述GaN層上的InAlN層。所述第二半導體基片22，位於所述三五族化合物層的上表面。所述三五族化合物層的下表面還形成有保護層24。
[0114]所述半導體器件中還形成有貫穿所述保護層24和所述三五族化合物層的通孔，所述通孔中填充有金屬，適於作為所述三五族半導體器件的電極。
[0115]另外，所述三五族半導體器件上還形成有金屬場板19。
[0116]所述三五族半導體器件為異質結場效應管(HEMT)。
[0117]所述第二半導體基片22為Si襯底、SiC襯底、藍寶石襯底，Glass襯底(玻璃襯底)或GaN襯底。
[0118]實施例二
[0119]本實施例中，以在所述三五族化合物層中形成肖特基二極體(SBD)為例。
[0120]首先，類似實施例一，結合圖3所示，參考圖17，提供矽襯底13，所述矽襯底13上形成有三五族化合物層。所述三五族化合物層形成在所述矽襯底13的第一表面。本實施例中，所述三五族化合物層包括AlGaN層11和GaN層12，在其它實施方式中，所述三五族化合物層還可以為其它的三五族化合物和三五族化合物層的組合。比如GaN層和上GaN層上的InAlN層。
[0121]接下來，類似實施例一，結合圖3所示，參考圖18，利用刻蝕工藝在所述AlGaN層11和GaN層12中形成開口。所述開口的位置為所述SBD的電極。
[0122]接下來，類似實施例一，結合圖3所示，參考圖19，在所述開口中形成金屬，以與所述GaN層12構成歐姆接觸，形成所述SBD的負電極34。
[0123]接下來，類似實施例一，結合圖3所示，參考圖20，在遠離所述負電極34的一端的GaN層12上形成金屬，以與所述GaN層12構成肖特基接觸，形成所述SBD的正電極37。
[0124]接下來，類似實施例一，結合圖3所示，參考圖21，在所述GaN層12上形成第一鈍化層18。所述第一鈍化層18的兩端還部分覆蓋所述SBD的負電極34和正電極37。
[0125]接下來，類似實施例一，結合圖3所示，參考圖22，在所述第一鈍化層18未覆蓋到的SBD的負電極34和靠近負電極34的GaN層上形成負電極34的金屬場板19，以及在所述第一鈍化層18未覆蓋到的SBD正電極37和靠近正電極37的GaN層上形成正電極37的金屬場板19。
[0126]接下來，類似實施例一，結合圖3所示，參考圖23，在所述第一鈍化層18、所述金屬場板19、負電極34和正電極37上形成平坦的第二鈍化層20。所述第二鈍化層20的材質為氧化矽、硼磷矽玻璃、氮化矽等。形成方式可以為先通過沉積或者回流。所述第二鈍化層20能夠填平所述第一鈍化層18、所述金屬場板19、源極14和漏極15表面的凹凸不平，並且起到保護作用。
[0127]接下來，類似實施例一，結合圖3所示，參考圖24，在所述第二鈍化層20的上表面鍵合第二半導體基片22 ；
[0128]所述第二半導體基片22可以為S1、SiC、Sapphire、Glass或Bulk GaN等襯底。本實施例中，所述第二半導體基片22為Si襯底。
[0129]具體的，本步驟中，所述第二鈍化層20的通過金屬或氧化層澱積的方法在第二鈍化層20上形成鍵合層21，再通過鍵合層21將第二半導體基片22與第二鈍化層20通過金屬鍵合或氧化層鍵合等方法鍵合起來。
[0130]接下來，類似實施例一，結合圖3所示，參考圖25，利用襯底剝離的工藝剝離所述第一半導體基片，以露出所述三五族化合物層的下表面；
[0131]接下來，類似實施例一，結合圖3所示，參考圖26，利用離子注入工藝從所述三五族化合物層下表面注入強電負性離子23 ；
[0132]所述離子注入工藝中注入離子的元素為0或F，注入劑量為lel8cm_3?le20cm_3,注入能量大於等於50keV。
[0133]這些氟或氧離子會給GaN背面引入固定的負電荷，從而補償掉GaN自發激化的影響，形成一層高電子勢壘的背面隔離層。這樣能有效隔絕流過GaN背面的縱向漏電，從而獲得高的擊穿電壓。
[0134]接下來，類似實施例一，結合圖3所示，參考圖27，在所述三五族化合物層的下表面形成保護層24。所述保護層24可以為氧化矽、硼磷矽玻璃、氮化矽等。形成方式可以為沉積或者回流。
[0135]接下來，類似實施例一，結合圖3所示，參考圖28，利用光刻和刻蝕工藝對所述保護層和所述三五族化合物層進行刻蝕，形成連接到所述三五族半導體器件的通孔；
[0136]接下來，類似實施例一，結合圖3所示，參考圖29，在所述通孔中填充金屬，以形成所述三五族半導體器件的電極；
[0137]經過上述工藝，即形成本實施例提供的三五族半導體器件的肖特基二極體(SLSBD)，包括:三五族化合物層，所述三五族化合物層的上表面形成有的肖特基二極體(SBD)，所述三五族化合物層的下表面，所述三五族化合物層下表面被注入有強電負性離子。
[0138]所述三五族化合物層包括:GaN層和位於所述GaN層上的AlGaN層或位於所述GaN層上的InAlN層。所述第二半導體基片22，位於所述三五族化合物層的上表面。所述三五族化合物層的下表面還形成有保護層24。
[0139]所述半導體器件中還形成有貫穿所述保護層24和所述三五族化合物層的通孔，所述通孔中填充有金屬，適於作為所述三五族半導體器件的電極。
[0140]另外，所述三五族半導體器件上還形成有金屬場板19。
[0141]所述三五族半導體器件為肖特基二極體(SBD )。
[0142]所述第二半導體基片22為Si襯底、SiC襯底、藍寶石襯底，Glass襯底(玻璃襯底)或GaN襯底。
[0143]另外，發明人為了驗證SLHEMT和SLSBD的器件性能，使用Synopsys SentaurusTCAD軟體對襯底剝離但不注入強電負性離子的器件和SLHEMT/SLSBD進行了對比模擬，具體情況如下:
[0144]1.模型結構
[0145]各層組成:
[0146]鈍化層的材質為SiN，厚度為200nm ；
[0147]GaN 層包括 GaN cap 層和 GaN buffer 層，GaN cap 層的厚度為 4nm ;GaN buffer 層的厚度為3iim。
[0148]AlGaN 層厚度為 20nm ；
[0149]在GaN buffer的背面，SLHEMT/SLSBD具有200nm的強電負性離子注入層。
[0150]2.模擬結果
[0151]圖30所示為進行襯底剝離且注入強電負性離子SLSBD的關斷漏電特性(Off-state 1-V)示意圖，圖中，橫坐標為二極體正負極偏壓Va，單位為kV ;縱坐標為二極體電流Ia，單位為A/mm。其中包括以下幾種不同的情況的BISDB:溝道長度為lOym，模擬所得器件擊穿電壓為1.4kV ；;溝道長度為20 ym，模擬所得器件擊穿電壓為4.1kV ;溝道長度為30 u m，模擬所得器件擊穿電壓為7.1kV ;溝道長度為40 u m，模擬所得器件擊穿電壓為
9.9kV ;溝道長度為50 u m，模擬所得器件擊穿電壓為12.8kV。
[0152]圖31所示為進行襯底剝離且注入強電負性離子SLHEMT的關斷漏電特性(Off-state 1-V)的示意圖。圖中,橫坐標為漏源偏壓Vds,單位為kV ;縱坐標為關斷漏電ID,單位為A/mm。其中包括以下幾種不同的情況的SLHEMT:溝道長度為10 y m，模擬所得器件擊穿電壓為1.4kV ;溝道長度為20 iim，模擬所得器件擊穿電壓為4.2kV ;溝道長度為30 y m，模擬所得器件擊穿電壓為7.1kV ;溝道長度為40 u m,模擬所得器件擊穿電壓為9.9kV ;溝道長度為50 u m，模擬所得器件擊穿電壓為12.8kV。
[0153]圖30和圖31中可見，在進行了襯底剝離和強電負性離子注入隔離以後，SLSBD和SLHEMT的擊穿電壓隨溝道長度的增長而增大，不受GaN-on-Si晶片縱向擊穿電壓的限制(其中，晶片縱向擊穿電壓由GaN buffer層厚度限制，此處為3 iim)。在溝道長度為50微米時，其擊穿電壓可以大於一萬伏特。
[0154]圖32所示為進行襯底剝離後，注入強電負性離子和不注入強電負性離子SLSBD的關斷漏電(Off-state 1-V)的比較圖。圖中，橫坐標為二極體正負極偏壓Va，單位為kV ;縱坐標為二極體電流Ia，單位為A/mm。其中包括以下幾種不同的情況的SLSDB:溝道長度為10 u m,不注入強電負性離子注入，模擬所得器件擊穿電壓為800V ;溝道長度為10 u m,注入強電負性離子，模擬所得器件擊穿電壓為1.4kV;溝道長度為50 ym，不注入強電負性離子注入，模擬所得器件擊穿電壓為800V ;溝道長度為50 ym，注入強電負性離子，模擬所得器件擊芽電壓為12.8kV。[0155]圖33所示為進行襯底剝離後，注入強電負性離子和不注入強電負性離子SLHEMT的關斷漏電(Off-state 1-V)的比較圖。圖中，橫坐標為漏源偏壓Vds,單位為kV ;縱坐標為關斷漏電ID，單位為A/mm。其中包括以下幾種不同的情況的BISDB:溝道長度為lOym，不注入強電負性離子注入，模擬所得器件擊穿電壓為800V ;溝道長度為IOy m，注入強電負性離子，模擬所得器件擊穿電壓為1.4kV;溝道長度為50 ym，不注入強電負性離子注入，模擬所得器件擊穿電壓為800V ;溝道長度為50i!m，注入強電負性離子，模擬所得器件擊穿電壓為 12.8kV。
[0156]圖32和圖33中可見，若只是進行了襯底剝離而不做強電負性離子注入隔離，不論是SBD還是HEMT器件的擊穿電壓都會受到GaN-on-Si晶片縱向擊穿的影響，不論溝道怎樣增長，其擊穿電壓都被限制在800V左右。
[0157]圖34為進行襯底剝離後，注入強電負性離子和不注入強電負性離子的GaN異質結的導帶圖。在GaN-on-Si外延結構上，當做完襯底剝離從而暴露了 GaN buffer層以後，因為氮化鎵材料獨有的自發激化特性，其在GaN buffer層背面會產生正的激化電荷，從而拉低GaN背面的導帶，形成一背面溝道。這樣在器件工作時，此背面溝道會幫助流過縱向漏電，形成類似於低阻矽襯底的效果。所以，只是做完襯底剝離，即使是去掉了矽襯底，但因為氮化鎵自發激化的原因仍然不能隔絕掉縱向漏電，對器件擊穿電壓沒有幫助。
[0158]但當在背面注入強電負性離子以後，這些離子會給GaN背面引入固定的負電荷，從而補償掉氮化鎵自發激化的影響，形成一層高電子勢壘的背面隔離層。這樣能有效隔絕流過GaN背面的縱向漏電，從而獲得高的擊穿電壓。
[0159]綜上所述，本發明有效克服了現有技術中的種種缺點而具高度產業利用價值。
[0160]上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術領域】中具有·通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。
【權利要求】
1.一種半導體器件的製作方法，其特徵在於，所述半導體器件的製作方法至少包括: 提供第一半導體基片； 在所述第一半導體基片的上表面形成三五族化合物層； 在所述三五族化合物層中製備三五族半導體器件，所述三五族半導體器件位於所述三五族化合物層的上表面； 在所述三五族化合物層的上表面鍵合第二半導體基片； 利用襯底剝離的工藝剝離所述第一半導體基片，以露出所述三五族化合物層的下表面； 利用離子注入工藝從所述三五族化合物層下表面注入強電負性離子。
2.根據權利要求1所述的半導體器件的製作方法，其特徵在於:所述利用離子注入工藝從所述三五族化合物層下表面注入強電負性離子的步驟之後還包括步驟:在所述三五族化合物層的下表面形成保護層。
3.根據權利要求2所述的半導體器件的製作方法，其特徵在於:在所述三五族化合物層的下表面形成保護層之後，還包括步驟: 利用光刻和刻蝕工 藝對所述保護層和所述三五族化合物層進行刻蝕，形成連接到所述三五族半導體器件的通孔； 在所述通孔中填充金屬，以形成所述三五族半導體器件的電極。
4.根據權利要求1所述的半導體器件的製作方法，其特徵在於:所述離子注入工藝中注入離子的元素為O或F,注入劑量為lel8cm_3~le20cm_3,注入能量大於等於50keV。
5.根據權利要求1所述的半導體器件的製作方法，其特徵在於:在所述第一半導體基片的上表面形成三五族化合物層的步驟包括: 利用沉積工藝在所述第一半導體基片上形成GaN層； 利用沉積工藝在所述GaN層上形成AlGaN層或利用沉積工藝在所述GaN層上形成InAlN 層。
6.根據權利要求1所述的半導體器件的製作方法，其特徵在於:在所述三五族化合物層中製備三五族半導體器件的步驟之後，在所述三五族化合物層的上表面鍵合第二半導體基片之前，還包括在所述三五族半導體器件上形成金屬場板的步驟。
7.根據權利要求1所述的半導體器件的製作方法，其特徵在於:所述三五族半導體器件為異質結場效應管和肖特基二極體。
8.根據權利要求1所述的半導體器件的製作方法，其特徵在於:所述第一半導體基片為Si襯底。
9.根據權利要求1所述的半導體器件的製作方法，其特徵在於:所述第二半導體基片為Si襯底、SiC襯底、藍寶石襯底、玻璃襯底或GaN襯底。
10.一種半導體器件，其特徵在於，所述半導體器件至少包括: 三五族化合物層，所述三五族化合物層的上表面形成有三五族半導體器件，所述三五族化合物層的下表面，所述三五族化合物層下表面被注入有強電負性離子； 第二半導體基片，位於所述三五族化合物層的上表面。
11.根據權利要求10所述的半導體器件，其特徵在於:所述三五族化合物層的下表面還形成有保護層。
12.根據權利要求10所述的半導體器件，其特徵在於:所述半導體器件中還形成有貫穿所述保護層和所述三五族化合物層的通孔； 所述通孔中填充有金屬，適於作為所述三五族半導體器件的電極。
13.根據權利要求10所述的半導體器件，其特徵在於:所述強電負性離子的元素為O或F,深度為I u m~2 u m。
14.根據權利要求10所述的半導體器件，其特徵在於:所述三五族化合物層包括:GaN層和位於所述GaN層上的AlGaN層或位於所述GaN層上的InAlN層。
15.根據權利要求10所述的半導體器件，其特徵在於:所述三五族半導體器件上還形成有金屬場板。
16.根據權利要求10所述的半導體器件，其特徵在於:所述三五族半導體器件為異質結場效應管和肖特基二極體。
17.根據權利要求10所述的半導體器件，其特徵在於:所述第二半導體基片為Si襯底、SiC襯底、藍寶石襯底、玻璃襯底或GaN襯底。
【文檔編號】H01L21/329GK103578985SQ201310532887
【公開日】2014年2月12日 申請日期:2013年11月1日 優先權日:2013年11月1日
【發明者】袁理 申請人:中航（重慶）微電子有限公司