用於4.5f2動態隨機存取存儲器單元的具有接地柵極的溝槽隔離電晶體和其製造方法

2024-01-24 01:21:15

專利名稱：用於4.5f2動態隨機存取存儲器單元的具有接地柵極的溝槽隔離電晶體和其製造方法
技術領域：
本發明大體上涉及存儲器裝置，且明確地說，涉及隔離DRAM裝置的存取電晶體 構造的系統和方法。
背景技術：
在例如動態隨機存取存儲器("DRAM")等存儲器結構中使用例如場效應電晶體 (FET)等存取電晶體，以用於控制對用於存儲代表存儲器中所含的信息的電荷的電容器 的存取。存取電晶體需要能夠在斷開時提供高阻抗且在接通時提供低阻抗連接。
DRAM和其它存儲器使用一種尋址方案，藉此選擇耦合到許多電晶體柵極的字線， 且同時選擇耦合到許多電晶體漏極的位線或數字線。接通位於選定字線與選定數字線的 交叉點處的存取電晶體，且存取所述存儲器單元。
在DRAM中，電荷洩漏效應使得必須周期性刷新存儲器中所存儲的信息。刷新 DRAM又導致存儲器操作中的電力消耗和延遲增加。因此，需要降低DRAM中的電荷 洩漏效應。
一個電荷洩漏來源是寄生導電。在接通位於選定字線與選定數字線的交叉點處的存 取電晶體的同時，許多其它存取電晶體由於所述存取電晶體的漏極耦合到選定數字線的 緣故而具有漏極電壓。這些存取電晶體展現由於漏極電壓引起的某種寄生導電。
另外，需要最小化例如DRAM等存儲器所需的區域。對越來越小的半導體的需要 導致在半導體晶片上將鄰近電晶體較緊密地放置在一起。這又產生較緊密放置在一起的 電晶體的耗盡區，同時仍然要求將各種電路元件彼此電隔離。 一種用以在電晶體周圍形 成較小耗盡區的方法是增加襯底摻雜濃度。然而，較高摻雜水平增加了矽中的汙染物水 平，這又增加了電晶體的洩漏電流。
在另一種用以維持各種電路元件彼此電隔離的方法中，在半導體中製作電隔離結 構。然而，電隔離結構需要DRAM或其它集成電路上的空間。已經開發出各種技術來 減少用於電隔離結構的區域。如圖l所說明的， 一種用於提供電隔離且同時需要相對較 少空間的技術是在電晶體構造100的各部分之間放置隔離溝槽102。然而，在某些類型 的集成電路中，寄生導電的一部分是由於角隅效應引起的，所述角隅效應是使用溝槽隔
離技術的人為結果。
圖1還說明圍繞每個電晶體構造100的柵極構造的耗盡區104。隔離溝槽102沒有 周圍耗盡區。

發明內容
在第一存取電晶體構造與第二存取電晶體構造之間構造具有接地柵極的電晶體或 隔離電晶體，以提供存儲器裝置的存取電晶體構造之間的隔離。在實施例中，存儲器裝 置是DRAM。在另一實施例中，存儲器裝置是4.5F2DRAM單元。在實施例中，存取晶 體管構造是兩側圍繞存取電晶體。
存取電晶體構造之間的隔離電晶體在隔離電晶體的柵極下方形成耗盡區，使得襯底 中的電子移離所述柵極。這夾斷隔離電晶體的耗盡區，並將其與鄰近存取電晶體構造的 耗盡區合併。顯著減少了洩漏電流，因為在合併的耗盡區中沒有地方容納電子。可將耗 盡區緊密地放置在一起，以產生較小半導體。此外，還可使用矽襯底的較低摻雜濃度。
本發明的一個實施例是一種存儲器裝置，其包含半導體襯底；與所述半導體襯底 相關聯的多個電荷存儲裝置；與所述半導體襯底相關聯的多個數字線；電插入在電荷存 儲裝置與數字線之間的多個柵極，其中柵極、電荷存儲裝置和數字線界定存儲器單元， 其中形成所述柵極以便凹進到半導體襯底中，使得在半導體襯底內形成第一耗盡區，且 使得當激活所述柵極時，在半導體襯底內在凹進柵極的周邊周圍形成導電路徑，以進而
允許電荷在電荷存儲裝置與相應數字線之間流動；以及多個隔離結構，所述多個隔離結 構經形成以便凹進在半導體襯底內且以便在半導體襯底內界定第二耗盡區。
本發明的另一實施例是一種存儲器裝置，其包含具有第一表面的襯底；在所述襯 底上以某一圖案排列的多個存儲器單元，其中所述多個存儲器單元包括電荷存儲裝置和 經形成以便延伸到襯底中的凹進存取裝置，其中所述凹進存取裝置在襯底中誘發耗盡區 且進一步在襯底內在凹進存取裝置的凹進周邊周圍界定電路流動路徑；以及形成在所述 襯底中的多個隔離結構，以便將所述多個存儲器單元彼此隔離，其中所述多個隔離結構 包含經形成以便延伸到襯底中的凹進存取裝置，其中所述多個隔離結構在襯底中誘發第 二耗盡區。
本發明的另一實施例是一種存儲器裝置，其包含襯底，其具有第一表面；第一存 儲器構造，其包含第一存儲器存儲裝置、第一數字線；和第一電晶體構造，其具有從第 一表面延伸到襯底中的第一凹進柵極、第一源極和第一漏極，其中所述第一存儲器存儲 裝置電耦合到所述第一源極，且所述第一數字線電耦合到所述第一漏極；第二存儲器構
造，其包含第二存儲器存儲裝置、第二數字線；和第二電晶體構造，其具有第二凹進柵 極、第二源極和第二漏極，其中所述第二存儲器存儲裝置電耦合到所述第二源極，且所 述第二數字線電耦合到所述第二漏極；其中所述第一和第二電晶體構造是凹進存取裝 置；以及接地凹進電晶體柵極構造，其插入在所述第一與第二存儲器構造之間。
本發明的另一實施例是一種隔離多個存儲器單元的方法，所述存儲器單元由電荷存 儲裝置和經形成以便延伸到襯底中的凹進存取裝置組成，其中所述凹進存取裝置在襯底 中誘發第一耗盡區且進一步在襯底內在鄰近源極漏極區之間在凹進存取裝置的凹進周 邊周圍界定電流流動路徑，所述方法包含形成多個隔離結構以便將所述多個存儲器單 元彼此隔離，其中所述多個隔離包含凹進存取裝置；以及誘發形成所述多個隔離結構的 凹進存取裝置在襯底中形成第二耗盡區以進而抑制單元之間的洩漏。
出於概述本發明的目的，本文已經描述了本發明的某些方面、優點和新穎特徵。將 了解，未必可根據本發明的任何特定實施例實現所有此類優點。因此，可用實現或優化 本文所教示的一個優點或若干優點而未必實現本文可能教示或建議的其它優點的方式 來實施或進行本發明。


現將參看附圖來描述實施本發明各種特徵的一般架構。提供附圖和相關聯的描述來 說明本發明的實施例而並非限制本發明的範圍。在附圖中，始終重複使用參考標號來指 示所參考的元件之間的一致性。另外，每個參考標號的第一個數字指示第一次出現所述 元件的圖式。
圖1說明溝槽隔離結構和電晶體構造的簡化側視圖。
圖2說明本發明實施例的電晶體隔離構造和存取電晶體構造的簡化側視圖。
圖3說明圖2的存儲器裝置200的實施例的簡化側視圖，所述實施例進一步包含存 儲器存儲裝置和存儲器存取裝置。
圖4是根據本發明實施例的含有多個字線和數字線的存儲器陣列的電路圖，其中所 述存儲器陣列包含圖2和圖3的結構。
圖5是描繪根據本發明實施例的電子電路與存儲器裝置之間的通信的示意圖，其中 所述存儲器裝置包含圖2和圖3的結構。
圖6A是根據本發明實施例的存儲器存儲裝置600的俯視圖。
圖6B是圖6A所說明的存儲器存儲裝置的實施例的簡化側視圖。
圖7A是根據本發明另一實施例的存儲器存儲裝置的俯視圖。
圖7B是圖7A所說明的存儲器存儲裝置的實施例的簡化側視圖。
具體實施例方式
為了更詳細理解本發明，首先參看圖2。圖2說明本發明實施例的包含電晶體隔離 構造和存取電晶體構造的存儲器裝置200的一部分的簡化側視圖。
存儲器裝置200包含半導體襯底202，其可包含各種各樣的合適材料。半導體襯底 202可包括已經在其上面製作的半導體結構和/或其它層或此項技術中通常使用的任何 摻雜矽平臺。儘管所說明的半導體襯底202包含內在摻雜型單晶矽晶片，但所屬領域的 技術人員將了解具有其它配置的半導體襯底202可包含其它形式的半導體層，其包括半 導體裝置的其它有源或可操作部分。
存儲器裝置200進一步包含電晶體柵極構造204-210、 240、 242。電晶體柵極構造 204-210、 240、 242展示為形成在半導體襯底202內。在另一實施例中，電晶體柵極構 造204-210、 240、 242形成在襯底202上。
電晶體柵極構造204-210、 240、 242分別包含柵極電介質212-218、 256、 258、矽 層(未圖示)、導電層(未圖示)和絕緣帽206。在實施例中，柵極電介質212-218、 256、 258包含氧化物，例如二氧化矽。在實施例中，矽層包含導電摻雜矽。在實施例中，導 電層包含金屬或金屬矽化物，例如銅、金、鋁、矽化鎢、矽化鈦、矽化鈷或矽化鎳。在 實施例中，絕緣帽206包含絕緣體，例如二氧化矽和氮化矽。
將了解，電晶體柵極構造204-210、 240、 242的各個層是示範性層，且除了或替代 所述層，可使用其它層。舉例來說，可在導電層與矽層之間併入阻擋層。
存儲器裝置200進一步包含形成在襯底202內的摻雜擴散區或源極/漏極區220-230。 源極/漏極區220和222連同電晶體柵極構造204界定第一電晶體構造232。源極/漏極區 222和224連同電晶體柵極構造206界定第二電晶體構造234。
源極/漏極區222分別通過電晶體柵極212和214門控連接到源極/漏極區220和224。 源極/漏極區222可視為共享源極/漏極區，因為其由第一電晶體構造232和第二電晶體 構造234共享。
類似地，源極/漏極區226和228連同電晶體柵極構造208界定第三電晶體構造236。 源極/漏極區228和230連同電晶體柵極構造210界定第四電晶體構造238。
源極/漏極區228分別通過電晶體柵極216和218門控連接到源極/漏極區226和230。 源極/漏極區228也可視為共享源極/漏極區，因為其由第三電晶體構造236和第四晶體 管構造238共享。
在實施例中，柵極電介質212-218、 256、 258分別是字線212-218、 256、 258。在 實施例中，電晶體構造232-238是兩側圍繞存取電晶體。在另一實施例中，電晶體構造 232-238是凹進存取電晶體。在又一實施例中，電晶體構造232-238是U形柵極電晶體。 在又一實施例中，電晶體構造232-238是凹進存取裝置。在又一實施例中，電晶體構造 232-238是凹進存取裝置(RAD)存取電晶體。
在實施例中，電晶體構造232-238是NMOS電晶體裝置，使得源極/漏極區220-230 包含n型區。在另一實施例中，電晶體構造232-238是PMOS電晶體裝置，使得源極/ 漏極區220-230包含p型區。存儲器裝置200可使用任何合適的摻雜工藝來摻雜，所述 摻雜工藝例如為離子植入或擴散。
電晶體柵極構造240、 242分別包含字線256、 258，如上所述。為了給電晶體構造 232-238提供隔離，電晶體柵極構造240、 242的字線256、 258分別電連接到接地。具 有接地字線256、 258的電晶體構造240、 242分別包含隔離電晶體構造260、 262。
在實施例中，襯底202是p摻雜的。所述p摻雜襯底202包括過量的空穴或帶正電 粒子。接地字線256、 258將一些空穴推離圍繞字線256、 258的區。這減少了圍繞接地 柵極256、 258的區中的自由空穴和電子，且因此減少了圍繞接地字線256、 258的區中 的洩漏電流。
圖2所示的虛線表示每個電晶體構造232-238和隔離電晶體構造260、262周圍的耗 盡區的邊界。電晶體柵極構造204-210分別包含耗盡區244-254，且隔離電晶體構造240、 242分別包含耗盡區252、 254。
為了提供隔離電晶體構造260的源極與漏極224、 226之間的隔離，在實施例中， 柵極電壓近似小於或等於閾值電壓。在此實施例中，隔離電晶體構造260處於耗盡模式 中。
在另一實施例中，柵極電壓遠遠小於閾值電壓，這也提供隔離電晶體構造260的源 極與漏極224、 226之間的隔離。在此實施例中，隔離電晶體構造260處於累積模式中。
如圖2所示，接地柵極256的耗盡區252與電晶體構造234、 236的耗盡區246、 248 合併。這提供電晶體構造234與236之間的隔離。在一個實施方案中，柵極256接地。 在另一實施方案中，施加負電壓(例如，約-0.5 V)以增強耗盡區。在存儲器裝置200 中圍繞隔離電晶體構造的接地字線的耗盡區與鄰近有源電晶體構造的耗盡區合併以提 供隔離。顯著減少了洩漏電流，因為在夾斷的耗盡區244-254中沒有地方容納電子。
如上文提及的，增加襯底摻雜濃度是一種用以減小圍繞電晶體柵極的耗盡區的大小 且因此實現電晶體之間的較小間隔的方法。在沒有隔離電晶體構造260、 262的存儲器
裝置的實施例中，可使用約1016原子"1113到約102原子/^113的摻雜濃度。
在存儲器裝置200中形成隔離電晶體構造260、 262提供在有源電晶體元件之間的 隔離，且準許存取電晶體232-238的較緊密間隔，而不需要襯底202中的高摻雜濃度。 因此，可使用矽襯底202的較低摻雜濃度。在具有隔離電晶體構造260、 262的存儲器 裝置200的實施例中，可使用約1016原子/ 113到約1015原子/(^13之間的摻雜濃度，且優 選地約10"原子/cn^的摻雜濃度。
圖3是圖2的存儲器裝置200的實施例的簡化側視圖，所述實施例進一步包含存儲 器存儲裝置和存儲器存取裝置。
參看圖3，在襯底202上方形成絕緣材料310，且導電互連件312、 314和316分別 延伸通過絕緣材料310到達源極/漏極區220、 222和224。絕緣材料310可包含(例如) 硼磷矽玻璃(BPSG)，且導電互連件312、 314、 316可包含(例如)導電摻雜矽、金屬 矽化物或元素金屬中的一者或一者以上。
導電互連件314與數字線318電連接，這形成共享源極/漏極區222與數字線318 之間的電連接。電連接件312和316分別併入到電容器構造320和322中。在實施例中， 在電連接件312和316上方形成介電材料324，且隨後在介電材料324上方形成電容器 板326。因此，將導電互連件312和316併入到電容器構造320和322中作為存儲節點。 介電材料324可包含(例如)二氧化矽、氮化矽或所謂的高K介電材料(例如五氧化二 鉅)中的一者或一者以上。電容器板326可包含(例如)導電摻雜矽、金屬或金屬矽化 物中的一者或一者以上。
電晶體構造232-238界定存儲器裝置200的存取電晶體。電晶體構造232和234用 於提供數字線318與電容器構造320和322之間的存取，而電晶體構造236和238用於 提供數字線318與電容器構造330和332之間的存取。
圖4是包含多個字線、數字線和存儲器單元402的存儲器陣列400的電路圖。在實 施例中，存儲器陣列400包含圖2和圖3的結構。
存儲器單元402被組織成列Q-Cn和行RrRN。列解碼器404和行解碼器406處理 地址信號408以識別目標存儲器單元402的列cn和行rn。列通常被稱為字線，且行通 常被稱為數字線或位線。
示範性存儲器單元402包含電晶體232、耦合到電晶體232的源極S 220的電容器 320、耦合到電晶體232的柵極G和其它存儲器單元中的其它柵極的字線212以及耦合 到電晶體232的漏極D 222和其它存儲器單元中的其它漏極的數字線318。在實施例中， 電晶體232的柵極G包含字線212。
通過選擇字線212和位線318，接通電晶體232，且可測量電容器320中所存儲的 電荷以確定存儲器單元402中所存儲的數據。或者，通過選擇並接通電晶體232，可將 電荷注射到電容器320中以在其中寫入數據，且斷開電晶體232以在存儲器單元402中 存儲數據。
圖5說明存儲器陣列400經由常規地址信號408和數據信號502與電子電路500介 接。地址信號408選擇存儲器陣列400中的一個或一個以上存儲器單元402。另一方面， 數據信號502攜載存儲於存儲器陣列400的存儲器單元402的數據或從其檢索的數據。
在一個實施例中，存儲器陣列400是動態隨機存取存儲器(DRAM)。在其它實施 例中，存儲器陣列400可包含各種各樣的存儲器裝置，例如靜態存儲器、動態存儲器、 擴展數據輸出存儲器、擴展數據輸出動態隨機存取存儲器(EDODRAM)、同步動態隨 機存取存儲器(SDRAM)、雙數據率同步動態隨機存取存儲器(DDRSDRAM)、同步鏈 路動態隨機存取存儲器(SLDRAM)、視頻隨機存取存儲器(VRAM)、 rambus動態隨機 存取存儲器(RDRAM)、靜態隨機存取存儲器(SRAM)、快閃記憶體或此項技術中已 知的任何其它存儲器類型。
存儲器陣列400與不同類型的電子電路500介接。舉例來說，電子電路500可包括
存取或依賴於存儲器的任何裝置，包括但不限於計算機等。
舉例來說，計算機包含處理器、程序邏輯或表示數據和指令的其它襯底配置，其如 本文描述那樣操作。在其它實施例中，處理器可包含控制器電路、處理器電路、處理器、 通用單晶片或多晶片微處理器、數位訊號處理器、嵌入式微處理器、微控制器等。
在一些實施例中，單獨實施存儲器陣列400和電子電路500。在其它實施例中，存 儲器陣列400和電子電路500集成在一起。此外，所屬領域的技術人員將認識到，存儲 器陣列400可在各種各樣的裝置、產品和系統中實施。
圖6A是存儲器存儲裝置或存儲器陣列600的實施例的俯視圖。存儲器陣列600包 含多個字線602、多個數字線608、多個隔離電晶體構造606和多個有源區域604。有源 區域604相對於數字線(即，x軸)傾斜。在實施例中，有源區域604的布局處於45。。 在其它實施例中，有源區域604相對於x軸成某一角度，其中所述角度在約0°到約180° 之間。在實施例中，存儲器陣列600中的存儲器單元的間距在Y方向上對於一個單元為 3F，且在X方向上對於兩個單元為3F。
圖6B是圖6A中所說明的存儲器陣列600的實施例的簡化側視圖。圖6B進一步說 明圖6A所示的多個字線602、多個數字線608、多個隔離電晶體構造606和多個有源區 域604。
圖7A是存儲器陣列600的另一實施例的俯視圖。在圖7A所說明的實施例中，有 源區域604的布局處於0°。有源區域604處於數字線608下方且由數字線608覆蓋。
圖7B是圖7A所說明的存儲器存儲裝置的實施例的簡化側視圖。圖7B說明所述多 個有源區域604，且進一步說明圖7A所示的多個字線602、多個數字線608和多個隔離 電晶體構造606。
儘管已經描述了本發明的某些實施例，但僅以實例方式來呈現這些實施例，且不希 望這些實施例限制本發明的範圍。實際上，本文所述的新穎方法和系統可用各種其它形 式來實施；此外，可在不脫離本發明精神的情況下對本文所述的方法和系統的形式作出 各種省略、替代和改變。希望所附權利要求書和其等效物涵蓋將屬於本發明範圍和精神 的此類形式或修改。
權利要求
1.一種存儲器裝置，其包含襯底，其具有第一表面；多個存儲器單元，其以某一圖案排列在所述襯底上，其中所述多個存儲器單元包括電荷存儲裝置和經形成以便延伸到所述襯底中的凹進存取裝置，其中所述凹進存取裝置在所述襯底中誘發耗盡區且進一步在所述襯底內所述凹進存取裝置的凹進周邊周圍界定電流流動路徑；多個隔離結構，其形成在所述襯底中，以便將所述多個存儲器單元彼此隔離，其中所述多個隔離結構包含經形成以便延伸到所述襯底中的凹進存取裝置，其中所述多個隔離結構在所述襯底中誘發第二耗盡區。
2. 根據權利要求1所述的存儲器裝置，其中所述多個存儲器單元包括形成於所述襯底 的所述第一表面上的電荷存儲裝置和數字線，其中所述凹進存取裝置包含具有經形 成以便延伸到所述襯底中的柵極的凹進存取電晶體。
3. 根據權利要求2所述的存儲器裝置，其中所述凹進存取電晶體進一步包括形成在鄰 近所述襯底的所述第一表面處的一對源極/漏極區，且其中所述凹進存取電晶體包 括從所述第一表面向內延伸到所述襯底中的柵極結構，使得激活所述柵極導致形成導電溝道，以使得電流在所述兩個源極/漏極區之間流動。
4. 根據權利要求1所述的裝置，其中所述多個隔離結構經偏置以便界定所述第二耗盡區。
5. 根據權利要求1所述的裝置，其中所述多個隔離結構包含多個柵極結構，所述柵極結構經形成以便從所述第一表面延伸到所述襯底中，且其中所述多個柵極結構接 地。
6. 根據權利要求1所述的裝置，其中由所述多個隔離結構形成的所述第二耗盡區與由所述單元的所述凹進存取裝置誘發的所述相應第一耗盡區合併，使得可降低所述半 導體襯底的摻雜水平而不會增加存儲器單元之間的洩漏電流。
7. 根據權利要求6所述的裝置，其中所述多個單元中的每一者包含第一和第二多個凹 進柵極以及第一和第二電荷存儲裝置，且其中所述多個單元中的每一者包括共用源 極/漏極區，所述共用源極/漏極區在所述第一與第二柵極之間共用且電耦合到單個數字線。
8. 根據權利要求7所述的裝置，其進一步包含多個源極/漏極區，所述源極/漏極區電耦合到所述電荷存儲裝置。
9. 根據權利要求l所述的裝置，其中所述襯底包含p摻雜襯底，且其中所述多個凹進 柵極包含凹進存取裝置。
10. 根據權利要求1所述的裝置，其進一步包含用於激活多個單元的所述柵極的字線和 也電連接到多個單元的位線，且其中每個單元的所述柵極界定有源區域，且其中每 個單元的所述有源區域相對於所述位線和字線成45度角定向。
11. 根據權利要求1所述的裝置，其進一步包含用於激活多個單元的所述柵極的字線和 也電連接到多個單元的位線，且其中每個單元的所述柵極界定有源區域，且其中每 個單元的所述有源區域相對於所述位線成O度角定向。
12. —種隔離多個存儲器單元的方法，所述存儲器單元由電荷存儲裝置和經形成以便延 伸到襯底中的凹進存取裝置組成，其中所述凹進存取裝置在所述襯底中誘發第一耗 盡區且進一步在所述襯底內的鄰近源極漏極區之間在所述凹進存取裝置的凹進周 邊周圍界定電流流動路徑，所述方法包含形成多個隔離結構以便將所述多個存儲器單元彼此隔離，其中所述多個隔離包含凹進存取裝置；以及誘發形成所述多個隔離結構的所述凹進存取裝置在所述襯底中形成第二耗盡區 以進而抑制單元之間的洩漏。
13. 根據權利要求12所述的方法，其中所述隔離結構經偏置以便界定所述第二耗盡區。
14. 根據權利要求12所述的方法，其中所述隔離結構經形成以便延伸到所述襯底中，且其中所述隔離結構接地。
15. 根據權利要求12所述的方法，其中形成所述多個隔離結構包含形成所述結構以便 插入在鄰近凹進存取裝置之間。
16. 根據權利要求12所述的方法，其中由所述多個隔離結構形成的所述第二耗盡區與 由所述單元的所述凹進存取裝置誘發的所述相應第一耗盡區合併，使得可降低所述 半導體襯底的慘雜水平而不會增加鄰近存儲器單元之間的洩漏電流。
全文摘要
在第一存取電晶體構造(206)與第二存取電晶體構造(208)之間形成具有接地柵極的隔離電晶體(240)以提供存儲器裝置的所述存取電晶體構造之間的隔離。在實施例中，所述存取電晶體構造是凹進存取電晶體。在實施例中，所述存儲器裝置是DRAM。在另一實施例中，所述存儲器裝置是4.5F2 DRAM單元。
文檔編號H01L21/8242GK101208795SQ200680022726
公開日2008年6月25日 申請日期2006年6月21日 優先權日2005年6月24日
發明者沃納·雲林 申請人:美光科技公司