一種恆定壓差、可變輸出電壓低壓差線性穩壓器的製造方法
2024-02-13 12:36:15 1
一種恆定壓差、可變輸出電壓低壓差線性穩壓器的製造方法
【專利摘要】本發明公開了一種具有恆定壓差、可變輸出的LDR(Low?dropout?regulator，低壓差線性穩壓器)，該線性穩壓器包括：開關穩壓器、濾波器、運算放大器、驅動電路及輸出功率管。傳統的低壓差線性穩壓器一般工作在特定的輸出電壓，以保證其壓差在一定的範圍內；當其輸出改變時，特別是當輸出低於設計預設輸出電壓時，其壓差將會變大，從而降低了低壓差線性穩壓器的效率。本發明提供的一種用開關降壓DC-DC轉換器為功率管供電的LDR，由於開關降壓DC-DC轉換器的輸出電壓可在其輸出範圍內任意設定且不影響效率，所以LDR將在其輸出範圍內具有恆定壓差，使得LDR在其輸出範圍內都能獲得高效率。
【專利說明】一種恆定壓差、可變輸出電壓低壓差線性穩壓器
【技術領域】
[0001]本發明涉及電源管理【技術領域】，尤其是一種恆定壓差、可變輸出電壓低壓差線性穩壓器，屬於LDR的恆壓差技術實現。
【背景技術】
[0002]LDR作為一種電源穩壓器，在現代電子中有著廣泛的應用，特別是由於其輸出電壓噪聲小的特點，成為幾乎所有高性能模擬電路如ADC，DAC及RF電路或者其他低壓模擬電路的供電選擇。相比於開關式直流穩壓電源，作為線性穩壓電源的LDR可以根據負載的需要線性的調整其串聯在電源和輸出之間的傳輸功率管的阻抗。LDR在電路設計上也相對簡單，只需要一個運算放大器來調整其輸出管就能夠達到較好的穩壓目的，外圍器件也較少，並不需要複雜的控制系統和補償電路，在控制和反饋環路中的延時較低，因而具有較好的環路響應速度及較大的帶寬。LDR最為突出的優點在於其輸出為穩定乾淨的直流電平，正如前文所述，其良好的噪聲特性使其成為模擬電路的優良電源。
[0003]LDR的諸多優點為電源設計提供了很多便利，但是其缺點也是非常明顯的。首先，由於LDR的輸出是經過一個傳輸功率管串聯於電源之下,在傳輸功率管上始終存在的壓降使得LDR的輸出被限制在低於電源電壓以下；其次，當LDR的輸出壓差較大，而負載電流也較大時，LDR的效率將會由於傳輸功率管的損耗而急劇下降，因此，LDR的輸出一般被固定在某一特定電壓，以保證LDR的效率。這些缺點極大地限制了 LDR的應用，特別是對電壓範圍和效率要求較高的應用環境。
[0004]對於那些既要求高效率，大範圍，又需要低噪聲，大帶寬的應用，單純的使用開關型穩壓器或LDR，顯然都不能滿足應用的需求。因此，在實際應用中多會採用將開關電源和LDR在PCB版級上組合起來為電路提供合適的電源。例如，將一個升壓開關穩壓器作為一個LDR的供電電源，則該組合可以將原電源的電壓升高，並輸出低噪聲的乾淨電源。但是這種簡單的將開關和線性穩壓器組合的方式，依然不能解決前文所提到的諸多問題，因而需要新的技術方案來克服這些困難。
[0005]本發明將LDR和開關穩壓器集成在一塊晶片上，用開關穩壓器的輸出為LDR的傳輸功率管供電，而晶片中開關電源和LDR的控制電路則共用一個電源。相對於LDR和開關穩壓器的板級組合，本發明將LDR和開關穩壓集成在晶片內部。這樣，本發明只需要一塊晶片就可以滿足LDR和開關電源組合的應用要求，從而在板級上節省了設計成本和應用面積。在晶片級，本發明將LDR和開關電源集成在同一塊晶片上，使得晶片的部分電路可以為LDR和開關電源共用，例如:帶隙基準電壓和電流源，過溫保護電路，軟啟動電路，上電復位等。另外，由於開關穩壓電源較大的輸出範圍，可以使得本發明的LDR同樣具有較大的輸出範圍；由於LDR的輸出壓差被設定在較低的範圍內，本發明在保證了 LDR的輸出範圍的同時，又保證了 LDR的高效率，使得該LDR在保持其優點的前提下，兼具開關穩壓器的優點。
【發明內容】
[0006]本發明的目的是提供一種兼具開關穩壓和線性穩壓優點的LDR，來作為複雜數字與模擬混合系統的電源穩壓器。本發明中的開關穩壓電源採用了降壓型穩壓器，LDR採用了串聯型線性穩壓結構。發明中採用了平局電壓電路將開關穩壓器的輸出電壓紋波平局，然後作為LDR的參考電平。
[0007]本發明所提供的一種恆定壓差、可變輸出電壓低壓差線性穩壓器包括:開關穩壓器、濾波器、運算放大器、驅動電路及輸出功率管，其中:
[0008]所述開關穩壓器的輸入端與電源Vin相連，輸出端SW與外接電感L的一端相連，反饋輸入端FB與濾波器、外接電阻Rl和R2相連；
[0009]所述濾波器與所述開關穩壓器的反饋輸入端FB相連，用於對所述開關穩壓器的輸出進行濾波處理，並將濾波結果輸入至運算放大器的負輸入端；
[0010]所述運算放大器的負輸入端與所述濾波器的輸出端相連，負輸入端的電壓為濾波器的輸出電壓，正輸入端連接外接電阻R3和R4，正輸入端的輸入電壓為外接電阻R3和R4分壓所得的反饋電壓；輸出端與所述驅動電路相連作為所述驅動電路的輸入；
[0011]所述驅動電路的輸入端與所述運算放大器的輸出端連接，輸出端與所述輸出功率管的柵極連接；
[0012]所述輸出功率管的柵極接所述驅動電路中的Mn4和Mp2的漏極，所述輸出功率管的漏極作為所述線性穩壓器的輸出端V-LDR ；
[0013]所述輸出端V-LDR與外接電阻R3和外接電容C2的一端連接，電容C2作為所述線性穩壓器的輸出電容，其另一端接地；外接電阻R3和R4串聯作為所述線性穩壓器的反饋電阻，外接電阻R4遠離R3的一端接地；
[0014]所述外接電感L的另一端與所述輸出功率管的源極、外接電阻Rl的一端、外接電容Cl的一端以及電壓輸出端Vout連接；外接電阻Rl與R2、濾波器的輸入端連接，R2的另一端與所述外接電容Cl的另一端共同接地。
[0015]本發明提供的上述用開關降壓DC-DC轉換器為功率管供電的LDR，由於開關降壓DC-DC轉換器的輸出電壓可在其輸出範圍內任意設定且不影響效率，所以LDR將在其輸出範圍內具有恆定壓差，使得LDR在其輸出範圍內都能獲得高效率。
【專利附圖】
【附圖說明】
[0016]圖1是根據本發明一實施例的線性穩壓器的系統結構圖。
[0017]圖2是根據本發明一實施例的降壓型開關穩壓器的結構示意圖。
[0018]圖3是本發明中採用的低通濾波器的結構示意圖。
[0019]圖4是本發明中低通濾波器採用的運算放大器的結構示意圖。
[0020]圖5是本發明中LDR採用的運算放大器的結構示意圖。
[0021]圖6是本發明中LDR的驅動電路的結構示意圖。
【具體實施方式】
[0022]為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，並參照附圖，對本發明進一步詳細說明。
[0023]圖1是根據本發明一實施例的線性穩壓器的系統結構圖，如圖1所示，所述線性穩壓器包括開關穩壓器、濾波器、運算放大器、驅動電路及輸出功率管，其中:
[0024]所述開關穩壓器的輸入端與電源Vin相連，輸出端SW與外接電感L的一端相連，反饋輸入端FB與濾波器、外接電阻Rl和R2相連，其為一降壓型開關穩壓器，其結構如圖2所示，所述開關穩壓器主要包括功率管Mp，功率管Mn和控制系統，其中:
[0025]所述功率管Mp為PMOS電晶體，其源極接輸入電壓Vin，柵極連接所述控制系統，漏極與所述外接電感L的一端相連；
[0026]所述功率管Mn為匪OS電晶體，其漏極與所述功率管Mp的漏極連接，柵極與所述控制系統相連，源極接地；
[0027]所述功率管Mp和Mn需要能夠流過足夠大的電流以滿足負載要求；
[0028]所述控制系統用於採用現有技術中常用的電流模式PWM(Pulse WidthModulation脈衝寬度調製)的控制方式來調節輸出電壓和電流。
[0029]所述濾波器與所述開關穩壓器的反饋輸入端FB相連，用於對所述開關穩壓器的輸出進行濾波處理，並將濾波結果輸入至運算放大器的負輸入端，所述濾波器的結構如圖3所示，所述濾波器包括:兩個運算放大器1、2，多個電阻R5、R6、R7、R8、R9，電容C，其中:所述運算放大器I與電阻R5、R6及電容C構成了低通濾波器；所述濾波器的輸入為電阻R5和R6所得的採樣電壓Vin，也為所述開關穩壓器輸出的反饋電壓，該電壓為一紋波電壓，在作為LDR的參考電壓之前需要進行濾波；所述電阻R6與R7相連，其具有相同的阻值，所述電阻R6與R7的一端與所述運算放大器I的負輸入端相連，所述電阻R6的另一端接地，電阻R7的另一端與所述運算放大器I的輸出端相連；所述電阻R5的一端為反饋電壓信號的輸入端，另一端與電容C的一端和所述運算放大器I的正輸入端相連，所述電容C的另一端接地；所述反饋電壓信號經低通濾波器後輸出為一直流信號，該直流信號為反饋電壓信號平均信號的2倍，因此需要按比例縮小；所述運算放大器2與電阻R8和R9構成了比例放大器，用於將所述運算放大器I的輸出縮小一倍；所述運算放大器2的正輸入端與所述運算放大器I的輸出端連接，所述運算放大器2的輸出端與其負輸入端連接，並與所述電阻R8的一端連接，所述電阻R8的另一端與所述電阻R9的一端連接，作為所述濾波器的輸出端Vout，所述電阻R9的另一端接地，其中，所述電阻R8和R9具有相同的阻值。
[0030]所述濾波器中運算放大器I和運算放大器2採用的運算放大器結構如圖4所示，其為一個典型的兩級密勒補償放大器，該放大器採用P型MOS管作為輸入對。
[0031]所述運算放大器I和2的輸入對電晶體為PMOS電晶體Mpl和Mp2 ;偏置電晶體為Mb，其偏置電壓為Vbl ;所述運算放大器I和2中，電源電壓為Vin，尾電流偏置管Mb的偏置電壓接Vbl，其源極與電源Vin連接，漏極與PMOS電晶體Mpl和Mp2的源極連接；Mpl的柵極接負輸入端Vn，Mp2的柵極接正輸入端Vp ；Mpl的漏極與Mnl的漏極、Mnl的柵極連接，Mnl的源極接地；Mp2的漏極與Mn2的漏極、電阻Re的一端以及Mn3的柵極連接；Mn2的源極接地；電阻Re的另一端與電容Ce的一端連接；Mn3的源極接地，Mn3的漏極與Mp3的漏極、輸入端Vout以及電容Ce的另一端連接；Mp3的柵極連接電壓Vbl，Mp3的源極連接電源Vin。
[0032]所述運算放大器的負輸入端與所述濾波器的輸出端相連，負輸入端的電壓為濾波器的輸出電壓，正輸入端連接外接電阻R3和R4，正輸入端的輸入電壓為外接電阻R3和R4分壓所得的反饋電壓；輸出端與所述驅動電路相連作為所述驅動電路的輸入。
[0033]在本發明一實施例中，所述運算放大器為一個摺疊式共源共柵單級運算放大器，其結構如圖5所示，所述運算放大器的輸入對電晶體為PMOS電晶體Mpl和Mp2 ;偏置電晶體為Mb，其偏置電壓為Vbl ;所述運算放大器的輸出級為NMOS共源共柵Mn2、Mn4以及PMOS電流源Mp4的串聯，這樣既可以保證單級運放的增益，又不會使輸出電阻過大；所述共源共柵級的偏置電壓分別為Vb3和Vb2。具體地，在所述運算放大器中，電源電壓為Vin，尾電流偏置管Mb的偏置電壓接Vbl，其源極與電源Vin連接，漏極與PMOS電晶體Mpl和Mp2的源極連接；Mpl的柵極接負輸入端Vn，Mp2的柵極接正輸入端Vp ；Mnl和Mn2的柵極與Vb3連接，他們的源極與地連接，他們的漏極分別與Mn3和Mn4的源極連接；Mpl和Mp2的漏極分別與Mn2和Mnl的漏極連接；Mn3和Mn4的柵極與電壓Vb2連接，他們的漏極分別與Mp3和Mp4的漏極連接；Mp3和Mp4的柵極與Mp3的漏極連接在一起，Mp3和Mp4的源極與電源Vin連接，Mp4和Mn4的漏極相連作為輸出端Vout。
[0034]所述驅動電路的輸入端與所述運算放大器的輸出端連接，輸出端與所述輸出功率管的柵極連接；所述驅動電路的結構如圖6所示，所述驅動電路的輸入端Vr與Mpl的柵極連接，Mpl的源極與Mp4的漏極、Mp5的柵極、Mp2的漏極和Mp2的柵極連接，其漏極與Mn2的漏極、Mn3的漏極、Mn3和Mn4的柵極連接；M0S管Mnl和Mp3作為偏置管，用於偏置Mn2和Mp4，Vb為Mp3的偏置電壓，Mp4的源端和Mp3的源極相連作為所述輸出功率管的驅動端，因為該端具有低的阻抗;Mp3，Mp4，Mp2，Mp5的源極接電源電壓，所述輸出功率管的源極接圖1中的Vout端。Mp3與Mp4的柵極接偏置電壓Vb ；Mp3的漏極、Mp5的漏極、Mnl的漏極以及Mnl和Mn2的柵極相連；Mnl，Mn2，Mn3和Mn4的源極接地；所述輸出功率管的柵極接Mn4和Mp2的漏極，所述輸出功率管的漏極作為LDR輸出端V-LDR，所述輸出端V-LDR作為圖1中的輸出V-LDR。
[0035]所述輸出端V-LDR與外接電阻R3和外接電容C2的一端連接，電容C2作為LDR的輸出電容，其另一端接地；外接電阻R3和R4串聯作為LDR的反饋電阻，外接電阻R4遠離R3的一端接地；
[0036]所述外接電感L的另一端與所述輸出功率管的源極、外接電阻Rl的一端、外接電容Cl的一端以及電壓輸出端Vout連接；外接電阻Rl與R2、濾波器的輸入端連接，R2的另一端與所述外接電容Cl的另一端共同接地。
[0037]以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發明的具體實施例而已，並不用於限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
【權利要求】
1.一種恆定壓差、可變輸出電壓低壓差線性穩壓器，其特徵在於，該線性穩壓器包括:開關穩壓器、濾波器、運算放大器、驅動電路及輸出功率管，其中: 所述開關穩壓器的輸入端與電源Vin相連，輸出端SW與外接電感L的一端相連，反饋輸入端FB與濾波器、外接電阻Rl和R2相連； 所述濾波器與所述開關穩壓器的反饋輸入端FB相連，用於對所述開關穩壓器的輸出進行濾波處理，並將濾波結果輸入至運算放大器的負輸入端； 所述運算放大器的負輸入端與所述濾波器的輸出端相連，負輸入端的電壓為濾波器的輸出電壓，正輸入端連接外接電阻R3和R4，正輸入端的輸入電壓為外接電阻R3和R4分壓所得的反饋電壓；輸出端與所述驅動電路相連作為所述驅動電路的輸入； 所述驅動電路的輸入端與所述運算放大器的輸出端連接，輸出端與所述輸出功率管的柵極連接； 所述輸出功率管的柵極接所述驅動電路中的Mn4和Mp2的漏極，所述輸出功率管的漏極作為所述線性穩壓器的輸出端V-LDR ； 所述輸出端V-LDR與外接電阻R3和外接電容C2的一端連接，電容C2作為所述線性穩壓器的輸出電容，其另一端接地；外接電阻R3和R4串聯作為所述線性穩壓器的反饋電阻，外接電阻R4遠離R3的一端接地； 所述外接電感L的另一端與所述輸出功率管的源極、外接電阻Rl的一端、外接電容Cl的一端以及電壓輸出端Vout連接；外接電阻Rl與R2、濾波器的輸入端連接，R2的另一端與所述外接電容Cl的另一端共同接地。
2.根據權利要求1所述的線性穩壓器，其特徵在於，所述開關穩壓器為降壓型開關穩壓器。
3.根據權利要求1所述的線性穩壓器，其特徵在於，所述開關穩壓器包括功率管Mp，功率管Mn和控制系統，其中: 所述功率管Mp為PMOS電晶體，其源極接輸入電壓Vin，柵極連接所述控制系統，漏極與所述外接電感L的一端相連； 所述功率管Mn為NMOS電晶體，其漏極與所述功率管Mp的漏極連接，柵極與所述控制系統相連，源極接地。
4.根據權利要求3所述的線性穩壓器，其特徵在於，所述控制系統採用電流模式脈衝寬度調製PWM控制方式來調節輸出電壓和電流。
5.根據權利要求1所述的線性穩壓器，其特徵在於，所述濾波器包括運算放大器1、運算放大器2，電阻R5、電阻R6、電阻R7、電阻R8、電阻R9和電容C，其中:所述運算放大器I與電阻R5、電阻R6及電容C構成了低通濾波器；所述濾波器的輸入為電阻R5和電阻R6所得的採樣電壓Vin，也為所述開關穩壓器輸出的反饋電壓；所述電阻R6與電阻R7相連，所述電阻R6與R7的一端與所述運算放大器I的負輸入端相連，所述電阻R6的另一端接地，電阻R7的另一端與所述運算放大器I的輸出端相連；所述電阻R5的一端為反饋電壓信號的輸入端，另一端與電容C的一端和所述運算放大器I的正輸入端相連，所述電容C的另一端接地；所述運算放大器2與電阻R8和電阻R9構成比例放大器，用於將所述運算放大器I的輸出縮小一倍；所述運算放大器2的正輸入端與所述運算放大器I的輸出端連接，所述運算放大器2的輸出端與其負輸入端連接，並與所述電阻R8的一端連接，所述電阻R8的另一端與所述電阻R9的一端連接，作為所述濾波器的輸出端Vout，所述電阻R9的另一端接地。
6.根據權利要求5所述的線性穩壓器，其特徵在於，所述電阻R6與電阻R7具有相同的阻值；所述電阻R8和電阻R9具有相同的阻值。
7.根據權利要求5所述的線性穩壓器，其特徵在於，所述運算放大器I和運算放大器2為兩級密勒補償放大器。
8.根據權利要求5所述的線性穩壓器，其特徵在於，所述運算放大器I和2的輸入對電晶體為PMOS電晶體Mpl和Mp2 ;偏置電晶體為Mb,其偏置電壓為Vbl ;所述運算放大器I和2中，電源電壓為Vin，尾電流偏置管Mb的偏置電壓接Vbl，其源極與電源Vin連接，漏極與PMOS電晶體Mpl和Mp2的源極連接；Mpl的柵極接負輸入端Vn，Mp2的柵極接正輸入端Vp ；Mpl的漏極與Mnl的漏極、Mnl的柵極連接，Mnl的源極接地；Mp2的漏極與Mn2的漏極、電阻Re的一端以及Mn3的柵極連接；Mn2的源極接地；電阻Re的另一端與電容Ce的一端連接；Mn3的源極接地，Mn3的漏極與Mp3的漏極、輸入端Vout以及電容Ce的另一端連接；Mp3的柵極連接電壓VbI，Mp3的源極連接電源Vin。
9.根據權利要求1所述的線性穩壓器，其特徵在於，所述運算放大器為摺疊式共源共柵單級運算放大器，所述運算放大器的輸入對電晶體為PMOS電晶體Mpl和Mp2 ;偏置電晶體為Mb，其偏置電壓為Vbl ;所述運算放大器的輸出級為NMOS共源共柵Mn2、Mn4以及PMOS電流源Mp4的串聯；所述共源共柵級的偏置電壓分別為Vb3和Vb2 ;在所述運算放大器中，電源電壓為Vin，尾電流偏置管Mb的偏置電壓接VbI，其源極與電源Vin連接，漏極與PMOS電晶體Mpl和Mp2的源極連接；Mpl的柵極接負輸入端Vn，Mp2的柵極接正輸入端Vp ；Mnl和Mn2的柵極與Vb3連接，他們的源極與地連接，他們的漏極分別與Mn3和Mn4的源極連接；Mpl和Mp2的漏極分別與Mn2和Mnl的漏極連接；Mn3和Mn4的柵極與電壓Vb2連接，他們的漏極分別與Mp3和Mp4的漏極連接；Mp3和Mp4的柵極與Mp3的漏極連接在一起，Mp3和Mp4的源極與電源Vin連 接，Mp4和Mn4的漏極相連作為輸出端Vout。
10.根據權利要求1所述的線性穩壓器，其特徵在於，所述驅動電路的輸入端Vr與Mpl的柵極連接，Mpl的源極與Mp4的漏極、Mp5的柵極、Mp2的漏極和Mp2的柵極連接，其漏極與Mn2的漏極、Mn3的漏極、Mn3和Mn4的柵極連接；M0S管Mnl和Mp3作為偏置管，用於偏置Mn2和Mp4，Vb為Mp3的偏置電壓，Mp4的源極和Mp3的源極相連作為所述輸出功率管的驅動端；Mp3，Mp4，Mp2，Mp5的源極接電源電壓，所述輸出功率管的源極接Vout端；Mp3與Mp4的柵極接偏置電壓Vb ；Mp3的漏極、Mp5的漏極、Mnl的漏極以及Mnl和Mn2的柵極相連；Mnl，Mn2，Mn3和Mn4的源極接地；Mn4和Mp2的漏極接所述輸出功率管的柵極。
【文檔編號】G05F1/56GK103631299SQ201310189150
【公開日】2014年3月12日 申請日期:2013年5月21日 優先權日:2013年5月21日
【發明者】張春紅, 楊海鋼, 韋援豐, 曲小鋼, 餘樂, 何輝, 陳柱佳, 張甲, 楊雅娟 申請人:中國科學院電子學研究所