一種低熱導率的多層相變材料的製作方法

2024-01-21 12:07:15

專利名稱：一種低熱導率的多層相變材料的製作方法
技術領域：
本發明涉及一種半導體存儲器的記錄材料，具體涉及一種低熱導率的多層相變材 料。
背景技術：
隨著信息產業技術的迅速發展，人們對存儲器的要求越來越高，常用的存儲器分 為以下三種磁存儲器、光存儲器和半導體存儲器，其中半導體存儲器以其優良的性能被最 為廣泛地使用。目前主流的半導體存儲器是基於浮柵結構的快閃記憶體，但由於浮柵厚度的限制 其很難隨著集成電路技術的進一步發展而突破32nm瓶頸，因而人們開始競相研發以相變 存儲器為代表的下一代存儲器。相變存儲器(PCRAM)是一種非易失性的半導體存儲器，它利用電脈衝的熱效應使 記錄材料在晶態和非晶態之間可逆轉變，並由材料在兩態下電阻值的巨大差異來存儲數 據，其中記錄材料由硫系化合物為主的薄膜相變材料組成，其晶態為低阻態，代表數據位 「 1，，；非晶態為高阻態，代表數據位「0 」，相變材料從非晶態向晶態轉變所需要達到的溫度稱 為晶化溫度，相變材料從晶態向非晶態轉變所需要達到的溫度稱為熔化溫度。自問世以來，相變存儲器以其非易失性、與CMOS工藝兼容、高速、抗輻射、廉價、使 用壽命長的優良特性而倍受關注，國際半導體工業協會認為其最有可能取代快閃記憶體和動態隨 機存儲器等目前主流產品而成為未來存儲器的主流產品。但是隨著相變存儲器單元尺寸的 不斷減小，相鄰存儲單元之間的間距也將越來越小。當對某一存儲單元進行讀寫操作時，其 產生的熱量將不可避免地傳導到鄰近存儲單元，如果這種傳導熱量引起的鄰近存儲單元溫 升超過記錄材料的相變溫度，將會導致該存儲單元的記錄狀態發生非預期的改變，這種鄰 近存儲單元之間的熱串擾將極大地影響存儲器的可靠性。此外，目前常用記錄材料的熔化 溫度較高，因而使其發生相變所需要的熱能較大，由此導致的大功耗成為了制約相變存儲 器進一步實用化的又一重大瓶頸。為了提高相變存儲器的可靠性，目前普遍採用的方法是通過向薄膜相變材料中摻 入N、0、Sn等元素以提高記錄材料的晶化溫度，這樣可有效避免因鄰近存儲單元的溫升超 過其記錄材料的相變溫度而引起的數據位信息錯誤。不過該方法並沒有減小傳導至鄰近單 元的熱量，雖然引起的溫升不至於使記錄材料的狀態馬上發生轉變，但其阻值仍然會有明 顯的變化，多次操作後數據位信息仍然存在失效的可能，因而會嚴重影響存儲器的使用壽 命。此外，採用摻雜的方法提高晶化溫度的同時，薄膜相變材料的熔化溫度一般也會相應提 高，這又將導致相變存儲器功耗的增大。因此，目前迫切地需要一種具有優良熱學性能的相變材料，其能有效減小相變存 儲器鄰近存儲單元之間的熱串擾並降低器件功耗。

發明內容
本發明的目的在於提供一種多層相變材料，該材料有較低的熱導率，能有效減小相變存儲器鄰近存儲單元之間的熱串擾並降低器件功耗。一種低熱導率的多層相變材料，其特徵在於其為兩種單層薄膜相變材料交替堆 疊形成周期性的多層膜結構，兩種薄膜材料的組成元素不全相同或完全相同但原子百分比 不同。所述單層薄膜相變材料為GeTe、SbTe, BiTe, SnTe, AsTe, GeSe, SbSe, BiSe, SnSe, AsSe, InSe、GeSbTe和AghSbTe中的任意一種，或者上述任意一種化合物摻雜S或N或0 或Cu或Si或Au元素形成的混合物。摻雜元素佔所述單層薄膜相變材料的原子百分比為0. 5 50%各單層薄膜相變材料的厚度範圍為0. 5nm至5nm。所述兩種單層薄膜相變材料有相同的晶體結構且晶格常數接近。一種製備權利上述多層相變材料的方法，具體為先在襯底上沉積一層薄膜相變 材料A，再在該層薄膜材料A上沉積另一種薄膜相變材料B，形成一個周期結構；然後在薄膜 材料B上沉積一層薄膜材料A，再在薄膜材料A上沉積一層薄膜材料B，形成第二個周期結 構；如此循環沉積成周期性的多層膜結構。一種測試權利所述的多層相變材料熱導率的樣品，包含兩層絕緣導熱材料和多層 相變材料，多層相變材料位於兩層絕緣導熱材料之間，其中一層絕緣導熱材料沉積於Si襯 底上，另一層導熱絕緣材料上沉積有金屬條。所述絕緣導熱材料的熱導率大於lW/mK。所述絕緣導熱材料的厚度為5nm至20nm。所述金屬條為「工」字形結構。本發明提供的多層相變材料具有較低的熱導率，其作為相變存儲器的記錄材料能 有效降低對某一儲存單元進行讀寫操作時引起的鄰近儲存單元溫升，減小鄰近單元之間的 熱串擾，提高存儲器的穩定性。同時，其閾值電壓顯著下降，因而能降低相變存儲器的功耗。 該材料不需引入其他非相變材料，與現有製備技術完全兼容。


圖1是本發明多層相變材料的結構圖。圖2是本發明多層相變材料的另外一種結構圖。圖3是測試本發明多層相變材料熱導率的樣品結構圖。圖4是測試本發明多層相變材料熱導率的樣品的金屬條俯視圖。圖5是模擬相鄰相變單元熱串擾的結構6是常用相變材料引起的鄰近單元溫升分布7是本發明多層相變材料引起的鄰近單元溫升分布8是本發明多層相變材料與常用相變材料閾值電壓的對比圖。圖中1.第一層薄膜材料，2.第二層薄膜材料，3.第三層薄膜材料，4.第四層薄膜 材料，5.倒數第二層薄膜材料，6.最後一層薄膜材料，7.第一個周期結構，8.第二個周期結 構，9. N-3個周期結構，10.最後一個周期結構，11.附加薄膜材料，12. Si襯底，13.下層絕 緣導熱材料，14.上層絕緣導熱材料，15.加熱電極，16.本發明多層相變材料，17.左焊盤， 18.金屬條，19.右焊盤，20.襯底，21.下電極，22.相變層，23.絕緣層，24.上電極，25.被操作存儲單元，26.鄰近存儲單元，27.本發明多層相變材料的直流I-V曲線，28.Ge2Sl32Te5 的直流I-V曲線，29.摻N的Ge2Sl32Te5的直流I-V曲線
具體實施例方式下面結合附圖和實施例對本發明作進一步說明。如圖1所示，本發明多層相變材料的結構為第二層薄膜材料2堆積在第一層薄膜 材料1上，形成第一個周期結構7，第三層薄膜材料3堆積在第二層薄膜材料2上，第四層薄 膜材料4堆積在第三層薄膜材料3上，形成第二個周期結構8，如此反覆，在第四層薄膜材 料4上形成N-3 (N ^ 10)個周期結構9，最後一層薄膜材料6堆積在倒數第二層薄膜材料5 上，形成最後一個周期結構10。不同周期結構中的對應膜層由相同的材料組成，而同一周期 結構中的兩膜層則由不同的材料組成。例如第一個周期結構7的第一層薄膜材料1，第二個 周期結構8的第三層薄膜材料3，最後一個周期結構10的倒數第二層薄膜材料5均為同一 種材料A，而第一個周期結構7的第二層薄膜材料2，第二個周期結構8的第四層薄膜材料 4，最後一個周期結構10的最後一層薄膜材料6均為同一種材料B，薄膜材料A和薄膜材料 B至少有一種組成元素不同或由相同的元素組成但原子百分比不同。這樣便由兩種單層薄 膜材料交替堆疊形成周期性的多層膜結構。兩種單層薄膜材料應均為相變材料，以保證上述多層相變材料的相變特性。當施 加一個足夠長而弱的電脈衝時，其產生的熱量可使各單層材料上升至晶化溫度以上並維持 足夠的原子馳豫時間，材料會由無序的非晶態轉變為有序的晶態；當施加一個短而強的電 脈衝時，其產生的熱量可使各單層材料上升至熔化溫度以上並迅速冷卻，材料會由有序的 晶態凝固在無序的非晶態。亦即組成該多層相變材料的兩種單層薄膜材料均可在熱能作用 下實現可逆轉變。一般地，組成本發明多層相變材料的單層薄膜材料的非晶態電阻大於晶態電阻， 非晶態電阻與晶態電阻的比值大於5 ；特別地，非晶態電阻與晶態電阻的比值大於500000。一般地，組成本發明多層相變材料的單層薄膜材料的晶化溫度大於80°C，熔化溫 度小於1000°C;特別地組成本發明多層相變材料的單層薄膜材料的晶化溫度大於100°C，熔 化溫度小於800°C。多層膜結構給材料引入了一定數量的界面，在界面散射的作用下，聲子在垂直膜 面方向的運動受到阻礙，產生附加的界面聲子阻抗。而在半導體中，聲子是主要的熱流載 體，半導體材料的宏觀熱導主要由聲子決定，因而該界面聲子阻抗將會產生明顯的界面熱 阻，從而降低材料的熱導率，而材料熱導率的降低就意味著材料擴散熱量的減少，積聚熱量 的能力將大大增強。也就是說，熱導率的降低將會提升多層相變材料的熱學性能。為引入一定數量的界面，組成本發明多層相變材料的兩種材料應不同。要麼它們 至少有一種組成元素不同，例如GeTe和Sb2I^3 ；要麼它們由相同的元素組成但原子百分比 不同，例如 Ge1Sb2Te4 和 Ge2Sb2Te50組成本發明多層相變材料的單層膜厚度範圍為0. 5nm至5nm。如果單層膜的厚度 低於聲子在該種材料中的平均自由程，聲子被界面散射的機率將會進一步加大，材料的熱 導率也將更低，而室溫下一般材料中聲子的平均自由程約為幾個至數十納米。具體地，組成本發明薄膜相變材料的單層薄膜材料可由以下硫系化合物組成GeTe, SbTe, BiTe, SnTe, AsTe, GeSe, SbSe, BiSe, SnSe, AsSe, InSe, GeSbTe, AgInSbTe 以及 上述化合物摻入S、N、0、Cu、Si、Au等元素形成的混合物。其中，原子百分比可變。—般地，組成本發明多層相變材料的兩種不同材料可由各種薄膜相變材料任意組 合。特別地，組成本發明多層相變材料的兩種不同材料有相同的晶體結構，且晶格常數接近 (晶格失配度小於10% )，則本發明多層相變材料成為晶體學意義上的超晶格相變材料。例 如^D2Tii3和Bi2Tii3均為菱形三角晶系，Ge1Sb4Te7和Gejb2I^5均為面心立方結構。超晶格相變材料中，沿生長方向的周期性勢場導致聲子局域化，聲子的平均自由 程將大大降低，同時聲子譜的帶邊摺疊也將導致聲子群速下降。由晶格動力學可知聲子熱 導率正比於聲子的平均自由程和聲子群速，因而超晶格相變材料的熱導率將更低。製備該低熱導率的多層相變材料時，先在襯底上用蒸鍍、濺射或外延等方法沉積 第一層薄膜材料1，再在第一層薄膜材料1上用同樣的方法沉積第二層薄膜材料2，形成一 個周期結構7。然後在第二層薄膜材料2上沉積一層第三層薄膜材料3，再在第三層薄膜材 料3上沉積第四層薄膜材料4，形成第二個周期結構8，如此循環數次直至沉積完最後一個 周期結構10。這樣便可製備得到本發明多層相變材料。圖2為本發明多層相變材料的另外一種結構第二層薄膜材料2堆積在第一層薄 膜材料1上，形成第一個周期結構7，第三層薄膜材料3堆積在第二層薄膜材料2上，第四層 薄膜材料4堆積在第三層薄膜材料3上，形成第二個周期結構8，如此反覆，在第四層薄膜材 料4上形成N-3 (N ^ 10)個周期結構9，最後一層薄膜材料6堆積在倒數第二層薄膜材料5 上，形成最後一個周期結構10。在最後一個周期結構10上還堆積有一層附加薄膜材料11。不同周期結構中的對應膜層由相同的材料組成，而同一周期結構中的兩膜層則由 不同的材料組成。例如第一個周期結構7的第一層薄膜材料1，第二個周期結構8的第三 層薄膜材料3，最後一個周期結構10的倒數第二層薄膜材料5均為同一種材料A，而第一個 周期結構7的第二層薄膜材料2，第二個周期結構8的第四層薄膜材料4，最後一個周期結 構10的最後一層薄膜材料6均為同一種材料B。兩種薄膜材料均為相變材料，兩種薄膜材 料至少有一種組成元素不同或由相同的元素組成但原子百分比不同，各單層薄膜材料的厚 度範圍為0. 5nm至5nm。附加薄膜材料11與第一層薄膜材料1為同種相變材料，實際並未 破壞該薄膜材料的周期性，仍然得到由兩種單層薄膜材料交替堆疊形成周期性的多層膜結 構。為了解本發明多層相變材料的熱學性能，需準確測量其熱導率。常用的「3ω」法 直接將加熱電極覆蓋於待測材料表面後施加電流脈衝並提取反饋電壓信號，而本發明多層 相變材料晶態時的電阻太小，其對電流脈衝的分流將導致測試結果出現較大的偏差，因此 必須設計特有的樣品結構測試本發明多層相變材料的熱導率。圖3為一種測試本發明多層相變材料熱導率的樣品結構圖下層絕緣導熱材料13 覆蓋在Si襯底12上，本發明多層相變材料16夾在下層絕緣導熱材料13和上層絕緣導熱 材料14之間，加熱電極15沉積在上層絕緣導熱材料14表面。本發明多層相變材料熱導率的測試樣品中，下層絕緣導熱材料13和上層絕緣導 熱材料14 一方面可以對外加電信號實現電絕緣，防止待測相變材料的分流引起測量的不 準確。此外，其相對導熱性(相對相變材料)也可避免熱量傳導過程中在絕緣層上的較大 損耗，因而可以保證測試的準確性。
相變材料的熱導率位於0. Olff/mK到0. 5ff/mK之間，一般地，下層絕緣導熱材料13 和上層絕緣導熱材料14的熱導率大於lW/mK ；特別地，下層絕緣導熱材料13和上層絕緣導 熱材料14的熱導率大於5W/mK，此時，下層絕緣導熱材料13和上層絕緣導熱材料14相對於 多層相變材料16為熱的良導體，測試準確度將大大提高。特別地，為減小熱量在絕緣層上的損耗，下層絕緣導熱材料13和上層絕緣導熱材 料14的厚度不超過20nm。由於這種特有的下層絕緣導熱材料13和上層絕緣導熱材料14的存在，該結構可 用原本只適用於絕緣材料的「3 ω 」法來測量半導體薄膜材料的熱導率。測試本發明多層相 變材料的熱導率時，一頻率為ω的交流電流I經左焊盤17和右焊盤19的上端施加在金屬 條18上，在該電流的加熱作用下金屬條18產生2倍頻的加熱功率並獲得頻率為2 ω的溫 升，由此金屬條18的電阻也會以頻率2ω波動，該電阻與頻率為ω的電流耦合將產生一個 三倍頻電壓。通過焊盤17和右焊盤19的下端可由鎖相放大器測得該三倍頻電壓，並計算 出金屬條18的溫升幅值。由於金屬條18的溫升幅值與本發明多層相變材料16的熱導率 成反比，因而用該方法可以測得本發明相變材料16的熱導率。一般地，金屬條18可由單層金屬薄膜組成；特別地，金屬條18可由多層金屬組成， 例如Ni/Ag，Ni/Au等，以提高金屬條18與上層絕緣導熱材料14粘附性和導熱性。圖4為本發明多層相變材料熱導率測試樣品的加熱電極15的俯視圖，本發明多層 相變材料熱導率測試樣品中，沒有採用傳統「3ω」法的四焊盤結構，而是採用了一種新型的 其「工」字形結構。其具體構成為一根窄而長的金屬條18兩端分別與左焊盤17和右焊 盤19相連，形成「工」字形結構，金屬條18、左焊盤17和右焊盤19均由同種金屬材料組成。 「工」字形結構製備起來更為方便，不容易發生斷路現象，與外部電路焊接時更為靈活。圖5為模擬相鄰相變單元熱串擾的結構圖被操作存儲單元25和鄰近存儲單元 26緊緊相連，兩個存儲單元的記錄材料通過絕緣層23隔開，上電極M互聯，下電極21也通 過絕緣層23隔開。兩個存儲單元結構完全相同，相變層22位於上電極M和下電極21之 間，相變層22形成「Τ」字形結構，其餘空間由絕緣層23填充，下電極M覆蓋於襯底20之 上。模擬過程中，對被操作存儲單元25進行擦操作，通過上電極M和下電極21施加 一短而強的電流脈衝，使相變層22的溫度上升至熔化溫度以上，再通過熱力學分析軟體計 算出鄰近存儲單元26空間各點尤其是相變層的溫度分布，便可判斷該條件下熱串擾的大 小。圖6是一種常用相變材料引起的鄰近單元溫升分布圖。該溫升分布圖由軟體模擬 得到，圖中溫度分布以等溫線的形式表示，「Τ」字形區域為相變材料區域，代表鄰近存儲單 元26。我們可以清晰地看到熱流從操作存儲單元25傳導過來引起的溫度分布梯度，並且鄰 近存儲單元沈的溫度已上升到65°C以上，說明熱串擾比較嚴重，存儲器的可靠性會受到很 大影響。本發明除對相變層22為「T」字形結構時有效外，對線型結構、非對稱結構以及邊 接觸型結構同樣有效。圖7是本發明多層相變材料引起的鄰近單元溫升分布圖。從圖中我們可以看到， 該存儲單元基本沒有溫度分布梯度，相變層的溫度在25°C左右，基本維持在室溫。這說明操作存儲單元25產生的熱量基本沒有傳導至鄰近存儲單元沈，該多層相變材料有較強的聚 熱能力，能有效阻止熱量的擴散。正因為該相變材料有較強的聚熱能力，本發明多層相變材料對熱能的利用率也更 大，從而可有效降低存儲器的功耗。以下為實施例以一種20周期的GeTe/SbJh多層相變材料來演示本發明相變材料的製備方法。 組成該GeTe/SbJh多層相變材料的兩種材料GeTe和Sb2I^3均為相變材料，其中GeTe的晶 化溫度為192°C，熔化溫度為710°C，其晶態與非晶態的電阻差異達10萬倍而Sb2I^3的晶化 溫度為102°C，熔化溫度為593°C，其晶態與非晶態的電阻差異則為1000倍。採用濺射法制 備時，將GeTe和Sb2I^3靶同時起輝，基片先轉動至GeTe靶濺射5nm厚的GeTe薄膜，再將基 片轉動至Sbp3靶濺射2. 5nm厚的Sbp3薄膜，然後將基片轉動至GeTe靶濺射5nm厚的 GeTe薄膜，再將基片轉動至Sb2I^3靶濺射2. 5nm厚的Sb2I^3薄膜，如此重複20次，便得到 了總厚度為150nm的GeTe/SbJh多層相變材料。採用同樣的方法還製備了 10周期的GeTe/Sb2I^多層相變材料，其中單層GeTe和 Sb2Te3的厚度分別為IOnm和5nm，總厚度為150nm ；30周期的GeTe/Sb2Ti53多層相變材料，其 中單層GeTe和釙2Te3的厚度分別為5nm和2. 5nm,總厚度為150nm ；50周期的GeTeAb2Tii3 多層相變材料，其中單層GeTe和Sb2Te3的厚度分別為2nm和lnm，總厚度為150nm。採用同樣的方法，還製備了 75周期的Ge1Sb2TeyGe2Sb2I^5多層相變材料，其中單 層Ge1Sb2I^4和GhSb2I^5的厚度分別為Inm和lnm，這兩種相變材料組成元素相同但原子百 分比不同，都能形成穩定的晶相。其中Ge1Sb2I^4的晶化溫度為154°C，熔化溫度為603°C，其 晶態與非晶態的電阻差異為1000倍；而Ge2Sb2I^5的晶化溫度為175°C，熔化溫度為625°C， 其晶態與非晶態的電阻差異則為10000倍。採用同樣的辦法還製備了 75周期的Sb2Te3/Sb7I^3多層相變材料，這兩種材料由 相同的元素組成但原子百分比不同。其中單層Sb2I^3和Sb7I^3的厚度分別為Inm和lnm， Sb2Te3為單晶相，Sb7Te3為共晶相，但他們組成的多層膜結構具備穩定的相變溫度和電阻差
已同樣的辦法還製備了 SnTe/GeSe、AsTe/SbSe以及Sb2Te3/AgInSbTe等多層相變材 料。採用同樣的方法還製備75周期的摻雜型的(Bi2Te3) ^xSix/ (Bi2Te3) ^ySiy多層相變 材料，其中下標X和y表示在相變材料Bi2Ti53中摻入Si元素的百分比，且X和y不相等，這 兩種材料也由相同的元素組成但原子百分比不同。往常用相變材料Bi2Te53中摻入適量Si 元素可提高材料的相變溫度進而提升相變材料穩定性，隨著Bi2Te53中摻入Si元素的百分比 的不同，單層相變材料的晶化溫度可從60°C到200°C，熔化溫度可從580°C到700°C。一般地，摻雜元素佔單層相變材料的原子百分比在0.5%至50%之間，即下標χ和 y的取值在0. 005到0. 5之間。摻雜太少對相變材料性能改善不明顯；而摻雜太多會破壞 相變材料的晶體結構使其喪失相變性能。採用同樣的方法還可以製備75周期的摻雜型的(GhSb2Tii5) HNy(GhSb2I^5)1INy 多層相變材料，其中下標χ和y表示在相變材料Ge52Sb2I^5中摻入N元素的百分比，且χ和y 不相等，這兩種材料也由相同的元素組成但原子百分比不同。往常用相變材料Ge2Sb2I^5中摻入適量N元素可提高材料的擦寫次數，提升其使用壽命。同樣的，往相變材料中摻入0、S、Ag以及Au等元素均可達到細化單層相變材料的 晶粒尺寸從而提高穩定性的作用。由這些摻雜後的相變材料作為單層相變材料可以組成 (SnSe) ^xOx/ (SnSe) ^yOy> (BiSe)1^xSx/ (BiSe) ^ySy> (AsSe) ^xAgx/ (AsSe) ^yAgy> (InSe) ^xAux/ (InSe)1IAuy等多層相變材料。一般地，兩種組成元素相同但原子百分比不同的相變材料一般具有相同的晶體結 構，且晶格常數接近，所組成的多層相變材料具有相同的晶體結構，為晶體學意義上的超晶 格結構。本發明採用濺射的方法製備了一組測試本發明多層相變材料熱導率的樣品。先在 Si襯底上濺射IOnm的S3N4或SW2作為絕緣導熱材料，其中^N4的熱導率為15. 5ff/mK,遠大 於相變材料的熱導率，對測試結果的影響可以忽略。再往^N4或SiO2I濺射總厚度為150nm 的本發明多層相變材料，並在本發明多層相變材料表面再加蓋一層IOnm的^N4或SiO2，最 後採用光刻法在頂層^N4或S^2的表面製備出「工」字形的電極結構，電極材料為800nm的 Ag膜。將製備後的一系列樣品應用於「3 ω 」法，測得的各種相變材料的熱導率如下表1 所示表1各種相變材料熱導率的測試結果對比
權利要求
1.一種低熱導率的多層相變材料，其特徵在於其為兩種單層薄膜相變材料交替堆疊 形成周期性的多層膜結構，兩種薄膜材料的組成元素不全相同或完全相同但原子百分比不 同。
2.根據權利要求1所述的多層相變材料，其特徵在於，所述單層薄膜相變材料為GeTe、 SbTe, BiTe, SnTe, AsTe, GeSe, SbSe, BiSe, SnSe, AsSe, InSe, GeSbTe 和 AgInSbTe 中的任 意一種，或者上述任意一種化合物摻雜S或N或0或Cu或Si或Au元素形成的混合物。
3.根據權利要求2所述的多層相變材料，其特徵在於，摻雜元素佔所述單層薄膜相變 材料的原子百分比為0. 5 50%。
4.根據權利要求1或2或3所述的多層相變材料，其特徵在於，各單層薄膜相變材料的 厚度範圍為0. 5nm至5nm。
5.根據權利要求1或2或3所述的多層相變材料，其特徵在於所述兩種單層薄膜相 變材料有相同的晶體結構且晶格常數接近。
6.一種製備權利要求1至5之一所述的多層相變材料的方法，具體為先在襯底上沉 積一層薄膜相變材料A，再在該層薄膜材料A上沉積另一種薄膜相變材料B，形成一個周期 結構；然後在薄膜材料B上沉積一層薄膜材料A，再在薄膜材料A上沉積一層薄膜材料B，形 成第二個周期結構；如此循環沉積成周期性的多層膜結構。
7.—種測試權利要求1至5之一所述的多層相變材料熱導率的樣品，包含兩層絕緣導 熱材料和多層相變材料，多層相變材料位於兩層絕緣導熱材料之間，其中一層絕緣導熱材 料沉積於Si襯底上，另一層導熱絕緣材料上沉積有金屬條。
8.根據權利要求7所述的測試多層相變材料熱導率的樣品，其特徵在於，所述絕緣導 熱材料的熱導率大於1 W/mK。
9.根據權利要求7或8所述的測試多層相變材料熱導率的樣品，其特徵在於，所述絕緣 導熱材料的厚度為5nm至20nm。
10.根據權利要求7或8所述的測試多層相變材料熱導率的樣品，其特徵在於，所述金 屬條為「工」字形結構。
全文摘要
本發明公開了一種低熱導率的多層相變材料，兩種單層薄膜相變材料交替堆疊形成周期性的多層膜結構，兩種薄膜材料至少有一種組成元素不同或由相同的元素組成但原子百分比不同。其作為相變存儲器的記錄材料能有效降低對某一儲存單元進行讀寫操作時引起的鄰近儲存單元溫升，減小鄰近單元之間的熱串擾，提高存儲器的穩定性並降低器件功耗，且該材料不需引入其他非相變材料，與現有製備技術完全兼容。
文檔編號B32B9/00GK102142517SQ2010105950
公開日2011年8月3日 申請日期2010年12月17日 優先權日2010年12月17日
發明者程曉敏, 童浩, 繆向水 申請人:華中科技大學