Sram動態參數的測試方法
2024-01-25 03:34:15 5
專利名稱：Sram動態參數的測試方法
技術領域：
本發明涉及測試方法，特別是SRAM動態參數的測試方法。
背景技術：
SRAM存儲器是目前應用最廣泛的存儲器件，其功能測試和動態參數測試至關重要。目前帶有存儲器測試選件的集成電路測試系統如SP3160II和SP3160V測試系統通過算法圖形實現了其功能測試，但由於動態參數的測試不能融合到算法圖形中，故尚未能實現動態參數的測試。通過編寫測試圖形向量，對每ー個存儲單元進行寫入和讀出操作，從理論上講可實現動態參數的測試。但此方法涉及SRAM內部的每ー個存儲單元，而SRAM存儲容量大，故需要編寫的測試圖形向量十分龐大，例如CY7C1049B-20VI，為512KX 8位的SRAM存儲器，在對其進行動態參數測試時，每ー個單元需要讀寫數據28X2次，對所有単元都進 行讀寫操作則需要512KX28 X 2=26 8 4 3 5 4 56次，所編寫的測試圖形向量也需要268435456條，顯然無法在實際工程測試中實現，因此，設計出一種既能大幅減少測試圖形向量數目又能滿足測試需要的SRAM動態參數測試方法十分必要。
發明內容
本發明的目的是提供一種既能大幅減少測試圖形向量數目又能滿足測試需要的SRAM動態參數測試方法。為實現上述目的，本發明採用如下技術方案ー種SRAM動態參數的測試方法，包括以下步驟a.編寫讀寫邏輯模塊測試圖形向量al.選取任意兩個存儲單元分別作為第一存儲單元和第二存儲單元；a2.設置任意兩個背景數據分別作為第一背景數據和第二背景數據；a3.發2個寫信號，依次向第一存儲單元寫入第一背景數據，向第二存儲單元寫入第二背景數據；a4.發2個讀信號，依次讀出第一存儲單元的數據和第二存儲單元的數據；a5.發2個寫信號，依次向第一存儲單元寫入第二背景數據，向第二存儲單元寫入第一背景數據；a6.發2個讀信號，依次讀出第一存儲單元的數據和第二存儲單元的數據；a7.重新選擇任意兩個存儲單元分別作為第三存儲單元和第四存儲單元；a8.發2個寫信號，依次向第三存儲單元和第四存儲單元分別寫入兩個不同的背景數據；a9.發讀信號，連續讀出第三存儲單元的數據1(Γ20次；alO.讀出第四存儲單元的數據；b.編寫地址解碼器測試圖形向量bl.設置任意兩個背景數據分別作為第三背景數據和第四背景數據；b2.依次發寫信號;b3.向地址為00…0000的全「O」存儲單元寫入第三背景數據；b4.向地址為00…0001的存儲單元寫入第四背景數據；b5.重複步驟b3;b6.將下ー個高位地址變為「1」，向地址為00…0011的存儲單元寫入第四背景數據；b7.重複步驟b3 ；b8.按0(>"0111、0(>"1111、"へ11" 1111的規律選擇存儲單元，寫入第四背景數 據；b9.重複步驟b7 步驟b8，直到地址為11…1111的全「I」存儲單元寫操作完成；blO.發讀信號，依次讀出步驟b3 步驟b9所述存儲単元的數據；c.地址取數時間的測試Cl.將數據輸出信號採樣點與地址信號起始沿的時間差設置為器件技術規範規定的地址取數時間tAA最大值；c2.將tw。、tEC時間設置為大於器件技術規範規定的值；c3.依次運行步驟a、b所述的圖形向量，在twc時間內對其進行寫操作，將背景數據全部寫入存儲單元；c4.依次運行步驟a、b所述的圖形向量，在時間內tAA時間點讀出存儲單元的數據；c5.比較步驟c4讀出的數據與步驟c3寫入的數據，若全部相同，則該器件tAA測試合格，否則tAA測試不合格；d.寫周期時間twc的測試dl.將tw。設置為器件技術規範規定的最小值，讀周期時間tK。設置為大於器件技術規範規定的值；d2.依次運行步驟a、b所述的圖形向量，在twc時間內完成寫操作；d3.在tKC時間內依次讀出步驟a、b所述存儲單元的數據；d4.比較步驟d3讀出的數據與步驟d2寫入的數據，若全部相同，則tw。測試合格，否_tw。測試不合格；e.讀周期時間tKC的測試el.以大於器件技術規範規定的twc時間，依次運行步驟a、b所述的圖形向量，進行寫操作，將背景數據全部寫入存儲單元；e2.將設置為器件技術規範規定的最小值；e3.依次運行步驟a、b所述的圖形向量，在時間內完成讀操作；e4.比較步驟e3讀出的數據與步驟el寫入的數據，若全部相同，則該器件tK。測試合格，否則tK。測試不合格。進ー步地，所述的任意兩個不同背景數據互為反碼數據。進ー步地，所述的數據和反碼數據為0x55和Oxaa。採用本發明，由於摒棄對SRAM動態參數測試影響不大的存儲體、控制電路和數據寄存器三個功能模塊測試圖形向量，僅編寫和運行讀寫邏輯模塊測試圖形向量和地址解碼器測試圖形向量，從而大幅減少了 SRAM動態參數測試圖形向量數目，實現SRAM動態參數的測試。本發明既能大幅減少測試圖形向量數目，又能滿足測試需要。
具體實施例方式以下結合具體實施例對本發明作進ー步的詳細描述，但該實施例不應理解為對本發明的限制。實施例I被測對象CYPRESS公司生產的512KX8位的SRAM器件CY7C1049B-20VI，包含19位地址位和8位數據位。其詳細規範規定的地址取數時間tAA最大值為20ns，寫周期時間tffC的最小值為20ns,讀周期時間tK的最小值為20ns。測試方法按以下步驟進行
·
al.選擇地址分別為 0000000000000000000 和 0000000000000000001 的兩個存儲
單元；a2.設置兩個背景數據0x66和0x77 ；a3.發2個寫信號，依次向地址為0000000000000000000的存儲單元寫入背景數據0x66，向地址為0000000000000000001的存儲單元寫入背景數據0x77 ；a4.發2個讀信號，依次讀出地址為0000000000000000000存儲單元的數據和地址為0000000000000000001存儲單元的數據；a5.發2個寫信號，依次向地址為0000000000000000000存儲單元寫入背景數據0x77，向地址為0000000000000000001的存儲單元寫入背景數據0x66 ；a6.發2個讀信號，依次讀出地址為0000000000000000000存儲單元的數據和地址為 0000000000000000001 的數據；a7.選擇地址分別為 0000000000000000010 和 0000000000000000011 的兩個存儲
單元；a8.發2個寫信號，依次向地址為0000000000000000010的存儲單元和向地址為0000000000000000011的存儲單元分別寫入背景數據0x99和0x88 ；a9.發讀信號，連續讀出地址為0000000000000000010的存儲單元數據10次；alO.讀出地址為0000000000000000011存儲單元的數據；以上讀寫邏輯模塊測試圖形向量共21條。b.編寫地址解碼器測試圖形向量bl.設置兩個背景數據Oxll和Oxaa ;b2.依次發寫信號；b3.向地址為0000000000000000000的存儲單元寫入背景數據Oxll ；b4.向地址為0000000000000000001的存儲單元寫入背景數據Oxaa ；b5.重複步驟b3 ；b6.將下ー個高位地址變為「1」，向地址為0000000000000000011的存儲單元寫入背景數據Oxaa ；b7.重複步驟b3 ；
b8.按 0000000000000000111、0000000000000001111、…、1111111111111111111
的規律選擇存儲単元，寫入背景數據Oxaa ；b9.重複步驟b7 步驟b8，直到地址為1111111111111111111存儲單元的寫操作完成;blO.發讀信號，依次讀出步驟b3 步驟b9所述存儲単元的數據；以上地址解碼器測試圖形向量共76條。c.地址取數時間的測試
Cl.將數據輸出信號採樣點與地址信號起始沿的時間差設置為器件技術規範規定的地址取數時間tAA最大值20ns ；c2.將 twc、tEC 時間設置為 200ns ；c3.依次運行步驟a、b所述的圖形向量，在twc時間內對其進行寫操作，將背景數據全部寫入存儲單元；c4.依次運行步驟a、b所述的圖形向量，在tKC時間內tAA時間點讀出存儲單元的數據；c5.比較步驟c4讀出的數據與步驟c3寫入的數據，結果全部相同，該器件tAA測試合格；d.寫周期時間twc的測試dl.將twc設置為20ns，讀周期時間tKC設置為200ns ；d2.依次運行步驟a、b所述的圖形向量，在twc時間內完成寫操作；d3.在tKC時間內依次讀出步驟a、b所述存儲單元的數據；d4.比較步驟d3讀出的數據與步驟d2寫入的數據，結果全部相同，tw。測試合格；e.讀周期時間tKC的測試el.將twc設置為200ns，依次運行步驟a、b所述的圖形向量，進行寫操作，將背景數據全部寫入存儲單元；e2.將 tK 設置為 20ns ；e3.依次運行步驟a、b所述的圖形向量，在時間內完成讀操作；e4.比較步驟e3讀出的數據與步驟el寫入的數據，結果全部相同，該器件tK。測試合格。實施例2被測對象CYPRESS公司生產的512KX8位的SRAM器件CY7C1049B-20VI，包含19位地址位和8位數據位。其詳細規範規定的地址取數時間tAA最大值為20ns，寫周期時間tffC的最小值為20ns,讀周期時間tK的最小值為20ns。測試方法按以下步驟進行a.編寫讀寫邏輯模塊測試圖形向量al.選擇地址分別為 0000000000000000000 和 0000000000000000001 的兩個存儲
單元；a2.設置兩個背景數據0x55和Oxaa ；a3.發2個寫信號，依次向地址為0000000000000000000的存儲單元寫入背景數據0x55，向地址為0000000000000000001的存儲單元寫入背景數據Oxaa ；
a4.發2個讀信號，依次讀出地址為0000000000000000000存儲單元的數據和地址為0000000000000000001存儲單元的數據；a5.發2個寫信號，依次向地址為0000000000000000000存儲單元寫入背景數據Oxaa,向地址為0000000000000000001的存儲單元寫入背景數據0x55 ；a6.發2個讀信號，依次讀出地址為0000000000000000000存儲單元的數據和地址為 0000000000000000001 的數據；a7.選擇地址分別為 0000000000000000010 和 0000000000000000011 的兩個存儲
單元；a8.發2個寫信號，依次向地址為0000000000000000010的存儲單元和向地址為0000000000000000011的存儲單元分別寫入背景數據Oxaa和0x55 ； a9.發讀信號，連續讀出地址為0000000000000000010的存儲單元數據20次；alO.讀出地址為0000000000000000011存儲單元的數據；以上讀寫邏輯模塊測試圖形向量共31條。b.編寫地址解碼器測試圖形向量bl.設置兩個背景數據0x55和Oxaa ；b2.依次發寫信號；b3.向地址為0000000000000000000的存儲單元寫入背景數據0x55 ；b4.向地址為0000000000000000001的存儲單元寫入背景數據Oxaa ；b5.重複步驟b3;b6.將下ー個高位地址變為「1」，向地址為0000000000000000011的存儲單元寫入背景數據Oxaa ；b7.重複步驟b3;b8.按 0000000000000000111、0000000000000001111、…、1111111111111111111
的規律選擇存儲単元，寫入背景數據Oxaa ；b9.重複步驟b7 步驟b8，直到地址為1111111111111111111存儲單元的寫操作完成;blO.發讀信號，依次讀出步驟b3 步驟b9所述存儲単元的數據；以上地址解碼器測試圖形向量共76條。c.地址取數時間的測試Cl.將數據輸出信號採樣點與地址信號起始沿的時間差設置為器件技術規範規定的地址取數時間tAA最大值20ns ；c2.將 twc、tEC 時間設置為 200ns ；c3.依次運行步驟a、b所述的圖形向量，在twc時間內對其進行寫操作，將背景數據全部寫入存儲單元；c4.依次運行步驟a、b所述的圖形向量，在時間內tAA時間點讀出存儲單元的數據；c5.比較步驟c4讀出的數據與步驟c3寫入的數據，結果不相同，該器件測試不合格；d.寫周期時間twc的測試
dl.將twc設置為20ns，讀周期時間tKC設置為200ns ；d2.依次運行步驟a、b所述的圖形向量，在twc時間內完成寫操作；d3.在tKC時間內依次讀出步驟a、b所述存儲單元的數據；d4.比較步驟d3讀出的數據與步驟d2寫入的數據，結果不相同，tw。測試不合格；e.讀周期時間tK的測試el.將twc設置為200ns，依次運行步驟a、b所述的圖形向量，進行寫操作，將背景數據全部寫入存儲單元；e2.將 tKC 設置為 20ns ；e3.依次運行步驟a、b所述的圖形向量，在時間內完成讀操作；
e4.比較步驟e3讀出的數據與步驟el寫入的數據，結果不相同，該器件測試不合格。實施例3被測對象CYPRESS公司生產的512KX8位的SRAM器件CY7C1049B-20VI，包含19位地址位和8位數據位。其詳細規範規定的地址取數時間tAA最大值為20ns，寫周期時間tffC的最小值為20ns,讀周期時間tK的最小值為20ns。測試方法按以下步驟進行a.編寫讀寫邏輯模塊測試圖形向量al.選擇地址分別為 0000000000000000000 和 0000000000000000001 的兩個存儲
單元；a2.設置兩個背景數據0x55和Oxaa ；a3.發2個寫信號，依次向地址為0000000000000000000的存儲單元寫入背景數據0x55，向地址為0000000000000000001的存儲單元寫入背景數據Oxaa ；a4.發2個讀信號，依次讀出地址為0000000000000000000存儲單元的數據和地址為0000000000000000001存儲單元的數據；a5.發2個寫信號，依次向地址為0000000000000000000存儲單元寫入背景數據Oxaa,向地址為0000000000000000001的存儲單元寫入背景數據0x55 ；a6.發2個讀信號，依次讀出地址為0000000000000000000存儲單元的數據和地址為 0000000000000000001 的數據；a7.選擇地址分別為 0000000000000000010 和 0000000000000000011 的兩個存儲
單元；a8.發2個寫信號，依次向地址為0000000000000000010的存儲單元和向地址為0000000000000000011的存儲單元分別寫入背景數據0x00和Oxff ；a9.發讀信號，連續讀出地址為0000000000000000010的存儲單元數據20次；alO.讀出地址為0000000000000000011存儲單元的數據；以上讀寫邏輯模塊測試圖形向量共31條。b.編寫地址解碼器測試圖形向量bl.設置兩個背景數據0x55和Oxaa ；b2.依次發寫信號；b3.向地址為0000000000000000000的存儲單元寫入背景數據0x55 ；
b4.向地址為0000000000000000001的存儲單元寫入背景數據Oxaa ；b5.重複步驟b3;b6.將下ー個高位地址變為「1」，向地址為0000000000000000011的存儲單元寫入背景數據Oxaa ；b7.重複步驟b3;b8.按 0000000000000000111、0000000000000001111、…、1111111111111111111
的規律選擇存儲単元，寫入背景數據Oxaa ；b9.重複步驟b7 步驟b8，直到地址為1111111111111111111存儲單元的寫操作完成; blO.發讀信號，依次讀出步驟b3 步驟b9所述存儲単元的數據；以上地址解碼器測試圖形向量共76條。c.地址取數時間tM的測試Cl.將數據輸出信號採樣點與地址信號起始沿的時間差設置為器件技術規範規定的地址取數時間tAA最大值20ns ；c2.將 twc、tEC 時間設置為 400ns ；c3.依次運行步驟a、b所述的圖形向量，在twc時間內對其進行寫操作，將背景數據全部寫入存儲單元；c4.依次運行步驟a、b所述的圖形向量，在tKC時間內tAA時間點讀出存儲單元的數據；c5.比較步驟c4讀出的數據與步驟c3寫入的數據，結果全部相同，該器件tAA測試合格；d.寫周期時間twc的測試dl.將twc設置為20ns，讀周期時間tKC設置為400ns ；d2.依次運行步驟a、b所述的圖形向量，在twc時間內完成寫操作；d3.在tKC時間內依次讀出步驟a、b所述存儲單元的數據；d4.比較步驟d3讀出的數據與步驟d2寫入的背景數據，結果全部相同，tw。測試合格；e.讀周期時間tK的測試el.設置為400ns，依次運行步驟a、b所述的圖形向量，進行寫操作，將背景數據全部寫入存儲單元；e2.將 tEC 設置為 20ns ；e3.依次運行步驟a、b所述的圖形向量，在時間內完成讀操作；e4.比較步驟e3讀出的數據與步驟el寫入的數據，結果全部相同，該器件tK。測試合格。本說明書中未作詳細描述的內容，屬於本專業技術人員公知的現有技術。
權利要求
1.一種SRAM動態參數的測試方法，包括以下步驟 a.編寫讀寫邏輯模塊測試圖形向量 al.選取任意兩個存儲單元分別作為第一存儲單元和第二存儲單元；a2.設置任意兩個背景數據分別作為第一背景數據和第二背景數據；a3.發2個寫信號，依次向第一存儲單元寫入第一背景數據，向第二存儲單元寫入第二背景數據； a4.發2個讀信號，依次讀出第一存儲單元的數據和第二存儲單元的數據；a5.發2個寫信號，依次向第一存儲單元寫入第二背景數據，向第二存儲單元寫入第一背景數據； a6.發2個讀信號，依次讀出第一存儲單元的數據和第二存儲單元的數據； a7.重新選擇任意兩個存儲單元分別作為第三存儲單元和第四存儲單元； a8.發2個寫信號，依次向第三存儲單元和第四存儲單元分別寫入兩個不同的背景數據； a9.發讀信號，連續讀出第三存儲單元的數據1(Γ20次； alO.讀出第四存儲單元的數據； b.編寫地址解碼器測試圖形向量 bl.設置任意兩個背景數據分別作為第三背景數據和第四背景數據； b2.依次發寫信號； b3.向地址為00…0000的全「O」存儲單元寫入第三背景數據； b4.向地址為00…0001的存儲單元寫入第四背景數據； b5.重複步驟b3 ； b6.將下一個高位地址變為「1」，向地址為00…0011的存儲單元寫入第四背景數據； bl.重複步驟b3 ； b8.按00…0111、00···1111、…、1L··· 1111的規律選擇存儲單元，寫入第四背景數據； b9.重複步驟b7 步驟b8，直到地址為1Ρ··1111的全「 I」存儲單元寫操作完成； blO.發讀信號，依次讀出步驟b3 步驟b9所述存儲單元的數據； c.地址取數時間tAA的測試 Cl.將數據輸出信號採樣點與地址信號起始沿的時間差設置為器件技術規範規定的地址取數時間tAA最大值； c2.將tw。、tEC時間設置為大於器件技術規範規定的值； c3.依次運行步驟a、b所述的圖形向量，在時間內對其進行寫操作，將背景數據全部寫入存儲單元； c4.依次運行步驟a、b所述的圖形向量,在tKC；時間內時間點讀出存儲單元的數據；c5.比較步驟c4讀出的數據與步驟c3寫入的數據，若全部相同，則該器件測試合格，否則tAA測試不合格； d.寫周期時間twc的測試 dl.將設置為器件技術規範規定的最小值，讀周期時間設置為大於器件技術規範規定的值； d2.依次運行步驟a、b所述的圖形向量，在twc時間內完成寫操作；d3.在tKC；時間內依次讀出步驟a、b所述存儲單元的數據； d4.比較步驟d3讀出的數據與步驟d2寫入的數據，若全部相同，則tw。測試合格，否則tffC測試不合格； e.讀周期時間tK。的測試 el.以大於器件技術規範規定的時間，依次運行步驟a、b所述的圖形向量，進行寫操作，將背景數據全部寫入存儲單元； e2.將設置為器件技術規範規定的最小值；e3.依次運行步驟a、b所述的圖形向量，在時間內完成讀操作；e4.比較步驟e3讀出的數據與步驟el寫入的數據，若全部相同，則該器件測試合格，否則測試不合格。
2.根據權利要求I所述的SRAM動態參數的測試方法，其特徵在於所述的任意兩個不同背景數據互為反碼數據。
3.根據權利要求2所述的SRAM動態參數的測試方法，其特徵在於所述的數據和反碼數據為0x55和Oxaa。
全文摘要
本發明涉及SRAM動態參數的測試方法，包括以下步驟編寫讀寫邏輯模塊測試圖形向量；編寫地址解碼器測試圖形向量；地址取數時間tAA的測試；寫周期時間tWC的測試；讀周期時間tRC的測試。採用本發明，由於摒棄對SRAM動態參數測試影響不大的存儲體、控制電路和數據寄存器三個功能模塊測試圖形向量，僅編寫和運行讀寫邏輯模塊測試圖形向量和地址解碼器測試圖形向量，從而大幅減少了SRAM動態參數測試圖形向量數目，實現SRAM動態參數的測試。本發明既能大幅減少測試圖形向量數目，又能滿足測試需要。
文檔編號G11C29/08GK102820062SQ201210303649
公開日2012年12月12日 申請日期2012年8月24日 優先權日2012年8月24日
發明者李永梅, 袁雲華, 張吉, 宋芳 申請人:湖北航天技術研究院計量測試技術研究所