一種FPGA的老煉測試模塊、系統以及方法與流程
2024-04-13 11:19:05 1
一種fpga的老煉測試模塊、系統以及方法
技術領域
1.本發明涉及fpga晶片的老煉測試技術領域，尤其涉及一種fpga晶片的老煉測試模塊、系統以及方法。
背景技術：
2.老煉測試通常會在高溫環境進行，能夠使fpga快速進入失效率較低且穩定的偶然失效期，是剔除fpga潛在缺陷的重要方法。如不開展老煉試驗，含有缺陷的器件在使用條件下會出現初期致命失效或早期壽命失效，從而直接影響客戶在產品端的故障，造成不可估量的損失。傳統的fpga老煉測試如圖，主要由計算機、老煉測試板、溫箱三部分組成。計算機主要與測試板上的主控晶片通信獲取測試信息，老煉測試板包含了主控晶片和待測晶片；主控晶片採集各待測晶片的測試狀態並與計算機通信。
3.在現有技術中，整個老煉板存放於溫箱中，進行高溫老化以使fpga快速進入失效率較低且穩定的偶然失效期，從而剔除fpga潛在缺陷。
4.但是，現有技術仍存在如下缺陷：1.溫箱容積有限，測試效率偏低，會導致測試成本增加；2.老煉測試板整體存放於溫箱中，板上非待測的其他器件會降低使用壽命，導致測試板更新成本高；3.溫箱與外部環境交互有效，測試向量具有局限性。
5.因此，當前需要一種fpga晶片的老煉測試模塊、系統以及方法，從而克服現有技術中存在的上述缺陷。
技術實現要素：
6.本發明實施例提供一種fpga晶片的老煉測試模塊、系統以及方法，從而降低測試成本並提升測試效率。
7.本發明一實施例提供一種fpga晶片的老煉測試模塊，所述老煉測試模塊包括可編程邏輯母板以及分別與所述可編程邏輯母板通信連接的若干個測試子板，所述可編程邏輯母板包括io接口，所述測試子板包括溫控單元以及待測晶片，其中，所述可編程邏輯母板用於接收主控板發送的測試命令，根據所述測試命令以及所述io接口，對所述待測晶片進行測試，並在測試過程中通過預設的pid控制算法、所述io接口以及所述溫控單元對所述待測晶片進行溫度控制；所述可編程邏輯母板還用於接收所述待測晶片反饋的測試信息，並將所述測試信息發送給主控板。
8.作為上述方案的改進，在測試過程中通過預設的pid控制算法、所述io接口以及所述溫控單元對所述待測晶片進行溫度控制，具體包括：實時獲取所述待測晶片反饋的溫度狀態信息以及預設的測試溫度值；根據所述溫度狀態信息、所述測試溫度值以及預設的pid控制算法，分析獲取溫度調控需求，並根據所述溫度調控需求，通過所述io接口調整所述溫控單元的通斷情況。
9.作為上述方案的改進，所述測試子板還包括內核電壓、輔助電壓以及io電壓，所述可編程邏輯母板通過所述io接口分別連接到所述內核電壓、所述輔助電壓以及所述io電
壓。
10.作為上述方案的改進，根據所述測試命令以及所述io接口，對所述待測晶片進行測試，具體包括：根據所述測試命令，驅動所述io接口對所述晶片測試區域的待測晶片進行老煉測試，並實時接收所述待測晶片通過串口反饋的測試信息；所述測試信息包括測試向量信息以及pvt信息。
11.作為上述方案的改進，所述溫控單元包括加熱子單元以及降溫子單元。
12.作為上述方案的改進，通過所述io接口調整所述溫控單元的通斷情況，具體包括：通過所述io接口，向所述加熱模塊和所述降溫模塊發送所述溫度調控需求對應的使能控制信號。
13.本發明另一實施例對應提供了一種fpga晶片的老煉測試系統，所述老煉測試系統包括上位機、主控板以及若干個如前所述的fpga晶片的老煉測試模塊，其中，所述上位機用於向所述主控板發送測試控制指令，並接收所述主控板反饋的測試狀態數據組；所述主控板用於接收並解析所述測試控制指令以獲取測試命令，將所述測試命令轉發至各個老煉測試模塊，以使所述老煉測試模塊對所述待測晶片進行老煉測試，在老煉測試過程中實時獲取所述待測晶片的測試狀態數據組，並將所述測試狀態數據組發送給所述上位機。
14.作為上述方案的改進，所述上位機還用於對所述待測晶片的位流進行後臺更新。
15.作為上述方案的改進，所述上位機還用於根據所述測試狀態數據組對預設的異常狀態進行預警；所述測試狀態數據組包括溫度狀態信息、電壓狀態信息以及電流狀態信息。
16.本發明另一實施例提供了一種fpga晶片的老煉測試方法，所述老煉測試方法由如前所述的fpga晶片的老煉測試模塊執行。
17.與現有技術相比，本技術方案存在如下有益效果：
18.本發明提供了一種fpga晶片的老煉測試模塊、系統以及方法，通過在可編程邏輯母板上預設pid控制算法，並在測試子板上設置各個待測晶片一一對應的溫控單元，在fpga晶片的老煉測試過程中對測試子板上的待測晶片進行自動有效的溫度控制，該fpga晶片的老煉測試模塊、系統以及方法降低了測試成本並提升測試效率。
19.進一步地，本發明提供的一種fpga晶片的老煉測試模塊、系統以及方法還通過設置三路電源以支持對待測晶片的電壓、上下電時序的調節，從而實現待測晶片超頻老煉，提高老煉效率，並提升了老煉系統的擴展性。
附圖說明
20.圖1是本發明一實施例提供的一種fpga的老煉測試模塊的結構示意圖；
21.圖2是本發明一實施例提供的一種fpga的老煉測試系統的結構示意圖。
具體實施方式
22.下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。
23.具體實施例一
24.除上述方法外，本發明實施例還公開了一種fpga的老煉測試模塊。圖1是本發明一實施例提供的一種fpga的老煉測試模塊的結構示意圖。
25.如圖1所示，所述老煉測試模塊包括可編程邏輯母板以及分別與所述可編程邏輯母板通信連接的若干個測試子板，所述可編程邏輯母板包括io接口，所述測試子板包括溫控單元以及待測晶片，其中，所述可編程邏輯母板用於接收主控板發送的測試命令，根據所述測試命令以及所述io接口，對所述待測晶片進行測試，並在測試過程中通過預設的pid控制算法、所述io接口以及所述溫控單元對所述待測晶片進行溫度控制；所述可編程邏輯母板還用於接收所述待測晶片反饋的測試信息，並將所述測試信息發送給主控板。
26.為了解決傳統老煉測試中「老煉測試板整體存放於溫箱中，板上非待測的其他器件會降低使用壽命，導致測試板更新成本高」，本發明實施例設計了獨立的溫控單元以在非封閉式的環境下測試的同時起到調控待測晶片溫度的作用。
27.為了提升老煉效率並提升老煉測試系統的可擴展性，本發明實施例擬通過電壓調節以實現待測晶片的超頻老煉，通過上下電時序調節以提升系統擴展性，在一個實施例中，所述測試子板還包括內核電壓、輔助電壓以及io電壓，所述可編程邏輯母板通過所述io接口分別連接到所述內核電壓、所述輔助電壓以及所述io電壓。
28.為了進一步提升老煉測試的熱效率，在一個實施例中，所述溫控單元包括加熱子單元以及降溫子單元。
29.在實際應用中，本發明實施例的可編程邏輯母板上有一個cpld晶片，測試子板上包括vccaux、vccint、vccio三路電源(本文中描述對應為「輔助電壓、內核電壓以及io電壓」)，母板cpld接收到主控板fpga轉發的上位機命令後，通過驅動io可以實現對測試子板三路電源的開斷控制，從而實現上下電時序的控制，用戶可以根據待測晶片(fpga晶片)的需求，自定義的控制不同電源的上下電時間。母板cpld與各個測試子板的待測晶片進行通信，接收待測晶片的測試向量信息以及pvt信息；母板cpld通過io可以實現對測試子板內部的溫控單元的控制。母板cpld中包含了預設的pid控制算法，能夠獲取測試子板上待測晶片的溫度信息，並根據當前溫度自動調整溫控模塊的通斷，最終使得待測晶片的結溫保持在設定的溫度值，偏差為
±
2攝氏度。在上述設置中，通過設計三路電源以支持對待測晶片的電壓以及上下電時序進行調節，從而一方面通過電壓調節實現待測晶片超頻老煉，提高老煉效率；另一方面通過上下電時序調節使系統具有更好的擴展性。
30.測試子板通過排針與母板相連，待測晶片置於子板socket中，待測晶片包含了晶片中各模塊的測試向量以及pvt、dna等信息，從而能夠通過串口將上述信息反饋給母板cpld；測試子板的子板socket中加熱子單元和降溫子單元組成溫控單元，母板cpld通過使能控制信號即可實現對待測晶片的溫度控制，由於通過彼此獨立的加熱子單元和降溫子單元對待測晶片進行調溫，該溫控單元具有極高的熱效率，相比傳統溫箱能夠節省80％-90％的時間，提高老煉的效率；socket中還包含了熱電偶與adc模塊相連以反饋當前的溫度狀態，上位機可以讀取改adc的數值並設置超溫保護，以防止晶片燒毀。在本發明實施例的上述設置中，通過加熱子單元和降溫子單元組成的溫控單元對待測晶片進行溫控，從而擺脫傳統老煉測試中的溫箱限制，僅對待測晶片進行高溫測試，降低物料損耗；同時，由於設置獨立的溫控單元從而提高測試單元的靈活性，從而使得老煉測試中溫度控制部分具有靈活的拓撲結構，方便進行擴展，提高了測試效率；在此基礎上，將加熱和降溫兩個部分獨立通
過兩個子單元進行分別調控，從而使得測試時熱效率高，加減溫快速，提高測試效率。
31.在一個實施例中，在測試過程中通過預設的pid控制算法、所述io接口以及所述溫控單元對所述待測晶片進行溫度控制，具體包括：實時獲取所述待測晶片反饋的溫度狀態信息以及預設的測試溫度值；根據所述溫度狀態信息、所述測試溫度值以及預設的pid控制算法，分析獲取溫度調控需求，並根據所述溫度調控需求，通過所述io接口調整所述溫控單元的通斷情況。
32.在一個實施例中，根據所述測試命令以及所述io接口，對所述待測晶片進行測試，具體包括：根據所述測試命令，驅動所述io接口對所述晶片測試區域的待測晶片進行老煉測試，並實時接收所述待測晶片通過串口反饋的測試信息；所述測試信息包括測試向量信息以及pvt信息。
33.在一個實施例中，通過所述io接口調整所述溫控單元的通斷情況，具體包括：通過所述io接口，向所述加熱模塊和所述降溫模塊發送所述溫度調控需求對應的使能控制信號。
34.需說明的是，以上所描述的模塊實施例僅僅是示意性的，其中所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位於一個地方，或者也可以分布到多個網絡單元上。可以根據實際的需要選擇其中的部分或者全部模塊來實現本實施例方案的目的。另外，本發明提供的模塊實施例附圖中，單元之間的連接關係表示它們之間具有通信連接，具體可以實現為一條或多條通信總線或信號線。本領域普通技術人員在不付出創造性勞動的情況下，即可以理解並實施。
35.本發明實施例描述了一種fpga晶片的老煉測試模塊，通過在可編程邏輯母板上預設pid控制算法，並在測試子板上設置各個待測晶片一一對應的溫控單元，在fpga晶片的老煉測試過程中對測試子板上的待測晶片進行自動有效的溫度控制，該fpga晶片的老煉測試模塊降低了測試成本並提升測試效率；進一步地，本發明實施例描述的一種fpga晶片的老煉測試模塊還通過設置三路電源以支持對待測晶片的電壓、上下電時序的調節，從而實現待測晶片超頻老煉，提高老煉效率，並提升了老煉系統的擴展性。
36.具體實施例二
37.除上述模塊外，本發明實施例還描述了一種fpga的老煉測試系統。圖2是本發明一實施例提供的一種fpga的老煉測試系統的結構示意圖。
38.所述老煉測試系統包括上位機、主控板以及若干個如前所述的fpga晶片的老煉測試模塊。
39.與現有技術中採用溫箱以作為待測晶片的老煉測試環境相比，本發明實施例採用具有溫控單元的老煉測試模塊以對待測晶片進行溫度控制，對每個待測晶片採用老煉測試模塊以進行老煉測試，從拓撲結構上提升了老煉測試系統的可擴展性，突破了傳統老煉測試過程中採用溫箱而產生的容積和使用壽命的限制。
40.其中，所述上位機用於向所述主控板發送測試控制指令，並接收所述主控板反饋的測試狀態數據組。
41.為了能夠根據不同的測試標準生成不同的位流對待測晶片進行配置，減少人工操作，在一個實施例中，所述上位機還用於對所述待測晶片的位流進行後臺更新。
42.在實際應用中，當待測晶片處於過溫或過流狀態下時，容易對晶片或測試系統造成損壞，為了提高系統的穩定性，保護晶片及系統，在一個實施例中，所述上位機還用於根據所述測試狀態數據組對預設的異常狀態進行預警；所述測試狀態數據組包括溫度狀態信息、電壓狀態信息以及電流狀態信息。
43.所述主控板用於接收並解析所述測試控制指令以獲取測試命令，將所述測試命令轉發至各個老煉測試模塊，以使所述老煉測試模塊對所述待測晶片進行老煉測試，在老煉測試過程中實時獲取所述待測晶片的測試狀態數據組，並將所述測試狀態數據組發送給所述上位機。
44.在實際應用中，所述主控板與pc端上位機軟體進行通信，接收並解析上位機的命令並進行回復，主控板通過將上位機的命令轉發到各個可編程邏輯母板上的cpld，通過主控板與母板的命令傳遞。pc端上位機軟體可以通過不同的命令實現對整個系統的控制，並能實時獲取老煉待測晶片的測試狀態。
45.本發明實施例描述了一種fpga晶片的老煉測試系統，通過在可編程邏輯母板上預設pid控制算法，並在測試子板上設置各個待測晶片一一對應的溫控單元，在fpga晶片的老煉測試過程中對測試子板上的待測晶片進行自動有效的溫度控制，該fpga晶片的老煉測試系統降低了測試成本並提升測試效率；進一步地，本發明實施例描述的一種fpga晶片的老煉測試系統還通過設置三路電源以支持對待測晶片的電壓、上下電時序的調節，從而實現待測晶片超頻老煉，提高老煉效率，並提升了老煉系統的擴展性。
46.具體實施例三
47.除上述模塊及系統外，本發明另一實施例提供了一種fpga晶片的老煉測試方法，所述老煉測試方法由如前所述的fpga晶片的老煉測試模塊執行。
48.當需要對待測晶片進行老煉測試時，採用如前所述的老煉測試系統以搭建晶片的老煉測試環境，從而通過上位機，經由主控板控制老煉測試模塊以對多個待測晶片進行測試，並在有擴展需求時新增對應的老煉測試模塊，從而提升老煉測試的效率。在上述過程中，由於不再採用傳統的封閉式老煉測試，老煉測試模塊不必整體處於高溫環境中，本發明實施例提供的老煉測試方法還進一步提升了老煉測試系統整體以及其中各個元器件的使用壽命，從而降低了測試成本。
49.本發明實施例描述了一種fpga晶片的老煉測試方法，通過在可編程邏輯母板上預設pid控制算法，並在測試子板上設置各個待測晶片一一對應的溫控單元，在fpga晶片的老煉測試過程中對測試子板上的待測晶片進行自動有效的溫度控制，該fpga晶片的老煉測試方法降低了測試成本並提升測試效率；進一步地，本發明實施例描述的一種fpga晶片的老煉測試方法還通過設置三路電源以支持對待測晶片的電壓、上下電時序的調節，從而實現待測晶片超頻老煉，提高老煉效率，並提升了老煉系統的擴展性。
50.以上所述是本發明的優選實施方式，應當指出，對於本技術領域的普通技術人員來說，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也視為本發明的保護範圍。