半導體器件的製作方法
2024-03-29 08:36:05
本發明的實施例涉及集成電路器件，更具體地，涉及半導體器件。
背景技術：
對摻雜的半導體材料(例如富有或耗盡載流子電荷的層)的表面施加金屬層產生具有與半導體材料中的p-n結相當的性能的接觸區域。該金屬半導體接觸區域的常用名為肖特基二極體。肖特基二極體充分限制電流流動至一個方向的能力是一種嚴重依賴集成電路製造和設計的性能。當正向偏置時，肖特基二極體處於「開啟」狀態並且電流流經二極體。當二極體反向偏置時，肖特基二極體處於「斷開」狀態並且理想地將不允許電流流動。
技術實現要素：
本發明的實施例提供了一種半導體器件，包括：第一阱區，配置為所述半導體器件的陽極；第一摻雜區域，配置為所述半導體器件的陰極；第二摻雜區域，配置為所述半導體器件的另一陰極；以及導電區域，其中，所述第一阱區設置在所述第一摻雜區域和所述第二摻雜區域之間，並且所述第一阱區配置為電連接所述導電區域。
本發明的另一實施例提供了一種半導體器件，包括：第一阱區，配置為所述半導體器件的陽極；第一摻雜區域，配置為所述半導體器件的陰極；以及導電區域，設置在所述第一阱區下方並且與所述第一阱區相連，所述導電區域配置為當所述半導體器件是正向偏置的時產生電流。
本發明的又一實施例提供了一種用於製造半導體器件的方法，所述方法包括：提供襯底；在所述襯底中形成導電區域；在所述襯底中形成阱；在所述阱中形成第一阱區以用作所述半導體器件的陽極，所述第一阱區配置為電連接所述導電區域；以及形成第一摻雜區域和第二摻雜區域以用作所述半導體器件的陰極，所述第一阱區設置在所述第一摻雜區域和所述第二摻雜區域之間。
附圖說明
當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的實施例。應該強調的是，根據工業中的標準實踐，對各種部件沒有按比例繪製並且僅僅用於說明的目的。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。
圖1A是根據本發明的一些實施例的半導體器件的布局頂視圖。
圖1B是根據本發明的一些實施例的圖1A所示的半導體器件沿線A-A'截取的截面圖。
圖2是根據本發明的一些實施例的半導體器件的圖。
圖3A至圖3F是根據本發明的一些實施例的示出製造半導體器件的方法的圖。
圖4是根據本發明的一些實施例的示出形成半導體器件的方法的流程圖。
具體實施方式
以下公開內容提供了許多用於實現所提供主題的不同特徵的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實施例，並且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可在各個實例中重複參考標號和/或字母。該重複是為了簡單和清楚的目的，並且其本身不指示所討論的各個實施例和/或配置之間的關係。
圖1A是根據本發明的一些實施例的半導體器件1的布局頂視圖。參照圖1A，半導體器件1包括第一區域120和第二區域115。例如，在半導體器件1用作肖特基二極體的實施例中，第一區域120是陽極區域並且第二區域115是陰極區域。
第一區域120由諸如淺溝槽隔離(STI)結構的隔離結構118限定。第一區域120包括第一阱區12和多個阱區18。
第一阱區12基本設置在第一區域120的中心部分處。此外，第一阱區12是第一摻雜劑類型的半導體阱。在實施例中，第一摻雜劑類型是p型。此外，第一阱區12是深p阱。在本實施例中，第一阱區12用作半導體器件1的陽極。在圖案化的導電層(未示出)中的第一阱區12上形成拾取AN(圖1B所示)以用於電連接。
在本實施例中，多個阱區18相對於第一阱區12基本對稱地設置。多個阱區18的每個是第一摻雜劑類型的半導體阱。在本實施例中，多個阱區18也用作半導體器件1的陽極。
在諸如STI結構的隔離結構118和隔離結構114之間限定第二區域115。第二區域115包括第一摻雜區域141和第二摻雜區域142。為了簡潔和方便，圖1A中僅示出兩個摻雜區域141和142，然而第二區域115可以包括多個這樣的摻雜區域。第一摻雜區域141和第二摻雜區域142相對於第一阱區12對稱地設置。第二區域115(即，陰極區域)基本圍繞第一區域(陽極區域)。
第一摻雜區域141包括與第一摻雜劑類型相反的第二摻雜劑類型的摻雜劑。在實施例中，第二摻雜劑類型是n型。此外，第一摻雜區域141是重摻雜的n型區域。在本實施例中，第一摻雜區域141用作半導體器件1的陰極。在圖案化的導電層中的第一摻雜區域141上形成拾取CA1(圖1B所示)以用於電連接。
同樣地，第二摻雜區域142包括第二摻雜劑類型的摻雜劑。此外，第二摻雜區域142是重摻雜的n型區域。在本實施例中，第二摻雜區域142也用作半導體器件1的陰極。在圖案化的導電層中的第二摻雜區域142上形成拾取CA2(圖1B所示)以用於電連接。
此外，在隔離結構114和隔離結構110(也包括STI結構的)之間限定阱區112。在實施例中，阱區112是第一摻雜劑類型的半導體阱。此外，阱區112是重摻雜的p阱。阱區112具有位於其中的多個第三摻雜區域16。為了簡潔和方便，圖1A中僅示出兩個第三摻雜區域16。
多個第三摻雜區域16的每個均包括第一摻雜劑類型的摻雜劑。此外，多個第三摻雜區域16的每個均是重摻雜的p型區域。第三摻雜區域16包括用於阱區112的電連接的拾取。第三摻雜區域16通過隔離結構114與第一摻雜區域141和第二摻雜區域142電隔離。此外，多個第三摻雜區域16和阱112配置為用於襯底122的電連接。
由於在第一區域120(陽極區域)的中心區域處設置第一阱區12，不需要為放置第一阱區12保留別處的面積，並且因此顯著地減少了半導體器件1的面積成本。例如，假設第一區域120的面積稱為總面積並且第一區域120的不包括第一阱區12的面積稱為有效面積。在實施例中，有效面積與總面積的比率相當於約93.8％。
在一些現有的半導體器件中，類似於第一阱區12的阱區不放置在第一區域120的中心區域處。取而代之，兩個或更多這樣的阱區放置在類似於第一區域120的陽極區域外部，其中，阱區18設置在第一區域120。此外，類似於第一阱區12的阱區不配置為用作陽極。相應地，需要額外的面積用於類似於第一阱區12的阱區。結果，與半導體器件1相比，現有半導體器件的面積成本相對較高。例如，現有半導體器件中的有效面積和總面積的比率僅約64％，這顯著地低於半導體器件1的93.8％。
圖1B是根據本發明的一些實施例的圖1A所示的半導體器件1沿線A-A'截取的截面圖。參照圖1B，示出了第一阱區12、第一摻雜區域141、第二摻雜區域142、襯底122中的第三摻雜區域16、以及阱116、襯底122中的導電區域13和另一導電區域17。
阱區18具有Y的深度。第一阱區12用作半導體器件1的陽極，並且具有相關聯的拾取"AN"。此外，第一阱區12具有X的深度。此外，配置為電連接導電區域13的第一阱區12與導電區域13相連。由於在阱區18下方形成導電區域13，所以第一阱區12的深度X長於阱區18的深度Y。
額外地，在第一摻雜區域141與第二摻雜區域142之間限定第一阱區12。在一些實施例中，第一阱區12與第一摻雜區域141和第二摻雜區域142的距離基本相等。結果，從第一阱區12至第一摻雜區域141的距離W2等於從第一阱區12至第二摻雜區域142的距離W1。因此，第一阱區12和第一摻雜區域141之間的寄生電阻基本等於第一阱區12和第二摻雜區域142之間的寄生電阻，導致半導體器件1的更好的性能。
在陰極區域115中設置第一摻雜區域141和第二摻雜區域142。具體地，第一摻雜區域141用作半導體器件1的第一陰極並且具有相關聯的拾取"CA1"。相似地，第二摻雜區域142用作半導體器件1的第二陰極並且具有相關聯的拾取"CA2"。
在一些實施例中，襯底122輕摻雜有第一摻雜劑類型的摻雜劑並且設定為地面參考電壓。在一些實施例中，襯底122包括矽鍺、砷化鎵、碳化矽或其它合適的半導體材料。在一些實施例中，襯底122還包括諸如P阱和/或N阱的摻雜區域(未示出)。在一些其它實施例中，襯底122還包括諸如掩埋層或外延層的其他部件。此外，在一些實施例中，襯底122是諸如絕緣體上矽(SOI)的絕緣體上半導體。在其它實施例中，半導體襯底122包括摻雜的epi層、梯度半導體層或還包括覆蓋不同類型的另一半導體層的半導體層(諸如，矽鍺層上的矽層)。在一些其它實例中，化合物半導體襯底包括多層矽結構，或矽襯底可以包括多層化合物半導體結構。在一些實施例中，襯底122可以包括諸如鍺和金剛石的其他元素半導體。在一些實施例中，襯底122包括諸如碳化矽、砷化鎵、砷化銦或磷化銦的化合物半導體。
在實施例中，阱116是第二摻雜劑類型的半導體阱並且因此形成n阱。阱116用作半導體器件1的有源區域。在阱116中形成第一阱區12、第一摻雜區域141、第二摻雜區域142以及多個阱區18。
在實施例中，導電區域13包括第一摻雜劑類型的摻雜劑並且因此形成p型區域。此外，導電區域13形成為與第一阱區12相連的掩埋層，並且在橫向方向上具有長度L1。導電區域13配置為與第一阱區12電接觸。以這樣的方式，可以通過第一阱區12對導電區域13施加電壓。此外，導電區域13基本在第一摻雜區域141和第二摻雜區域142下方的阱116中延伸。此外，導電區域13和隔離結構118之間的距離是H1。
導電區域17包括第二摻雜劑類型的摻雜劑並且因此形成n型區域。此外，在導電區域13下方形成與導電區域13相連的導電區域17，並且導電區域17配置為與導電區域13電接觸。導電區域17配置為將阱116與襯底122隔離。此外，導電區域17和導電區域13確定半導體器件1的擊穿電壓，這將更詳細地描述。
如之前所述，在一些實施例中，襯底122是p型襯底，導電區域17是n型區域，導電區域13是p型區域，阱116是n阱，第一阱區12是p型阱區，第一和第二摻雜區域141和142是n型區域，多個阱區18是p阱區域，阱區112是p型區域以及多個第三摻雜區域16是p型區域。鑑於上述，在操作中，當對第一阱區12和對多個阱區18施加第一電壓電平，而通過第一摻雜區域141和第二摻雜區域142對阱116施加低於第一電壓電平的第二電壓電平時，發生正向偏置情況並且半導體是正向偏置的。
由於導電區域13和導電區域17之間相反的摻雜劑類型，導電區域13和導電區域17之間的界面處存在耗盡區域(未示出)。耗盡區域是半導體器件1的擊穿電壓的一個因數。相似地，由於導電區域17和襯底122之間相反的摻雜劑類型，導電區域17和襯底122之間的界面處存在另一耗盡區域(未示出)。另一耗盡區域也是半導體器件1的擊穿電壓的一個因數。
當半導體1是正向偏置的時，電流從第一阱區12(陽極)朝向第一摻雜區域141(陰極)和第二摻雜區域142(陰極)流動。由於多個阱區18和阱116之間相反的摻雜劑類型，阱區18和阱116產生促成得到的電流的電流。以相似的方式，由於第一阱區12和阱116之間相反的摻雜劑類型，第一阱區12和阱116也產生促成得到的電流的電流。此外，由於第一阱區12的深度X長於阱區18的深度Y，流經第一阱區12的電流大於流經任何阱區18的電流。在一些實施例中，儘管不放置在中心區域中，如果第一阱區12配置為電連接放置在阱116中的阱區之間的導電區域13，半導體器件1的電流仍然能夠增加。
在上述現有的半導體器件中，阱區(類似於第一阱區12)配置為電連接導電層(類似於導電層13)並且不用作陽極。此外，阱區(類似於第一阱區12)不放置在阱(類似於阱116)(其中放置阱區(類似於阱區18))中。因此，當現有半導體器件是正向偏置的時，阱區(類似於第一阱區12)和阱(類似於阱116)不產生電流。結果，現有半導體器件的電流相對較小。
仍以相似的方式，由於導電區域13和阱116之間相反的摻雜劑類型，導電區域13和阱116產生促成得到的電流的電流。
在上述現有半導體器件中，阱區(類似於第一阱區12)配置為電連接不放置在阱(類似於阱116)(其中放置阱區(類似於阱區18))中的導電區域(類似於導電區域13)。因此，當現有半導體器件是正向偏置的時，導電區域(類似於導電區域13)不產生電流。結果，現有半導體器件的電流相對較小。
另一方面，在本發明中，由於配置為電連接導電層13的第一阱區12放置在阱116中，所以阱116(以及第一摻雜區域141和第二摻雜區域142)還配置為電連接導電層17。結果，不需要額外地保留放置僅為了電連接導電層17的阱區的面積。實際上，進一步減少了半導體器件1的面積成本。
在上述現有的半導體器件中，由於阱區配置為電連接不放置在阱(類似於阱116)(其中放置阱區(類似於阱區))中的導電區域(類似於導電區域13)，以及由於在不同電壓電平下，第一導電區域(類似於導電區域13)和第二導電區域(類似於導電區域17)需要被偏置，所以需要保留面積以用於第二導電區域(類似於導電區域17)的電連接。結果，現有的半導體器件消耗相對較大的面積。
由於第一阱區12、阱116和阱區112之間的摻雜劑類型，限定了不期望的寄生雙極結型電晶體(BJT)19。為了簡潔和方便，圖1B中僅示出寄生BJT19。寄生BJT19可以是指至襯底122的洩漏路徑，其將不利地影響半導體器件1的性能。BJT19的洩漏電流的一個因數是阱116的寬度W。具體地，隨著寬度W減小，不期望的洩漏電流增加。大體地，可以導致洩漏電流的阱(諸如阱116)的寬度相對較寬，從而使得洩漏電流能夠被抑制。
在上述現有的半導體器件中，配置為電連接第一導電區域(類似於導電區域13)的第一區域(類似於第一阱區12)是p阱。配置為電連接第二導電區域(類似於導電區域17)的第二區域是n阱。此外，配置為電連接襯底(類似於襯底122)的第三區域是p阱。由於第一區域、第二區域和第三區域之間的摻雜劑類型，通過第一區域、第二區域和第三區域限定寄生BJT。如前所述，寄生BJT的洩漏電流的因數是第二區域的寬度。但是，當半導體器件是正向偏置的時，配置為電連接的第二區域的寬度顯著地小於配置為電流傳導的阱的寬度。因此，導致寄生BJT的現有的半導體器件的洩漏電流相對較大。
由於第一阱區12放置在阱116(其中放置阱區18)中，當半導體器件1是正向偏置的時，第一阱區12能夠提供電流。此外，由於導電區域13與放置在阱116中的第一阱區12電接觸，其中，阱區18放置在阱116中，當半導體器件1是正向偏置的時，導電區域13也能夠提供電流。此外，由於第一阱區12放置在阱116(其中放置阱區18)中，由寄生BJT19產生的洩漏電流減小。此外，由於在第一摻雜區域141和第二摻雜區域142之間放置第一阱區12，不需要為否則將配置為電連接導電區域13的阱區保留任何面積，或不需要為否則將配置為電連接導電區域17的阱區保留任何面積。實際上，半導體器件1消耗了相對較小的面積。
圖2是根據本發明的一些實施例的半導體器件2的圖。參考圖2，例如，除了半導體器件2用導電區域23替換了導電區域13，半導體器件2與參考圖1B所述和所示的半導體器件1類似。此外，例如，除了導電區域23具有比導電區域13的長度L1短的長度L2，導電區域23與參考圖1B所述和所示的導電區域13類似。在由隔離結構118限定的阱區18下方設置導電區域23。此外，導電區域23橫跨阱區18延伸而不超過隔離結構118。結果，隔離結構118和導電區域17之間的距離是H2，H2比半導體器件1中的H1長。
隔離結構118和導電區域17之間的距離也是確定從第一阱區12(陽極)至第一摻雜區域141和142(陰極)的電流的因數。具體地，電流隨著隔離結構118和導電區域17之間的距離增加而增加。由於半導體器件2中的討論的距離H2比半導體器件1中的討論的距離H1長，所以當半導體器件1和2是正向偏置的時，半導體器件2產生的電流比半導體器件1產生的電流多。
由於圖1B的實施例中提供的類似的原因，由於第一阱區12放置在阱116(其中放置阱區18)中，當半導體器件2是正向偏置的時，第一阱區12能夠產生電流。此外，由於第一阱區12放置在阱116(其中放置阱區18)中，當半導體器件2是正向偏置的時，導電區域23也能夠產生電流。此外，由於第一阱區12放置在阱116(其中放置阱區18)中，由寄生BJT19導致的洩漏電流減小。此外，由於在第一摻雜區域141和第二摻雜區域142之間放置第一阱區12，不需要為否則將配置為電連接導電區域23的阱區保留任何面積，或不需要為否則將配置為電連接導電區域17的阱區保留任何面積。實際上，半導體器件2消耗了相對較小的面積。
圖3A至圖3F是根據本發明一些實施例的示出製造半導體器件的方法的圖。參照圖3A，提供了襯底122。在一些實施例中，襯底122包括p型摻雜劑。
參照圖3B，例如，通過注入工藝注入n型摻雜劑來在襯底122中限定導電區域17。
參照圖3C，例如，通過按順序地實施沉積工藝、蝕刻工藝、拉回工藝、退火工藝以及化學機械平坦化工藝，在襯底122中形成隔離結構110、114和118。在實施例中，隔離結構110、114和118包括STI結構。此外，隔離結構118基本由隔離結構114圍繞，隔離結構114進而基本由隔離結構110圍繞。
參照圖3D，例如，通過離子注入工藝和之後的驅入工藝，在襯底122中形成導電區域23。具體地，良好地控制注入深度從而使得在導電區域17上方形成與導電區域17相連的導電區域23。此外，在本實施例中，在由隔離結構118限定的面積下方設置導電區域23而不超過隔離結構118。但是，在一些實施例中，在由隔離結構114限定的面積下方設置導電區域23而不超過隔離結構114。
參照圖3E，例如，通過離子注入工藝和之後的驅入工藝，在襯底122中限定阱116。具體地，良好地控制注入深度從而使得阱116包含導電區域23並且基本形成在導電區域17上方。在一些實施例中，阱116用作高壓n阱(HVNW)。
參照圖3F，例如，通過離子注入工藝和之後的驅入工藝，在阱116中形成第一阱區12。具體地，良好地控制注入深度從而使得第一阱區12與導電區域23相連。
此外，例如，通過離子注入工藝和之後的驅入工藝，在阱116中形成多個阱區18。
額外地，例如，通過離子注入工藝和之後的驅入工藝，在襯底122中形成多個阱區112。在隔離結構114和110之間限定阱區112。
此外，例如，通過離子注入工藝，在阱116中形成第一摻雜區域141和第二摻雜區域142。
此外，例如，通過離子注入工藝，在阱區112中形成多個第三摻雜區域16。
圖4是根據一些實施例的示出形成半導體器件的方法400的流程圖。參照圖4，在操作402中，提供了襯底。該襯底與參照圖2所述和所示的襯底122相似。
在操作404中，在襯底中形成第一導電區域。第一導電區域與參考圖2所述和所示的導電層17類似。
在操作406中，在襯底中形成第一、第二和第三隔離結構。第一、第二和第三隔離結構分別與參考圖3所述和所示的隔離結構118、114和110類似。
在操作408中，在襯底中的第一導電區域上方形成第二導電區域。此外，第二導電區域與第一導電區域相連，並且在由第一隔離結構限定的面積下方延伸而不超過第一隔離結構。第二導電區域與參考圖3所述和所示的導電區域23類似。
在操作410中，在襯底中形成阱。阱提供由第二隔離結構限定的有源區域。此外，阱包含第二導電區域並且基本設置在第一導電區域上方。阱與參考圖3所述和所示的阱116類似。
在操作412中，在阱中形成第一阱區。此外，第一阱區與第二導電區域相連並且基本設置在第一隔離結構和第二隔離結構之間的阱的中心區域處。第一阱區與參考圖3所述和所示的第一阱區12類似。
在操作414中，在由第一隔離區域限定的面積處的阱中形成第二阱區。第二阱區可以相對於第一阱區對稱地布置，並且配置為與第一阱區限定陽極區域。第二阱區與參考圖3所述和所示的阱區18類似。
在操作416中，在阱中的第一隔離結構和第二隔離結構之間形成第一摻雜區域和第二摻雜區域。此外，第一和第二摻雜區域配置為限定陰極區域。第一和第二摻雜區域分別與參考圖3所述和所示的第一和第二摻雜區域141和142類似。
操作412、414和416的順序可以互換。可選地，可以同時實施操作412、414和416。
一些實施例具有下文中的特徵和/或優點的一個或組合。在一些實施例中，提供了一種半導體器件。該半導體器件包括配置為半導體器件的陽極的第一阱區、配置為半導體器件的陰極的第一摻雜區域、配置為半導體器件的另一陰極的第二摻雜區域以及導電區域。第一阱區設置在第一摻雜區域和第二摻雜區域之間，並且配置為電連接導電區域。
在上述半導體器件中，其中，所述第一阱區設置在第一區域中，並且所述第一摻雜區域和所述第二摻雜區域設置在第二區域中，所述第一區域由所述第二區域圍繞。
在上述半導體器件中，其中，所述第一阱區設置在所述第一區域的中心面積處。
在上述半導體器件中，其中，所述導電區域與所述第一阱區相連。
在上述半導體器件中，還包括阱，其中，所述阱和所述第一阱區配置為當所述半導體器件是正向偏置的時產生電流。
在上述半導體器件中，還包括：襯底；隔離結構；以及第三摻雜區域，配置為電連接所述襯底並且通過所述隔離結構與所述第一摻雜區域隔離。
在上述半導體器件中，還包括：襯底；所述襯底中的阱，所述阱配置為當所述半導體器件是正向偏置的時產生電流；以及第三摻雜區域，配置為電連接所述襯底，其中，寄生雙極結型電晶體由所述阱、所述第三摻雜區域和所述第一阱區限定。
在上述半導體器件中，其中，所述導電區域是第一導電區域，並且所述半導體器件還包括：位於所述第一導電區域下方的第二導電區域，其中，所述第一摻雜區域和所述第二摻雜區域配置為電連接所述第二導電區域。
在上述半導體器件中，其中，所述第一阱區的摻雜劑類型與所述第一摻雜區域和所述第二摻雜區域的摻雜劑類型相反。
在上述半導體器件中，其中，所述第一阱區的摻雜劑類型與所述第一摻雜區域和所述第二摻雜區域的摻雜劑類型相反，所述第一阱區包括p型摻雜劑，並且所述第一摻雜區域包括n型摻雜劑。
在上述半導體器件中，其中，所述第一阱區的摻雜劑類型與所述導電區域相同。
在一些實施例中，提供了一種半導體器件。半導體器件包括配置為半導體器件的陽極的第一阱區、配置為半導體器件的陰極的第一摻雜區域以及設置在第一阱區下方且與第一阱區相連的導電區域，並且當半導體器件是正向偏置時，導電區域配置為產生電流。
在上述半導體器件中，還包括：第二摻雜區域，配置為所述半導體器件的另一陰極，其中，所述導電區域在所述第一摻雜區域和所述第二摻雜區域下方的面積之間延伸。
在上述半導體器件中，還包括：第二摻雜區域，配置為所述半導體器件的另一陰極，其中，所述導電區域在所述第一摻雜區域和所述第二摻雜區域下方的面積之間延伸，所述第一阱區設置在所述第一摻雜區域和所述第二摻雜區域之間。
在上述半導體器件中，還包括：隔離結構；以及第二阱區，配置為當所述半導體器件是正向偏置的時產生電流，並且通過所述隔離區域與所述第一摻雜區域隔離。
在上述半導體器件中，其中，所述導電區域是第一導電區域，所述半導體器件還包括：所述襯底中的阱；隔離結構；第二阱區，配置為當所述半導體器件是正向偏置的時產生電流，並且通過所述隔離結構與所述第一摻雜區域隔離；以及第二導電區域，位於所述第一導電區域下方。
在上述半導體器件中，其中，所述導電區域的摻雜劑類型與所述第一摻雜區域的摻雜劑類型相反。
在一些實施例中，提供了一種製造半導體器件的方法。該方法包括提供襯底，在襯底中形成導電區域，在襯底中形成阱，在阱中形成第一阱區以用作半導體器件的陽極，第一阱區配置為電連接導電區域以及形成第一摻雜區域和第二摻雜區域以用作半導體器件的陰極。在第一摻雜區域與第二摻雜區域之間設置第一阱區。
在上述方法中，還包括：在所述阱中形成作為所述半導體器件的陽極的第二阱區；以及在所述第一摻雜區域和所述第二阱區之間形成隔離結構，其中，所述導電區域在所述隔離結構下方的面積中延伸而不超過所述第一摻雜區域。
在上述方法中，其中，所述第一阱區設置在所述阱的中心區域處。
上面概述了若干實施例的部件、使得本領域技術人員可以更好地理解本發明的方面。本領域技術人員應該理解，他們可以容易地使用本發明作為基礎來設計或修改用於實現與在此所介紹實施例相同的目的和/或實現相同優勢的其他工藝和結構。本領域技術人員也應該意識到，這種等同構造並不背離本發明的精神和範圍、並且在不背離本發明的精神和範圍的情況下，在此他們可以做出多種變化、替換以及改變。