薄膜電晶體與薄膜電晶體陣列基板的製作方法
2024-03-23 09:56:05
專利名稱：薄膜電晶體與薄膜電晶體陣列基板的製作方法
技術領域：
本發明涉及一種薄膜電晶體，且特別涉及一種能夠提高通道W/L比，且能降低柵極-漏極寄生電容Cgd，並進而有效降低饋通電壓(feedthrough voltage，ΔVp)的薄膜電晶體。
背景技術：
顯示器已成為重要的人機溝通界面，使用者可通過顯示器讀取信息進而控制裝置的運行，其中，又以液晶顯示器為發展的重點。一般而言，液晶顯示器主要是由薄膜電晶體陣列基板、彩色濾光基板以及位於兩基板之間的液晶層所構成。其中，薄膜電晶體(Thin FilmTransistor，TFT)主要是用來控制液晶顯示器的數據寫入，其包含了柵極(gate)、通道層(channel)以及源極/漏極(source/drain)等元件。
圖1為公知的薄膜電晶體陣列基板的俯視示意圖。請參照圖1，薄膜電晶體陣列基板100上主要設置了以陣列排列的多個像素結構110。其中，各個像素結構110均是由掃描線(scan line)112、數據線(dateline)114、薄膜電晶體116以及與薄膜電晶體116對應設置的像素電極(pixel electrode)118所組成。
請繼續參照圖1，薄膜電晶體116是用來作為像素結構110的開關元件，而掃描配線112與數據配線114則是用來提供其所選定的像素結構110適當的操作電壓，以分別驅動各個像素結構110而顯示圖像。
值得注意的是，此薄膜電晶體116是利用掃描線112的一部分作為柵極116a，並且直接在掃描線112上形成半導體層116b後，再於半導體層116b上形成源極116c與漏極116d。源極116c與漏極116d之間的部分半導體層116b即是通道，此通道具有通道寬度W(channelwidth，W)以及通道長度L(channel length，L)。當通道寬度W較寬且通道長度L較短時，薄膜電晶體116的操作速度較快。但是，由於形成在掃描線112上的通道層116b只有一定的面積，因此在有限的面積之中，不容易進行使通道寬度W變大的製造。
另外，請繼續參照圖1，欲使顯示器顯示預定的畫面時，必須開啟薄膜電晶體116以控制施加在像素電極118上的電壓，進而使得位於像素電極118與彩色濾光基板(圖中未示)上的共用電極(commonelectrode)(圖中未示)之間的液晶分子(圖中未示)偏轉。所以，通過液晶分子的光線會隨著液晶分子的偏轉而改變偏振方向，且部分的偏振光會穿透設置於彩色濾光片上的偏光板而達到顯示的目的。值得注意的是，在上述施加電壓的過程中，液晶分子將會具有液晶電容CLC，此液晶電容CLC是由像素電極118與彩色濾光基板上的共用電極(圖中未示)耦合而成。
承上述，當薄膜電晶體116關閉時，液晶電容CLC上所施加的電壓仍保持一定值，但是，由於薄膜電晶體116的柵極116a與漏極116d之間有互相重疊的區域，所以在柵極116a與漏極116d之間會存有柵極-漏極寄生電容(parasitic capacitance)Cgd，且由於柵極-漏極寄生電容Cgd的存在，使液晶電容CLC上所保持的電壓將會隨著數據配線114上的信號變化而有所改變，因而使得液晶電容CLC上所保持的電壓偏離原先設定的值。此電壓變動量稱為饋通電壓(feed-throughvoltage)ΔVp，其可表示為Vp=CgdCgd+Cst+CLCVg......(1)]]>其中ΔVg為施加於掃描配線112上的脈衝電壓的振幅，而Cst是儲存電容(storage capacitance)。
因此，若能降低柵極-漏極寄生電容Cgd，便能降低ΔVp，也就是能降低饋通電壓的變動量，如此可使得顯示畫面出現顯示不均(mura)或者是閃爍(flicker)的情形獲得改善。
發明內容
有鑑於此，本發明的目的就是提供一種薄膜電晶體，其能夠提高通道W/L比，且能降低柵極-漏極寄生電容Cgd。
本發明的再一目的是提供一種薄膜電晶體陣列基板，其包含了具有能提高通道W/L比且能降低柵極-漏極寄生電容Cgd的薄膜電晶體。
基於上述目的或其他目的，本發明提出一種薄膜電晶體，其包括柵極、柵絕緣層、通道層、螺旋狀源極以及螺旋狀漏極。柵絕緣層覆蓋柵極。通道層設置於柵極上方的柵絕緣層上。螺旋狀源極設置於柵極上方的通道層上，螺旋狀漏極設置於柵極上方的通道層上，其中螺旋狀源極與螺旋狀漏極是以相互繞旋的狀態而設置。
基於上述目的或其他目的，本發明再提出一種薄膜電晶體陣列基板，其包括基板、掃描線、數據線、薄膜電晶體以及像素電極。多條掃描線設置於基板上。多條數據線設置於基板上，其中掃描線與數據線將基板區分為多個像素區域。多個薄膜電晶體設置於基板上，而每一個薄膜電晶體是位於像素區域其中的一個內，且薄膜電晶體是通過掃描線以及數據線而驅動，其中每一個薄膜電晶體包括柵極、柵絕緣層、通道層、螺旋狀源極以及螺旋狀漏極。柵絕緣層覆蓋柵極。通道層設置於柵極上方的柵絕緣層上。螺旋狀源極設置於柵極上方的通道層上，螺旋狀漏極設置於柵極上方的通道層上，其中螺旋狀源極與螺旋狀漏極是以相互繞旋的狀態而設置。像素電極設置於基板上，而每一個像素電極是位於像素區域其中的一個內，且每一個像素電極與對應的薄膜電晶體電連接。
在本發明的一實施例中，上述的螺旋狀源極與螺旋狀漏極是以逆時針方向旋轉而設置。
在本發明的一實施例中，上述的螺旋狀源極與螺旋狀漏極是以順時針方向旋轉而設置。
在本發明的一實施例中，上述的柵極與掃描線是同一金屬層。
在本發明的一實施例中，上述的螺旋狀源極與數據線其中的一個電連接。
在本發明的一實施例中，上述的螺旋狀漏極與像素電極其中的一個電連接。
本發明因採用螺旋狀源極與螺旋狀漏極的設計，所以在有限面積的通道層上，可以使得螺旋狀源極與螺旋狀漏極之間的通道寬度(W)變寬，並且通道長度(L)可以幾乎維持不變，因此，通道寬度與通道長度的比值(W/L)可因此變大。另外，此種薄膜電晶體的設計可以降低柵極-漏極寄生電容Cgd，因而降低饋通電壓ΔVp。所以，將此薄膜電晶體應用於顯示面板中，將可以使得顯示不均(mura)或者是閃爍(flicker)等問題獲得改善。
為讓本發明的上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合附圖，作詳細說明如下。
圖1為公知的薄膜電晶體陣列基板的俯視示意圖。
圖2為本發明的較佳實施例中一種薄膜電晶體的俯視示意圖。
圖2A為圖2中沿A-A』線的剖面示意圖。
圖3為本發明的較佳實施例中另一種薄膜電晶體的俯視示意圖。
圖4為本發明較佳實施例中一種薄膜電晶體陣列基板的俯視示意圖。
主要元件標記說明100、300薄膜電晶體陣列基板110像素結構112、270掃描線114、280數據線116、200薄膜電晶體116a、210柵極116b半導體層116c源極116d漏極
118、290像素電極220柵絕緣層230通道層240a、240b螺旋狀源極250a、250b螺旋狀漏極260保護層262開口310基板312像素區域A-A』剖面線W通道寬度L通道長度具體實施方式
圖2為本發明的較佳實施例中一種薄膜電晶體的俯視示意圖。圖2A為圖2中沿A-A』線的剖面示意圖。
請共同參照圖2與圖2A，此薄膜電晶體200包括柵極210、柵絕緣層220、通道層230、螺旋狀源極240a以及螺旋狀漏極250a。柵絕緣層220覆蓋柵極210。通道層230設置於柵極210上方的柵絕緣層220上。螺旋狀源極240a設置於柵極210上方的通道層230上，螺旋狀漏極250a設置於柵極210上方的通道層230上，其中螺旋狀源極240a與螺旋狀漏極250a是以相互繞旋的狀態而設置。
請參照圖2與圖2A，薄膜電晶體200與掃描線270、數據線280、像素電極290等構成像素結構。並且，一般會在薄膜電晶體200上覆蓋一層保護層260，且在保護層260上形成開口262，之後再使像素電極290透過此開口262與薄膜電晶體200電連接。
值得注意的是，在本發明的一實施例中，螺旋狀源極240a與螺旋狀漏極250a是以逆時針方向旋轉而設置，如圖2所示。但是，在本發明的另一實施例中，螺旋狀源極240b與螺旋狀漏極250b是以順時針方向旋轉而設置，如圖3所示。由圖2與圖3可知，由於螺旋狀源極240a與螺旋狀漏極250a，以及螺旋狀源極240b與螺旋狀漏極250b均是以相互繞旋的方式而設置，所以，即使在有限面積的通道層230上，本發明也可以有效地增加通道寬度W，並使通道長度L幾乎維持不變。如此一來，就可以增加通道寬度W與通道長度L的比值(W/L)，值得注意的是，本發明更可利用螺旋狀源極240a、240b以及螺旋狀源極250a、250b所卷繞的圈數，進而適當地調整通道寬度W與通道長度L的比值。
請再參照圖2，另外，由於螺旋狀源極240a可對其兩旁的螺旋狀漏極250a都形成通道，所以，將可以提高薄膜電晶體200的操作速度。再者，本發明的薄膜電晶體200，其螺旋狀源極240a、240b以及螺旋狀漏極250a、250b的外形並不限於圖2與圖3中所示的正方形，其也可以是圓形、橢圓形或者是多邊形等。
另外，本發明的薄膜電晶體200可降低柵極與漏極間的寄生電容(以下稱作Cgd)，配合饋通電壓(以下稱作ΔVp)的公式來看，Vp=CgdCgd+Cst+CLCVg......(1)]]>由於Cgd降低了，所以ΔVp也隨之降低。
為進一步證明本發明的薄膜電晶體200具有較低的Cgd以及ΔVp，因此，使本發明的薄膜電晶體200的通道寬度W與通道長度L的比值(W/L)，與公知的薄膜電晶體110的通道寬度W與通道長度L的比值(W/L)相接近，並比較兩者的Cgd與ΔVp，可得表1的結果。
表1
由表1可知，本發明的薄膜電晶體200的Cgd約降低了16.65％，且ΔVp約降低了16.48％，由此可知，本發明的螺旋狀源極240a、240b及螺旋狀漏極250a、250b的設計的確可以有效地降低Cgd與ΔVp。以下將說明應用本發明的薄膜電晶體200於薄膜電晶體陣列基板的一實施例。
圖4示為本發明較佳實施例中一種薄膜電晶體陣列基板的俯視示意圖。請同時參照圖4與圖2A，此薄膜電晶體陣列基板300包括基板310、掃描線270、數據線280、薄膜電晶體200以及像素電極290。多條掃描線270設置於基板310上。多條數據線280設置於基板310上，其中掃描線270與數據線280將基板310區分為多個像素區域312。多個薄膜電晶體200設置於基板310上，而每一個薄膜電晶體200是位於像素區域312其中的一個內，且薄膜電晶體200是通過掃描線270以及數據線280而驅動，其中每一個薄膜電晶體200已於圖2、圖2A或圖3中所述，在此將不再予以重述。像素電極290設置於基板310上，而每一個像素電極290是位於像素區域312其中的一個內，且每一個像素電極290與對應的薄膜電晶體200電連接。
請繼續參照圖4與圖2A，在本發明的一實施例中，柵極210與掃描線270是同一金屬層，也就是說，薄膜電晶體200是利用掃描線270本身的金屬來作為柵極210。另外，螺旋狀源極240a與數據線280其中的一個電連接，而螺旋狀漏極250a與像素電極290其中的一個電連接。
承上述，具有上述薄膜電晶體200的薄膜電晶體陣列基板300，由於薄膜電晶體200的設計可以有效地降低Cgd，進而使ΔVp降低，所以，此薄膜電晶體陣列基板300具有較佳的操作特性，將其應用於顯示面板時，由饋通電壓ΔVp過大所引起的顯示不均或者是閃爍等問題即可獲得改善。
綜上所述，本發明的薄膜電晶體與薄膜電晶體陣列基板具有下列優點(1)本發明因採用螺旋狀源極與螺旋狀漏極的設計，所以在有限面積的通道層上，能夠提高通道W/L比。
(2)由於螺旋狀源極可對其兩旁的螺旋狀漏極都形成通道，所以，將可以提高薄膜電晶體的操作速度。
(3)由於本發明的薄膜電晶體可有效地降低柵極與漏極間的寄生電容Cgd，因此，進而能降低饋通電壓ΔVp。所以，利用此薄膜電晶體的設計而製作成薄膜電晶體陣列基板，並應用於顯示面板時，由饋通電壓ΔVp過大所引起的顯示不均或者是閃爍等問題即可獲得改善。
雖然本發明已以較佳實施例披露如上，然其並非用以限定本發明，任何所屬技術領域的技術人員，在不脫離本發明的精神和範圍內，當可作些許的更動與改進，因此本發明的保護範圍當視權利要求所界定者為準。
權利要求
1.一種薄膜電晶體，其特徵是包括柵極；柵絕緣層，覆蓋該柵極；通道層，設置於該柵極上方的該柵絕緣層上；螺旋狀源極，設置於該柵極上方的該通道層上；以及螺旋狀漏極，設置於該柵極上方的該通道層上，其中該螺旋狀源極與該螺旋狀漏極是以相互繞旋的狀態而設置。
2.根據權利要求1所述的薄膜電晶體，其特徵是該螺旋狀源極與該螺旋狀漏極是以逆時針方向旋轉而設置。
3.根據權利要求1所述的薄膜電晶體，其特徵是該螺旋狀源極與該螺旋狀漏極是以順時針方向旋轉而設置。
4.一種薄膜電晶體陣列基板，其特徵是包括基板；多條掃描線，設置於該基板上；多條數據線，設置於該基板上，其中上述這些掃描線與上述這些數據線將該基板區分為多個像素區域；多個薄膜電晶體，設置於該基板上，而每一個薄膜電晶體是位於上述這些像素區域其中的一個內，且上述這些薄膜電晶體是通過上述這些掃描線以及上述這些數據線而驅動，其中每一個薄膜電晶體包括柵極；柵絕緣層，覆蓋該柵極；通道層，設置於該柵極上方的該柵絕緣層上；螺旋狀源極，設置於該柵極上方的該通道層上；螺旋狀漏極，設置於柵極上方的該通道層上，其中，該螺旋狀源極與該螺旋狀漏極是以相互繞旋的狀態而設置；以及多個像素電極，設置於該基板上，而每一個像素電極是位於上述這些像素區域其中的一個內，且每一個像素電極與對應的該薄膜電晶體電連接。
5.根據權利要求4所述的薄膜電晶體陣列基板，其特徵是該螺旋狀源極與該螺旋狀漏極是以逆時針方向旋轉而設置。
6.根據權利要求4所述的薄膜電晶體陣列基板，其特徵是該螺旋狀源極與該螺旋狀漏極是以順時針方向旋轉而設置。
7.根據權利要求4所述的薄膜電晶體陣列基板，其特徵是該柵極與該掃描線是同一金屬層。
8.根據權利要求4所述的薄膜電晶體陣列基板，其特徵是該螺旋狀源極與上述這些數據線其中的一個電連接。
9.根據權利要求4所述的薄膜電晶體陣列基板，其特徵是該螺旋狀漏極與上述這些像素電極其中的一個電連接。
全文摘要
一種薄膜電晶體，其包括柵極、柵絕緣層、通道層、螺旋狀源極以及螺旋狀漏極。柵絕緣層覆蓋柵極。通道層設置於柵極上方的柵絕緣層上。螺旋狀源極設置於柵極上方的通道層上，螺旋狀漏極設置於柵極上方的通道層上，且螺旋狀源極與螺旋狀漏極是以相互繞旋的狀態而設置。通過螺旋狀源極與螺旋狀漏極的設計，能夠提高通道W/L比，且能降低柵極－漏極寄生電容C
文檔編號H01L27/12GK101030603SQ200610057880
公開日2007年9月5日 申請日期2006年3月3日 優先權日2006年3月3日
發明者塗志中 申請人:中華映管股份有限公司