Arinc429總線信號編解碼電路的製作方法
2023-12-09 19:41:31 2
專利名稱：Arinc429總線信號編解碼電路的製作方法
技術領域：
本實用新型屬於電子技術類，應用於航空電子技術領域，是一種針對ARINC429總 線信號的硬體編解碼電路。
背景技術：
ARINC^9通訊技術廣泛應用於各種航空機載設備上，是一種常用的數據通訊總 線。目前實現ARINC4^通訊一般採用現有的ARINC4^接口、協議處理晶片配合微處 理器來實現。如一種現有ARINC4^通訊技術由「HS3282+HS3182」晶片組合實現2路接收 1路發送，TS68C429A實現8路接收3路發送。然而這種ARINC4^通訊需要的電路多，印製 板佔用面積大，難以滿足多通道、小型化的要求，而且這兩種方式的數據處理依賴處理器， 會大量佔用處理器的時間，效率較低。
發明內容本實用新型目的為了解決現有技術難以實現小型化多通道的問題，本實用新型 提供了一種在較小的面積上實現多通道通訊的ARINC^9總線信號編解碼電路。本實用新型的技術方案一種ARINC429總線信號編解碼電路，其作為發送信號轉 換晶片的DEI1072晶片與FPGA相接，作為接收信號轉換晶片的DEI1046與FPGA相接，且共 用與FPGA相接的數據總線，其中，所述FPGA晶片內集成有編碼器、第一控制寄存器、並串轉 換器、數據緩衝器、解碼器、串並轉換器、第二控制寄存器，其中，編碼器與並串轉換器以及 數據緩衝順次相接，所述編碼器、並串轉換器以及數據緩衝器均與第一控制寄存器相連；所 述解碼器與串並轉換器以及數據緩衝器順次相接，同時，所述解碼器、串並轉換器以及數據 緩衝器均與第二控制寄存器相連，而且第一控制寄存器、第二控制寄存器以及數據緩衝器 均連接與一共同的數據總線後與處理器相接。其編碼電路中的並串轉換器連接有校驗模塊和地址計數模塊。其解碼電路中的串並轉換器連接有奇偶校驗模塊，所述奇偶校驗模塊經32位鎖 存模塊與標號解析模塊相連。本實用新型有益效果是本實用新型ARINC429總線信號編解碼電路在FPGA上實 現ARINC^9通訊。採用「DEI1046+FPGA」的晶片組合實現ARINC^9總線信號的接收解碼， 採用「DEI1072+FPGA」的晶片組合實現ARINC4^總線信號的編碼發送。通過硬體描述語言 實現單通道的收發功能，然後在FPGA上進行多通道例化來實現多通道ARINC4^通訊能力， 提高了集成度，減小了所佔印製板的面積，縮短了處理器的時間，提高了效率。
圖1是本實用新型ARINC429總線信號編解碼電路的結構框圖；圖2是本實用新型ARINC429總線信號解碼電路的原理框3[0011]圖3是本實用新型ARINC429總線信號編碼電路的原理框圖；其中，1-驅動器、2-編碼器、3-第一控制寄存器、4-並串轉換器、5-數據緩衝器、 6-處理器、7-解碼器、8-串並轉換器、9-第二控制寄存器、10-數據總線。
具體實施方式
下面通過具體實施方式
對本實用新型作進一步的詳細說明請參閱圖1，其是本實用新型ARINC429總線信號編解碼電路的結構框圖。本實用 新型ARINC4^總線信號編解碼電路採取的方案是在FPGA上實現ARINC4^通訊。通過硬體 描述語言實現單通道的收發功能，然後在FPGA上進行多通道例化來實現多通道ARINC429 通訊能力。該編解碼電路的編碼發送電路和解碼接收電路互相獨立，但共用數據地址總線。其中，所述FPGA晶片內集成有編碼器2、第一控制寄存器3、並串轉換器4、數據緩 衝器5、解碼器7、串並轉換器8、第二控制寄存器9。其中，發送電路經驅動器1與FPGA芯 片內的編碼器2相連，而編碼器2與並串轉換器4以及數據緩衝器5順次相接，同時，所述 編碼器2、並串轉換器4以及數據緩衝器5均與第一控制寄存器3相連。所述接收電路經驅 動器1與FPGA晶片內的解碼器7相連，而解碼器7與串並轉換器8以及數據緩衝器5順次 相接，同時，所述解碼器7、串並轉換器8以及數據緩衝器5均與第二控制寄存器9相連。而 且第一控制寄存器3、第二控制寄存器9以及數據緩衝器5均連接與一共同的數據總線10 後與處理器6相接。其中，所述的驅動器1用於實現ARINC4^總線信號與TTL電平之間的轉換。所述 的串行數據解碼器7用於將串行ARINC4^數據轉化成具有同步時鐘的串行數據流。所述 的編碼器2用於將要發送的串行數據按照雙相哈佛碼格式進行編碼發送。所述的並串數據 轉換器4和串並數據轉換器8分別用於將並行發送數據轉化成串行數據流，以及將接收到 的串行數據轉換成並行數據。所述的數據緩衝器用於將數據打包存放，便於減少外部處理 器的訪問頻率。請同時參閱圖2，其是本實用新型ARINC429總線信號解碼電路的原理框圖。本實 施方式採用「DEI1046+FPGA」的晶片組合實現ARINC^9總線信號的接收解碼。在硬體實施 時，使用DEI1046作為8通道的ARINC4^接收信號轉換晶片。所述DEI1046發出的信號由 FPGA晶片內的解碼器7進行位解碼，然後由串並轉換器8進行串並轉換，然後一路進行超時 處理，另一路由校驗模塊進行奇偶校驗，32位鎖存和標號解析模塊進行解析後連接於數據 總線10。解碼接收電路的工作流程是剛開始通訊時，依據設定的波特率對接收到的數據 進行解碼。然後到串並轉換電路完成串行數據到並行數據的轉換，然後根據數據進行奇偶 校驗、標號解析工作，解碼後的並行數據寫入其標號所對應的數據緩衝器。在接收數據時， 數據在數據緩衝區中存放的相對地址與數據標號相同。請參閱附圖3，其是所示為ARINC429總線信號編碼電路發送模塊的原理框圖。本 實施方式採用「DEI1072+FPGA」的晶片組合實現ARINC4^總線信號的編碼發送。在硬體實 施時，使用DEI1072作為1個通道的高低速可控制的ARINC4^發送信號轉換晶片。數據總 線10的數據經32位鎖存和校驗模塊的奇偶校驗，並串轉換器4的並串轉換後再經編碼器 2的位編碼，然後傳輸至DEI1072，由其發送，其間根據讀取數據長度對數據進行地址計數。[0020] 所述編碼電路發送模塊的工作流程是取數據地址指針按照設置好的發送數據長 度定時累加，從數據緩衝器(雙埠 ram)對應的地址裡取出數據，由並串轉換器按照設定 的波特率轉成串行數據，然後通過編碼電路處理成符合ARINC^9總線要求的信號，最後由 驅動器轉換成符合ARINC^9總線電平特徵要求的信號發送。校驗位在取數據時由校驗生 成電路產生，且在發送數據時，根據設定的發送長度來發送一定量的數據。 本實用新型將DEI1046晶片和DEI1072晶片的數字接口與Xi 1 inx公司的Virtex4 系列的FPGA的IO 口連接。外部時鐘選用通過FPGA內部的硬體邏輯分頻到IMHz的時鐘。在ISE軟體界面中，使用VHDL語言分別描述發送編碼部分和接收解碼部分，並根 據硬體上的發送和接收的通道數進行例化。其中，例化是FPGA的一種使用方式，通過在 FPGA內複製同種功能單元來實現更多通道的處理能力。發送/接收控制器採用有限狀態機 來實現，外部數據接口使用FPGA中的Block ram構成的雙埠 ram來實現。綜上所述本實用新型ARINC4^總線通訊協議電路不僅實現了 ARINC4^總線信號 與並行數位訊號的轉換，且無需使用專門的協議晶片，便於多通道集成，能夠有效節約印製 板面積。在Virtex4的LX60中，可以例化高達51路接收解碼電路和5路編碼發送電路，其 佔用印製板面積不到「HS3282+HS3182」晶片組合的1/8，且大容量緩衝區(512X32bit)的 使用，使外部處理器的數據處理負擔大為減輕，從而有效實現小型化、多通道。
權利要求1.一種ARINC429總線信號編解碼電路，其特徵在於作為發送信號轉換晶片的 DEI1072晶片與FPGA相接，作為接收信號轉換晶片的DEI1046與FPGA相接，且共用與FPGA 相接的數據總線，其中，所述FPGA晶片內集成有編碼器、第一控制寄存器、並串轉換器、數 據緩衝器、解碼器、串並轉換器、第二控制寄存器，其中，編碼器與並串轉換器以及數據緩衝 器順次相接，同時，所述編碼器、並串轉換器以及數據緩衝器均與第一控制寄存器相連；所 述解碼器與串並轉換器以及數據緩衝器順次相接，同時，所述解碼器、串並轉換器以及數據 緩衝器均與第二控制寄存器相連，而且第一控制寄存器、第二控制寄存器以及數據緩衝器 均連接與一共同的數據總線後與處理器相接。
2.根據權利要求1所述的ARINC4^總線信號編解碼電路，其特徵在於其編碼電路中 的並串轉換器連接有奇偶校驗模塊和地址計數模塊。
3.根據權利要求1或2所述的ARINC4^總線信號編解碼電路，其特徵在於其解碼電 路中的串並轉換器連接有奇偶校驗模塊，所述奇偶校驗模塊經32位鎖存模塊與標號解析 模塊相連。
專利摘要本實用新型涉及一種ARINC429總線信號的編解碼電路。本實用新型ARINC429總線信號編解碼電路在FPGA上實現ARINC429通訊。採用「DEI1046+FPGA」的晶片組合實現ARINC429總線信號的接收解碼，採用「DEI1072+FPGA」的晶片組合實現ARINC429總線信號的編碼發送。通過硬體描述語言實現單通道的收發功能，然後在FPGA上進行多通道例化來實現多通道ARINC429通訊能力。本實用新型ARINC429總線通訊協議電路不僅實現了ARINC429總線信號與並行數位訊號的轉換，且無需使用專門的協議晶片，便於多通道集成，能夠有效節約印製板面積。
文檔編號H04L1/00GK201869205SQ201020619820
公開日2011年6月15日 申請日期2010年11月19日 優先權日2010年11月19日
發明者楊啟勤, 田軍 申請人:陝西千山航空電子有限責任公司