一種高線性頻率調節範圍的cmos壓控振蕩器的製造方法

2023-12-05 15:05:06 2

一種高線性頻率調節範圍的cmos壓控振蕩器的製造方法
【專利摘要】本發明提供了一種高線性頻率調節範圍的CMOS壓控振蕩器，包括互補交叉耦合電晶體差分對和LC並聯諧振迴路；所述LC並聯諧振迴路的兩端分別與互補交叉耦合電晶體差分對的差分輸出端VOUT+、差分輸出端VOUT-連接；本發明提出了一種新的可變電容結構，其中包括三對並聯連接的增強型PMOS可變電容管和兩個電壓轉換器，該電壓轉換器除產生初始的控制電壓VC外，還產生兩個額外的控制電壓VC-low和VC-high，這三個電壓分別用於控制三對增強型PMOS管，該結構在很大程度上提高了可變電容的C-V特性，同時對頻率調節範圍的線性度影響不大。
【專利說明】—種高線性頻率調節範圍的CMOS壓控振蕩器

【技術領域】
[0001]本發明涉及電學領域，具體涉及一種高線性頻率調節範圍的CMOS壓控振蕩器。

【背景技術】
[0002]壓控振蕩器是射頻收發系統比較重要的一部分，而由於缺乏高Q質的可變電容，所以在CMOS工藝中，高頻調節範圍的線性度成為設計的一個挑戰。在CMOS工藝中有兩種類型的MOS變容二極體:一種為增強型可變電容(AMOS)，另一種為反型層可變電容(MOS)，這兩者都表現出高度非線性C-V特性，從而導致VCO的頻率調節範圍呈非線性。


【發明內容】

[0003]為解決上述技術問題，本發明提供了一種高線性頻率調節範圍的CMOS壓控振蕩器，該高線性頻率調節範圍的CMOS壓控振蕩器通過
[0004]本發明通過以下技術方案得以實現。
[0005]本發明提供的一種高線性頻率調節範圍的CMOS壓控振蕩器，包括互補交叉耦合電晶體差分對和LC並聯諧振迴路；所述LC並聯諧振迴路的兩端分別與互補交叉耦合電晶體差分對的差分輸出端V0UT+、差分輸出端VOUT-連接。
[0006]所述互補交叉耦合電晶體差分對包括一組PMOS電晶體差分對和一組NMOS電晶體差分對，所述PMOS電晶體差分對包括PMOS電晶體M7和PMOS電晶體M8，所述NMOS電晶體差分對包括NMOS電晶體M5和NMOS電晶體M6 ;所述PMOS電晶體M7的源級和PMOS電晶體M8的源級均與電源VDD端連接，所述PMOS電晶體M7的柵極與PMOS電晶體M8的漏極連接，所述PMOS電晶體M7的漏極與PMOS電晶體M8的柵極連接；所述NMOS電晶體M5的源級和NMOS電晶體M6的源級均與電源地VSS端連接，所述NMOS電晶體M5的柵極和NMOS電晶體M6的漏極連接，所述NMOS電晶體M5的漏極和NMOS電晶體M6的柵極連接。
[0007]所述LC並聯諧振迴路由電感LO和可變電容並聯構成。
[0008]所述可變電容包括PMOS可變電容電晶體和電壓轉換電路，所述電壓轉換電路的電壓輸出端與PMOS可變電容管的控制電壓輸入端連接。
[0009]所述電壓轉換電路包括NMOS電晶體Mn、PMOS電晶體Mp、電阻Rn和電阻Rp，所述NMOS電晶體Mn的漏極與電源VDD端連接，柵極與控制電壓VC端連接，源級經電阻Rn與電源地VSS端連接，且所述NMOS電晶體Mn的源級與電阻Rn之間設置有控制電壓VC-1ow輸出端；所述PMOS電晶體Mp的漏極與電源地VSS端連接，柵極與控制電壓VC端連接，源級經電阻Rp與電源VDD端連接，且所述PMOS電晶體Mp的源級與電阻Rp之間設置有控制電壓VC-high輸出端。
[0010]所述PMOS可變電容電晶體包括第一組PMOS可變電容電晶體Mla和Mlb、第二組PMOS可變電容電晶體M2a和M2b、第三組PMOS可變電容電晶體M3a和M3b，所述PMOS可變電容電晶體Mla、M2a和M3a的柵極均與差分輸出端VOUT+連接，PMOS可變電容電晶體Mlb、M2b和M3b的柵極均與差分輸出端VOUT-連接；所述第一組PMOS可變電容電晶體Mla和Mlb的源級相連且與控制電壓VC-1ow輸出端連接，所述第二組PMOS可變電容電晶體M2a和M2b的源級相連且與控制電壓VC端連接，所述第三組PMOS可變電容電晶體M3a和M3b的源級相連且與控制電壓VC-high輸出端連接；所述PMOS可變電容電晶體Mla、Mlb、M2a、M2b、M3a和M3b的源級和漏極均與電源地VSS端連接。
[0011]本發明的有益效果在於:提出了一種新的可變電容結構，其中包括三對並聯連接的增強型PMOS可變電容管和兩個電壓轉換器，該電壓轉換器除產生初始的控制電壓VC外，還產生兩個額外的控制電壓VC_low和VC_high，這三個電壓分別用於控制三對增強型PMOS管，該結構在很大程度上提高了可變電容的C-V特性，同時對頻率調節範圍的線性度影響不大。

【專利附圖】

【附圖說明】
[0012]圖1是本發明的電路圖；
[0013]圖2是本發明的電壓轉換電路圖；
[0014]圖3是本發明中可變電容的C-V特性曲線；
[0015]圖4是圖1的頻率調節仿真圖；
[0016]圖5是圖1的相位噪聲仿真圖。

【具體實施方式】
[0017]下面進一步描述本發明的技術方案，但要求保護的範圍並不局限於所述。
[0018]如圖1所示的一種高線性頻率調節範圍的CMOS壓控振蕩器，包括互補交叉耦合電晶體差分對和LC並聯諧振迴路；所述LC並聯諧振迴路的兩端分別與互補交叉耦合電晶體差分對的差分輸出端V0UT+、差分輸出端VOUT-連接。
[0019]所述互補交叉耦合電晶體差分對包括一組PMOS電晶體差分對和一組NMOS電晶體差分對，所述PMOS電晶體差分對包括PMOS電晶體M7和PMOS電晶體M8，所述NMOS電晶體差分對包括NMOS電晶體M5和NMOS電晶體M6 ;所述PMOS電晶體M7的源級和PMOS電晶體M8的源級均與電源VDD端連接，所述PMOS電晶體M7的柵極與PMOS電晶體M8的漏極連接，所述PMOS電晶體M7的漏極與PMOS電晶體M8的柵極連接；所述NMOS電晶體M5的源級和NMOS電晶體M6的源級均與電源地VSS端連接，所述NMOS電晶體M5的柵極和NMOS電晶體M6的漏極連接，所述NMOS電晶體M5的漏極和NMOS電晶體M6的柵極連接。
[0020]所述LC並聯諧振迴路由電感LO和可變電容並聯構成。
[0021]所述可變電容包括PMOS可變電容電晶體和電壓轉換電路，所述電壓轉換電路的電壓輸出端與PMOS可變電容管的控制電壓輸入端連接。
[0022]如圖2所示，電壓轉換電路包括NMOS電晶體Mn、PMOS電晶體Mp、電阻Rn和電阻Rp,所述NMOS電晶體Mn的漏極與電源VDD端連接，柵極與控制電壓VC端連接，源級經電阻Rn與電源地VSS端連接，且所述NMOS電晶體Mn的源級與電阻Rn之間設置有控制電壓VC-1ow輸出端；所述PMOS電晶體Mp的漏極與電源地VSS端連接，柵極與控制電壓VC端連接，源級經電阻Rp與電源VDD端連接，且所述PMOS電晶體Mp的源級與電阻Rp之間設置有控制電壓VC-high輸出端。
[0023]所述PMOS可變電容電晶體包括第一組PMOS可變電容電晶體Mla和Mlb、第二組PMOS可變電容電晶體M2a和M2b、第三組PMOS可變電容電晶體M3a和M3b，所述PMOS可變電容電晶體Mla、M2a和M3a的柵極均與差分輸出端VOUT+連接，PMOS可變電容電晶體Mlb、M2b和M3b的柵極均與差分輸出端VOUT-連接；所述第一組PMOS可變電容電晶體Mla和Mlb的源級相連且與控制電壓VC-1ow輸出端連接，所述第二組PMOS可變電容電晶體M2a和M2b的源級相連且與控制電壓VC端連接，所述第三組PMOS可變電容電晶體M3a和M3b的源級相連且與控制電壓VC-high輸出端連接；所述PMOS可變電容電晶體Mla、Mlb、M2a、M2b、M3a和M3b的源級和漏極均與電源地VSS端連接。
[0024]第一組PMOS可變電容電晶體Mla和Mlb、第二組PMOS可變電容電晶體M2a和M2b、第三組PMOS可變電容電晶體M3a和M3b分別由對應的控制電壓VC_low，控制電壓VC和控制電壓VC_high三個電壓控制。其中控制電壓VC_low和控制電壓VC_high兩個電壓由VC通過電壓轉換電路得到。
[0025]本發明中的可變電容的C-V特性曲線如圖3所示，其中虛線為全部MOS可變電容管都由VC電壓控制，即沒有採用電壓轉換時的C-V特性曲線，實線為採用電壓轉換時的C-V特性曲線。
[0026]該電路基於0.35 μ mCMOS工藝進行仿真，為了驗證本發明提出的採用電壓轉換器的可變電容結構的線性度得到了提高，我們同時仿真了未採用電壓轉換器的vco(即所有變容管由VC電壓控制)，從而將兩者仿真結果進行對比。如圖4所示的仿真圖為頻率調節仿真曲線，其中實線為採用了電壓轉換器的仿真結果，虛線為沒有採用電壓轉換器的仿真結果，從圖中我們可以看出，實線的頻率調節線性度改善了很多。當控制電壓VC從OV變化到3.3V時，頻率從1.68GHz變化到2.35GHz，因此頻率調節範圍大約為33.25%，滿足設計要求。
[0027]相位噪聲基於頻率為2GHz時進行仿真，仿真結果如圖5所示，其中實線為採用了電壓轉換器的仿真結果，虛線為沒有採用電壓轉換器的仿真結果，由圖可知，採用了電壓轉換器的相位噪聲的仿真結果優於沒有採用電壓轉換器的仿真結果。
【權利要求】
1.一種高線性頻率調節範圍的CMOS壓控振蕩器，包括互補交叉耦合電晶體差分對和LC並聯諧振迴路，其特徵在於:所述LC並聯諧振迴路的兩端分別與互補交叉耦合電晶體差分對的差分輸出端V0UT+、差分輸出端VOUT-連接。
2.如權利要求1所述的高線性頻率調節範圍的CMOS壓控振蕩器，其特徵在於:所述互補交叉耦合電晶體差分對包括一組PMOS電晶體差分對和一組NMOS電晶體差分對，所述PMOS電晶體差分對包括PMOS電晶體M7和PMOS電晶體M8，所述NMOS電晶體差分對包括NMOS電晶體M5和NMOS電晶體M6 ;所述PMOS電晶體M7的源級和PMOS電晶體M8的源級均與電源VDD端連接，所述PMOS電晶體M7的柵極與PMOS電晶體M8的漏極連接，所述PMOS電晶體M7的漏極與PMOS電晶體M8的柵極連接；所述NMOS電晶體M5的源級和NMOS電晶體M6的源級均與電源地VSS端連接，所述NMOS電晶體M5的柵極和NMOS電晶體M6的漏極連接，所述NMOS電晶體M5的漏極和NMOS電晶體M6的柵極連接。
3.如權利要求1所述的高線性頻率調節範圍的CMOS壓控振蕩器，其特徵在於:所述LC並聯諧振迴路由電感LO和可變電容並聯構成。
4.如權利要求3所述的高線性頻率調節範圍的CMOS壓控振蕩器，其特徵在於:所述可變電容包括PMOS可變電容電晶體和電壓轉換電路，所述電壓轉換電路的電壓輸出端與PMOS可變電容管的控制電壓輸入端連接。
5.如權利要求4所述的高線性頻率調節範圍的CMOS壓控振蕩器，其特徵在於:所述電壓轉換電路包括NMOS電晶體Mn、PMOS電晶體Mp、電阻Rn和電阻Rp，所述NMOS電晶體Mn的漏極與電源VDD端連接，柵極與控制電壓VC端連接，源級經電阻Rn與電源地VSS端連接，且所述NMOS電晶體Mn的源級與電阻Rn之間設置有控制電壓VC-1ow輸出端；所述PMOS電晶體Mp的漏極與電源地VSS端連接，柵極與控制電壓VC端連接，源級經電阻Rp與電源VDD端連接，且所述PMOS電晶體Mp的源級與電阻Rp之間設置有控制電壓VC-high輸出端。
6.如權利要求4所述的高線性頻率調節範圍的CMOS壓控振蕩器，其特徵在於:所述PMOS可變電容電晶體包括第一組PMOS可變電容電晶體Mla和Mlb、第二組PMOS可變電容電晶體M2a和M2b、第三組PMOS可變電容電晶體M3a和M3b，所述PMOS可變電容電晶體Mia、M2a和M3a的柵極均與差分輸出端VOUT+連接，PMOS可變電容電晶體Mlb、M2b和M3b的柵極均與差分輸出端VOUT-連接；所述第一組PMOS可變電容電晶體Mla和Mlb的源級相連且與控制電壓VC-1ow輸出端連接，所述第二組PMOS可變電容電晶體M2a和M2b的源級相連且與控制電壓VC端連接，所述第三組PMOS可變電容電晶體M3a和M3b的源級相連且與控制電壓VC-high輸出端連接；所述PMOS可變電容電晶體Mla、Mlb、M2a、M2b、M3a和M3b的源級和漏極均與電源地VSS端連接。
【文檔編號】H03L7/099GK104333379SQ201410617888
【公開日】2015年2月4日 申請日期:2014年11月5日 優先權日:2014年11月5日
【發明者】楊潔, 彭僑, 鄒江 申請人:遵義師範學院