具有不同厚度的絕緣層和傳導電極的電子器件及形成方法

2023-11-07 13:40:27 4

專利名稱：具有不同厚度的絕緣層和傳導電極的電子器件及形成方法
技術領域：
本公開內容涉及電子器件和形成電子器件的方法，且更具體地說，涉及包括具有
不同厚度的絕緣層和傳導電極的電子器件以及形成該電子器件的方法。
背景技術：
金屬氧化物半導體場效應電晶體(M0SFET)是一種常見類型的功率轉換器件。 MOSFET包括源極區、漏極區、在源極區和漏極區之間延伸的溝道區以及鄰近溝道區設置的 柵極結構(gatestructure)。柵極結構包括鄰近溝道區設置並通過薄電介質層與溝道區間 隔開的柵電極層。 當MOSFET處於導通狀態時，電壓施加到柵極結構以在源極區和漏極區之間形成 導電溝道區，這允許電流流過此器件。在閉合狀態，施加到柵極結構的任何電壓都足夠低以 至於導電溝道無法形成，並且因此電流無法發生。在閉合狀態期間，此器件必須支持在源極 區和漏極區之間的高電壓。 在優化MOSFET的性能時，設計者經常面臨對器件參數性能的權衡。明確地說，可 利用的器件結構或製作方法的選擇可提高一個器件參數，但同時，這樣的選擇可能會降低 一個或多個其他器件參數。例如，提高MOSFET的電阻(RDS。N)的可利用的結構和方法可降低 擊穿電壓(BVDSS)，並增加MOSFET內的區之間的寄生電容。


通過舉例闡釋了各實施方式，且各實施方式並不受限於附圖。 圖l包括工件的一部分的截面圖的圖示，工件包括下面摻雜區(underlying doped region)、半導體層、墊層(pad layer)禾口停止層(stopping layer)。 圖2包括圖1的工件在形成延伸穿過半導體層至下面摻雜區的槽之後的截面圖的 圖示。 圖3包括圖2的工件在形成基本填充槽的傳導層之後的截面圖的圖示。 圖4包括圖3的工件在去除位於槽外部的一部分傳導層之後，且在形成側壁摻雜
區之後的截面圖的圖示。 圖5包括圖4的工件在去除停止層之後的截面圖的圖示。 圖6包括圖5的工件在形成具有不同區的絕緣層之後的截面圖的圖示。 圖7A-10包括根據不同實施方式的圖6工件的在絕緣層內的區之間的過渡處具有
不同形狀的部分的截面圖的圖示。 圖11包括圖6的工件在形成位於絕緣層上的傳導層之後的截面圖的圖示。
圖12包括圖11的工件在形成位於傳導層上的多個層之後的截面圖的圖示。
圖13包括圖12的工件在形成延伸穿過多個層的開口之後的截面圖的圖示。
圖14包括圖13的工件在形成絕緣側壁間隔物(sidewall spacer)之後的截面圖 的圖示。
圖15包括圖14的工件在形成位於工件的暴露表面之上的傳導層，並形成在半導 體層內的阱區之後的截面圖的圖示。 圖16包括圖15的工件在形成傳導層的位於工件的暴露表面之上的剩餘部分之後 的截面圖的圖示。 圖17包括圖16的工件在形成柵電極之後的截面圖的圖示。 圖18包括圖17的工件在去除最上面絕緣層，截去絕緣側壁間隔物，且用傳導填充 材料填充柵電極和傳導層之間的間隙之後的截面圖的圖示。 圖19包括圖18的工件在形成穿過夾層電介質層(interleveldielectric layer) 和源極區的開口之後，且在形成阱接觸區之後的截面圖的圖示。 圖20包括圖19的工件在形成根據本發明實施方式的基本完整的電子器件之後的 截面圖的圖示。 技術人員應理解，附圖中的各元件被簡明且清晰地表示，且未必按比例繪製。例 如，圖中的一些元件的尺寸可能相對於其他元件被誇大，以有助於改善對本發明實施方式 的理解。
具體實施例方式
提供了下面結合附圖的描述以有助於理解此處公開的教導內容。下面的討論將著 重於教導內容的具體實施和各實施方式。提供了此著重點以有助於描述教導內容，且該著 重點並不應該被解釋成限制了教導內容的範圍或適用性。然而，其他教導內容當然可以被 利用在本應用中。 術語"正常工作"和"正常工作狀態"指電子元件或器件設計為工作下的條件。條 件可從數據單表或其他關於電壓、電流、電容、電阻或其他電條件得到。因此，正常工作不包 括在超出其設計限度之外來操作電子元件或器件。 術語"包括(comprises)'，、"包括(comprising)'，、"包括(includes)，，，"包括 (including)"、"具有(has)"、"具有(having)"，或其任何其他變化形式都預期覆蓋非唯 一的包括。例如，包括一列特徵的方法、物品或裝置不一定只限制到這些特徵，而是可以 包括未明確列出的其他特徵或這種方法、物品或裝置所固有的其他特徵。進一步，除非 明確做出相反的表示，否則"或"指的是包括型的或(inclusive-or)，而不是排除型的或 (exclusive-or)。例如，條件A或條件B滿足下述條件中的任何一個A是真實的(或存在 的)而B是虛假的(或不存在的)，A是虛假的(或不存在的)而B是真實的(或存在的)， 以及A和B都是真實的(或存在的)。 而且，使用"一個(a)"或"一個(an)"被用於描述此處描述的各元件和各部件。 這樣做僅僅是為了簡便且給出了本發明的一般意義上的範圍。此描述應該被解讀為包括一 個或至少一個，且單數還包括複數，或者反之亦然，除非以其他方式清楚表明。例如，當在此 處描述單個項時，多於一個的項可以被用於替代單個項。類似地，當此處描述多於一個的項 時，單個項可以替換該多於一個的項。 相應於元素周期表內的列的族號使用"新標記法"協議，如CRCHandbook of Chemistry and Physics,81st Edition(2000-2001))中見到的。 除非另外做出界定，否則此處使用的所有的技術術語和科學術語與本發明所屬領
5域的技術人員的通常理解是相同的意思。材料、方法和實施例僅僅是示例性的且不期望是 限制性的。就此處未描述的程度，有關特定材料和方法過程的許多細節是常規的，且可以見 於半導體領域和電子領域的教科書和其他來源。 圖1包括工件100的一部分的截面圖的圖示。工件100包括下面摻雜區102，該 摻雜區102是輕摻雜的或重摻雜的，n-型或p-型。基於此說明書的目的，重摻雜的預期意 指至少1019原子/cm3的峰值摻雜劑濃度，而輕摻雜的預期意指小於1019原子/cm3的峰值摻 雜劑濃度。下面摻雜區102可以是重摻雜襯底的一部分(例如重n-型摻雜片)，或可以是 覆蓋在相反傳導類型的襯底上或覆蓋位於襯底和包埋摻雜區(buried doped region)之間 的包埋絕緣層(無圖示)上的包埋摻雜區。在具體的實施方式中，下面摻雜區102可以包 括覆蓋在重摻雜的部分上的輕摻雜的部分，例如當覆蓋的半導體層104具有相反的傳導類 型時，以有助於提高接面擊穿電壓(junction breakdownvoltage)。在實施方式中，下面摻 雜區102是用n-型摻雜劑重摻雜的，n-型摻雜劑諸如磷、砷、銻或其任意組合。在具體的 實施方式中，如果下面摻雜區102的擴散要保持為低，則下面摻雜區102包括砷或銻，且在 具體的實施方式中，下面摻雜區102包括銻，以降低半導體層104的形成過程中的除氣程度 (與砷相比)。 在圖1圖示的實施方式中，半導體層104覆蓋在下面摻雜區102上。半導體層104 具有主表面105。半導體層104可以包括第14族元素(即碳、矽、鍺或其任意組合)和關 於下面摻雜區102描述的任意摻雜劑或相反傳導類型的摻雜劑。在實施方式中，半導體層 104是輕摻雜的n-型或p-型外延矽層，其具有約0. 5微米到約5. 0微米的厚度範圍，且摻 雜濃度不大於約1016原子/cm3，且在另一實施方式中，摻雜濃度最少約1014原子/cm3。
墊層106和停止層108 (例如拋光停止層或刻蝕停止層)使用熱生長技術、沉積技 術或其組合形成在半導體層104上。墊層106和停止層108中的每個可包括氧化物、氮化 物、氧氮化合物或其任意組合。在實施方式中，墊層106與停止層108相比有不同的組成。 在具體實施方式
中，墊層106包括氧化物，而停止層108包括氮化物。 參考圖2，去除了半導體層104、墊層106和停止層108的部分以形成槽，如槽202， 槽從半導體層106的主表面105朝下面摻雜區102延伸。槽202可以是圖2所示的具有不 同部分的單槽，或槽202可包括多個不同的槽。槽202的寬度不是很寬，以至於隨後形成的 傳導層不能夠填充槽202。在具體的實施方式中，每個槽202的寬度至少約0. 3微米或約 0. 5微米，且在另一具體實施方式
中，每個槽202的寬度不大於約4微米或約2微米。在閱 讀了此說明書後，技術人員將理解，可以採用所述的特定尺寸之外的較窄或較寬的寬度。槽 202可以延伸至下面摻雜區102 ;然而，如果需要或期望的話，槽202可以淺一些。
採用各向異性蝕刻形成槽。在實施方式中，可以進行定時蝕刻，而在另一實施方式 中，可以採用終點檢測(如，檢測下面摻雜區102中的摻雜劑種類，諸如砷或銻)和定時過 蝕刻的組合。 如果需要或者期望的話，可以沿槽202的側壁204將摻雜劑引入半導體層104的 一部分中，以形成重摻雜的側壁摻雜區(未在圖2中圖示)。可使用傾斜角度注入技術、摻 雜劑氣體或固體摻雜源。 如圖3所示，傳導層302形成在停止層108上和槽202內。傳導層302基本上充 滿了槽202。傳導層302可包括包含金屬或包含半導體的材料。在實施方式中，傳導層302可包括重摻雜半導體材料，例如非晶矽或多晶矽。在另一實施方式中，傳導層302包括多 個膜，例如黏合膜、屏障膜和傳導填充材料。在具體的實施方式中，黏合膜可以包括耐高溫 金屬，諸如鈦、鉭或類似物；屏障膜可以包括耐高溫金屬氮化物，諸如氮化鈦、氮化鉭或類似 物，或耐高溫金屬半導體氮化物，諸如TaSiN ;而傳導填充材料可以包括鎢。在更具體的實 施方式中，傳導層302可以包括Ti/TiN/W。根據電性能、隨後的熱循環的溫度、其他標準或 其任意組合來選擇膜的數目和那些膜的組成。耐高溫金屬和包含耐高溫金屬的化合物可以 經受住高溫(如，這些材料的熔點可以是至少1400°C )，可以被保形沉積，且具有比重摻雜 的n-型矽低的體電阻率。在閱讀了此說明書後，技術人員將能夠確定傳導層302的組成以 滿足他們用於特定應用的需求或期望。 去除了傳導層302的覆蓋停止層108的那一部分，以在槽內形成傳導結構，例如槽 202內的傳導結構402，如圖4的實施方式所示。可以採用化學機械拋光或者覆蓋蝕刻技術 (blanket etchingtechnique)來進行去除。停止層108可以用作拋光停止層或者蝕刻停止 層。在停止層108達到以有關傳導層302的厚度、拋光或蝕刻操作或其任意組合來引起非 均勻地橫跨工件之後，可以繼續進行拋光或蝕刻一段相對短的時間。 形成傳導結構之前、過程中或之後，側壁摻雜區，例如側壁摻雜區404可由半導體 層104的部分形成，並從側壁204延伸。可在前面描述的摻雜操作中引入摻雜劑，並且當形 成傳導層302時摻雜劑變得被激活。可選地，當傳導層302包括摻雜半導體材料時，摻雜劑 可從傳導結構402擴散或從傳導層302擴散(在完全形成傳導結構402之前)。
在圖5中，去除了停止層108，且摻雜了半導體層104的緊鄰主表面105和側壁摻 雜區，例如側壁摻雜區404的部分，以形成表面摻雜區，例如表面摻雜區504，其與下面摻雜 區102間隔開。表面摻雜區504具有與側壁摻雜區404和下面摻雜區102相同的傳導類型。 表面摻雜區504具有範圍約為0. l微米至約0.5微米的深度。橫向尺寸(從傳導結構402) 可取決於所形成的功率電晶體的源極和漏極之間的電壓差。當電晶體的源極和漏極之間的 電壓差增加時，橫向尺寸可能也增加。在實施方式中，電壓差大於約20V，且在另一實施方 式中，電壓差不大於30V、50V或更大。從傳導結構402延伸的橫向尺寸可在約0. 2微米至 約3. 0微米的範圍內。在具體實施方式
中，橫向尺寸在約0. 5微米至約2. 0微米的範圍內。 水平定向摻雜區內的峰值摻雜濃度可在約2 X 1017原子/cm3至約2 X 1018原子/cm3的範圍， 且在具體實施方式
中，在約4X 1017原子/cm3至約7 X 1017原子/cm3的範圍。墊層106在形 成表面摻雜區504之後仍留在半導體層104之上，或者在形成表面摻雜區504之後去除。
在傳導結構402和墊層106上形成了絕緣層62，如圖6所示。絕緣層62包括具有 不同厚度的至少兩個不同區。實際上，絕緣層62具有臺階構型，其重要性稍後在本說明書 中描述。在圖6所示的實施方式中，絕緣層62包括區622、624和626。區622覆蓋在表面 摻雜區504上，且更靠近隨後形成的柵電極、溝道區和源極區。絕緣層62在區622內的厚 度比在區626內的厚度更薄。絕緣層62在區624內的厚度可與在區622或626內的厚度 相同，或者可具有在區622和區626的厚度之間的厚度。 在實施方式中，絕緣層62在區622內的厚度為至少約0. 02微米或至少約0. 05微 米，且在另一實施方式中，絕緣層62在區622內的厚度不大於約0. 2微米或不大於約0. 1微 米。區624覆蓋在表面摻雜區504上，並且可比區622更厚。在實施方式中，絕緣層62在 區624內的厚度為至少約0. 05微米或至少約0. 15微米，且在另一實施方式中，絕緣層62在區624內的厚度不大於約0. 5微米或不大於約0. 25微米。區626覆蓋在傳導結構402上 並且比區622更厚。區624和626可具有相同的厚度或不同的厚度。在實施方式中，絕緣 層62在區626內的厚度為至少約0. 15微米或至少約0. 25微米，且在另一實施方式中，絕 緣層62在區626內的厚度不大於約0. 8微米或不大於約0. 5微米。在具體實施方式
中，絕 緣層62在區622內的厚度在約0. 03微米至約0. 08微米的範圍內，絕緣層62在區624內 的厚度在約0. 13微米至約0. 2微米的範圍內，而絕緣層62在區626內的厚度在約0. 3微 米至約0.5微米的範圍內。 可通過不同的技術形成絕緣層62，並且當從截面視圖看時獲得不同的形狀。絕緣 層62可由單個絕緣膜或沉積在工件上的多個絕緣膜形成。單個絕緣膜或多個絕緣膜可包 括氧化物、氮化物、氧氮化合物或其組合。在具體實施方式
中，絕緣層62的特性對於更靠近 墊層106和傳導結構402的位置與更遠離墊層106和傳導結構402的位置相比較可分別不 同。在實施方式中，絕緣層62的組成可在沉積過程中或沉積之間改變。例如，氧化物膜可 更靠近摻雜區504和傳導結構402，而氮化物膜可沉積在氧化物膜上。在另一實施方式中， 可在沉積的後面部分中以增加的濃度結合摻雜劑，例如磷。在又一實施方式中，即使在絕緣 層62的整個厚度內組成基本相同，但是可通過改變沉積參數(例如射頻功率、壓力等)改 變膜內的應力。在進一步的實施方式中，可使用前述的組成。 圖7-10包括工件的部分的截面圖以展示絕緣層62的區之間的過渡的可能形狀。 圖7-10中的形狀和對應的技術僅示出了一些示範性的非限制性的形狀和技術。在閱讀此 說明書後，本領域普通技術人員將理解，可使用其它形狀和技術，而不偏離此處描述的概念 的範圍。 參考圖7A和圖7B，絕緣層62可包括可允許不同區中的不同厚度的多個絕緣膜。在 圖7B所示的實施方式中，墊層106可包括具有約50nm至約100nm的厚度範圍的氧化物，且 在具體實施方式
中，約60nm至約70nm的厚度範圍的氧化物。可將氮化物膜702和氧化物膜 704連續地沉積在墊層106和傳導結構402上。氮化物膜702可具有約30nm至約70nm的厚 度範圍，而氧化物膜704可具有約0. 2微米至約0. 5微米的厚度範圍。在具體實施方式
中， 可使用正矽酸乙酯(tetraethylorthosilicate)以足夠的階躍式覆蓋(st印coverage)來 形成氧化物膜704。 在沉積氮化物膜702和氧化物膜704之後，可形成抗蝕劑掩模72並使其形成圖案 以界定開口以暴露氧化物膜704的對應於區622的一部分，如圖7A所示。可對氧化物膜 704的暴露部分進行各向同性蝕刻，並底切抗蝕劑掩模72的一部分以從區624去除氧化物 膜704。在此具體實施方式
中，區624和626之間的過渡722具有凹形。在更具體的實施方 式中，在去除抗蝕劑掩模72之前，可通過在各向同性蝕刻形成過渡722之後各向異性蝕刻 來部分地或完全地去除絕緣層62在區622中的其餘部分連同墊層106。
之後，可如圖7B所示去除抗蝕劑掩模72，可使用熱生長技術、沉積技術或其組合 將額外的絕緣材料添加到層62。在具體實施方式
中，氧化物膜742可由摻雜區504內的矽 而熱生長到約20nm至約40nm的厚度範圍，且可在氧化物膜742、氮化物膜702和氧化物膜 704上沉積氮化物膜744。氮化物膜744可具有如前面關於氮化物膜702所述的厚度。氮 化物膜702和744可具有相同的厚度或不同的厚度。這些額外的過程行為能進一步實現絕 緣層62在區622和624之間的厚度的成形。在此具體實施方式
中，包括墊層106和膜702、
8704、742和744的絕緣層62在區622、624和626內具有不同厚度。更具體地說，與區626 相比，絕緣層62在區624內的厚度更靠近在區622內的厚度。在另一實施方式中(未顯 示)，過渡可為單個臺階。在此具體實施方式
中，可對氧化物膜進行各向異性蝕刻，直到去除 了氧化物膜在抗蝕劑掩模72的開口內的部分或全部厚度。在閱讀此說明書後，技術人員將 理解，可使用其它實施方式實現能適合於具體應用的臺階式電介質。 在圖8-10所示的實施方式中，絕緣層在區624和626內的厚度基本相同。在其它 實施方式中(未顯示)，絕緣層62在區624內的厚度可與在區622和624內的厚度不同。
圖8包括具有多個臺階以在區622和624之間的過渡822處產生臺階式結構的絕 緣層62的圖示。形成抗蝕劑掩模並使之形成圖案以界定開口。開口的初始形狀對應於過 渡822的最靠近區622的垂直表面。僅部分地穿過絕緣層62的厚度對絕緣層62進行蝕刻。 蝕刻的深度對應於最靠近區622的垂直表面。之後，對抗蝕劑掩模82進行各向同性蝕刻以 加寬開口。工藝步驟繼續交替進行絕緣層62的各向異性蝕刻和抗蝕劑掩模82的各向同性 蝕刻，以獲得過渡822在區622和624之間的需要的或期望的輪廓。可在過渡822中形成 或多或少的臺階，且可根據需要或期望調節臺階的垂直和線性尺寸的比率。
圖9包括在區622和624之間的過渡922處具有線性傾斜表面的絕緣層62的圖 示。形成抗蝕劑掩模並使之形成圖案以界定開口。開口的初始形狀對應於過渡922與絕緣 層62的在區622上延伸的水平部分相遇的位置。可在至少一個位置時刻(point time)的 過程中同時蝕刻絕緣層62和抗蝕劑掩模92。在圖9所示的實施方式中，在基本所有的蝕刻 操作過程中對絕緣層62和抗蝕劑掩模92進行蝕刻。可在絕緣層62內的下面絕緣膜(由 虛線示出)變得暴露時終止蝕刻。在另一實施方式中(未示出)，可如最先描述的形成抗蝕 劑掩模92，其中開口對應於過渡922與絕緣層62的水平部分相遇的位置。在各向異性蝕刻 通過絕緣層62的部分厚度之後，使用各向同性蝕刻劑來優選地蝕刻絕緣層62在更靠近抗 蝕劑掩模92的部分處的部分。例如，絕緣層62可包括當絕緣層62變得更厚或者通過改變 在沉積絕緣層62時的沉積條件而改變應力或其他物理特性時增加的摻雜濃度。使用不同 的特性可引起其它處理難題；但是，技術人員將理解處理難題的影響以及它們形成的危險 是否是可接受的或者可被減少或基本消除。 圖10包括在區622和624之間的過渡1022處具有拋物線形狀的絕緣層62的圖 示。可使用常規或專用的側壁間隔物形成技術來形成區622和624之間的過渡1022。
圖7-10包括區622和624之間的過渡的形狀的一些例子，而其它形狀也是可能 的。例如，不同技術的組合可形成所描述形狀的混合。可定製形狀以產生允許可接受的電 場和臺階式覆蓋的過渡(用於隨後形成的傳導層)。 通過在絕緣層62，包括區622、624和626上沉積傳導材料形成傳導層1104，如圖 11所示。絕緣層62在區626內的較厚部分允許在絕緣層62具有電介質擊穿之前在傳導層 1104和傳導結構402之間的較高電壓差。絕緣層62在區622內的較薄部分有助於保護隨 後形成的柵電極。傳導層1104的厚度在約0.05微米至約0.5微米的範圍內。傳導層1104 包括傳導材料，或可例如通過摻雜製成傳導的。傳導層1104可包括摻雜半導體材料(例如 重摻雜的非晶矽、多晶矽等等)、包含金屬的材料(耐高溫金屬、耐高溫金屬氮化物、耐高溫 金屬矽化物等)或其任意組合。在具體實施方式
中，傳導層1104為傳導電極層，用於形成 傳導電極。傳導層1104可在此時形成圖案以界定傳導電極，或可在處理流的稍後時間形成圖案。 在圖12的傳導層1104上形成了一組層。在實施方式中，可連續沉積絕緣層1206、 絕緣層1222、傳導層1224和絕緣層1226。絕緣層1206、 1222和1226中的每個可包括氧化 物、氮化物、氧氮化合物或其任意組合。 傳導層1224包括傳導材料或者可例如通過摻雜製成傳導的。傳導層1224可包括 任意材料，且可使用關於傳導層1104描述的任意技術形成。傳導層1104和1224可具有相 同的組成或不同的組成。傳導層1224的厚度範圍可為約0. l微米至0.9微米。在具體實 施方式中，傳導層1224為柵極信號層。傳導層1224可在此時形成圖案以界定柵極信號線， 或者可在處理流的稍後時間形成圖案。 在另一具體實施方式
中，絕緣層1206包括厚度在約0. 05微米到約0. 2微米的範 圍的氮化物。絕緣層1222和1226包括氧化物，絕緣層1222的厚度可在約0. 2微米到約 0. 9微米的範圍，而絕緣層1226的厚度可在約0. 05微米到約0. 2微米的範圍。在又一實施 方式中，絕緣層1226包括氮化物。可將減反射層結合到絕緣層或傳導層中的任一個內，或 者可分開使用減反射層(未顯示)。在另一實施方式中，可使用更多或更少的層，且此處描 述的厚度僅為示例性的，並且不意味著要限制本發明的範圍。 如圖13所示，開口，例如開口 1302形成通過層62、 1104、 1206、 1222、 1224和1226。 開口形成為使得表面摻雜區504的部分位於開口 1302之下。這部分允許表面摻雜區504 的部分位於隨後形成的柵電極的部分之下。絕緣側壁間隔物，例如絕緣側壁間隔物1402沿 開口，例如圖14的開口 1302的側面形成。絕緣側壁間隔物使傳導層1104與隨後形成的柵 電極電絕緣。絕緣隔側壁離物1402可包括氧化物、氮化物、氧氮化合物或其任意組合，並且 絕緣側壁間隔物1402的底部具有在約50nm至約200nm範圍內的寬度。
圖15包括工件的在形成柵極電介質層1502、傳導層1506和阱區1504之後的圖 示。通過蝕刻來去除墊層106，並且在半導體層104上形成柵極電介質層1502。在具體實施 方式中，柵極電介質層1502包括氧化物、氮化物、氧氮化合物或其任意組合，並具有約5nm 到約100nm的厚度範圍，且傳導層1506覆蓋在柵極電介質層1502上。傳導層1506可為隨 後形成的柵電極的一部分。傳導層1506當被沉積時可為傳導的，或者可以沉積為高電阻 層(例如，未摻雜的多晶矽)並隨後製成傳導的。傳導層1506可包括包含金屬的材料或包 含半導體的材料。傳導層1506的厚度選擇成使得從頂視圖看，傳導層1506的暴露在開口 1302內的大致垂直邊緣靠近表面摻雜區504的邊緣。在實施方式中，傳導層1506被沉積成 約0. 1微米至約0. 15微米的厚度。 形成傳導層1506之後，可摻雜半導體層104以形成阱區，例如圖15的阱區1504。 阱區1504的傳導類型與表面摻雜區504和下面摻雜區102的傳導類型相反。在實施方式 中，通過開口 1302、傳導層1506和柵極電介質層1502，將硼摻雜劑引入到半導體層104內， 以給阱區1504提供p型摻雜劑。在一個實施方式中，阱區1504的深度比隨後形成的源極區 的深度深，且在另一實施方式中，阱區1504的深度為至少約0. 5微米。在進一步的實施方 式中，阱區1504的深度不大於約2.0微米，而在又一實施方式中，阱區1504的深度不大於 約1. 5微米。通過舉例，可使用兩種或更多種離子注入來形成阱區1504。在具體的例子中， 使用約1. OX 10"原子/cm3的劑量進行每一種離子注入，且兩種注入具有約25KeV和50KeV 的能量。在另一實施方式中，在形成阱區時執行更多或更少的離子注入。可在不同的能量
10下使用不同的劑量，可使用更高或更少的劑量，更高或更低的能量，或者其組合，以滿足特 定應用的需要或期望。 如圖16所示，將額外的傳導材料沉積到傳導層1506上以便形成傳導層1606。柵 電極將由傳導層1606形成，並且因此，在圖示實施方式中，傳導層是柵極電介質層。傳導層 1606可包括先前關於傳導層1506描述的任一材料。與傳導層1506類似，額外的傳導材料 可在沉積時是傳導的，或可被沉積為高阻抗層(如，未摻雜的多晶矽)且隨後製成傳導的。 在傳導層1506和額外的傳導材料之間，它們可具有相同的組成或不同的組成。傳導層1606 的厚度，包括傳導層1506和額外的傳導材料，具有約0. 2微米到0. 5微米的厚度範圍。在具體實施方式
中，額外的傳導材料包括多晶矽，且可在沉積或隨後的摻雜過程中使用離子 注入或其他摻雜技術用n-型摻雜劑摻雜。 各向異性地蝕刻傳導層1606以形成柵電極，如圖17的柵電極1706。在圖示實施 方式中，柵電極1706沒有使用掩膜來形成，且具有側壁間隔物的形狀。進行柵電極1706的 蝕刻可執行為使得可暴露絕緣層1226和柵極電介質層1502。蝕刻可延伸以暴露絕緣側壁 間隔物1402的一部分。絕緣層(無圖示)可從柵電極1706熱生長，或可沉積在工件上方。 絕緣層的厚度可在約10nm到約30nm範圍內。 圖18包括工件的在形成傳導電極1862、柵極信號線1864、截平的絕緣側壁間隔物 1802、源極區1804以及柵極信號線1864和柵電極1706之間的傳導填充材料1806之後的 圖示。儘管為形成工件而執行的操作按具體順序描述，但是在閱讀此說明書後，技術人員將 理解，如果需要或者期望的話，順序可更改。另外，為完成圖18所示的實施方式的工件，可 使用掩膜或多個掩膜(無圖示)。 如果傳導層1104和1224尚未形成圖案，則他們可被形成圖案以形成傳導電極和 柵極信號線，如傳導電極1862和柵極信號線1864。傳導電極1862可用來幫助減少傳導結 構402和任一或多個柵極信號線1864、柵電極1706或柵極信號線1864和柵電極1706之間 的電容耦合。柵極信號線1864可用來提供從控制電子(無圖示)到柵電極1706的信號。
源極區，如源極區1804，可使用離子注入形成。源極區1804是重摻雜的，且與阱區 1504相比具有相反的傳導類型，而與表面摻雜區504和下面摻雜區102具有相同的傳導類 型。阱區1504的位於源極區1804和表面摻雜區504之間且在柵電極1706下的部分是用 於正在形成的功率電晶體的溝道區1822。 絕緣側壁間隔物1402可通過蝕刻側壁間隔物1402的上部分以去除絕緣側壁間隔 物1402的在傳導層1224(柵極信號層)和柵電極1706之間的部分而被截頭來形成截頭的 絕緣側壁間隔物1802。去除的絕緣側壁間隔物1402的量至少足以允許傳導填充材料1806， 當形成時，電連接傳導層1224和柵電極1706，但不蝕刻如此多的絕緣側壁間隔物1402以暴 露傳導層1104(傳導電極層)，因為柵電極1706和傳導層1224將電連接到傳導層1104，這 是不期望的。如圖示的實施方式中，蝕刻被進行成使得截頭的絕緣側壁間隔物1802的最上 面表面位於絕緣層1222和傳導層1224之間的界面附近。 傳導填充材料1806形成在截頭的絕緣側壁間隔物1802之上，以便將柵電極1706 電連接到傳導層1224。傳導填充材料1806可選擇性地生長或沉積在基本所有工件之上， 且隨後從柵電極1706和柵極信號線1864之間的間隙外的區域去除。如果需要或者期望的 話，去除絕緣層1226和柵極電介質層1502的暴露部分。
圖19包括在夾層電介質(ILD)層1902形成並形成圖案以界定接觸開口之後，且 在摻雜形成阱接觸區後的工件的圖示。ILD層1902可包括氧化物、氮化物、氧氮化合物或其 任意組合。ILD層1902可包括具有基本不變或可變組成(如離半導體層104較遠的高磷含 量)的單一膜或多個離散膜。蝕刻停止膜、減反射膜或組合可用在夾ILD層1902內或之上 以幫助處理。可對ILD層1902平坦化以提高在後續處理操作(如平版印刷術，隨後的拋光， 或諸如此類)過程中的處理邊緣。阻抗層1904形成在ILD層1902上，且形成圖案以界定阻 抗層開口。執行各向異性蝕刻以界定延伸穿過ILD層1902的接觸開口，如接觸開口 1922。 與許多常規的接觸蝕刻操作不同，繼續蝕刻以延伸穿過源極區1804且在阱區1504內結束。 蝕刻可作為定時蝕刻進行或作為終點檢測蝕刻與定時過蝕刻進行。在具體實施方式
中，第 一終點可在源極區1804暴露時檢測，而第二終點可通過在阱區1504內存在的硼檢測。阱 接觸區，如阱接觸區1924可通過摻雜接觸開口，如接觸開口 1922的底部部分來形成。阱接 觸區1924可注入有與其所位於的阱區1504相同傳導類型的摻雜劑。阱接觸區1924是重 摻雜的以至於可隨後形成歐姆接觸。當阻抗層1904在適當位置時，可執行各向同性蝕刻以 暴露源極區，如源極區1804的最上面表面，如關於圖20描述變得更明顯的。在過程中的這 一點上，將形成功率電晶體，例如圖19所示的功率電晶體。 圖20包括基本完成的電子器件的圖示，其包括傳導插塞和端子。更具體地說，傳 導層沿工件的暴露表面形成且形成在接觸開口，包括接觸開口 1922內。傳導層可包括單一 膜或多個膜。在實施方式中，傳導層包括多個膜，如黏合膜、屏障膜和傳導填充材料。在具 體實施方式中，黏合膜可包括耐高溫金屬，如鈦、鉭或類似物；屏障膜可包括耐高溫金屬氮 化物，如氮化鈦、氮化鉭或類似物，或耐高溫金屬半導體氮化物如TaSiN ;而傳導填充材料 可包括鎢。依據電性能、隨後的熱循環溫度、其它標準或其任意組合選擇膜的數量和這些膜 的組成。在閱讀此說明書後，技術人員將能夠決定傳導層的組成以滿足具體應用的需要或 者期望。去除傳導層的覆蓋在ILD層1902上的部分以形成傳導插塞，如在接觸開口 1922 內的傳導插塞2022。 傳導層可沉積成形成源極端子2024和漏極端子2026。傳導層可每一個包括單一 膜或多個分離的膜。示範性材料包括鋁、鎢、銅、金或類似材料。每個傳導層可以或可以不 被圖案化以形成源極端子2024或漏極端子2026，如圖20所示。在具體實施方式
中，漏極端 子2026可以是對包括下面摻雜區102的襯底的背面接觸的一部分。在另一實施方式中，用 於形成源極端子2024的傳導層可形成圖案，以便也形成將連接到柵極信號線1864的柵極 端子(未示出)。在所示實施方式中，沒有傳導插塞延伸到垂直定向傳導區，且尤其是傳導 結構402。 電子器件可包括大致等於如圖20所示的功率電晶體的許多其它功率電晶體。功 率電晶體並聯連接以提供電子器件足夠有效的溝道寬度，其可支持在電子器件的正常工作 過程中使用的相對較高的電流。 可使用傳導電極1862來保護柵電極1706不受當電子器件正工作時由傳導結構 402產生的電場的影響。因此，傳導電極1862有助於減小傳導結構402和柵電極1706和柵 極信號線1864中的每個之間的電容耦合。這種保護可允許電晶體在較高的轉換速度下工 作。 電子器件可設計成具有20V或更高，例如30V或50V的最大源極_漏極電壓差。傳導結構402的電壓可與VD大致相同，且因此在傳導結構402和傳導電極1862之間可存 在相對較高的電壓差。在具體實施方式
中，電子器件可具有傳導電極1862在約Vs或約0V， 且傳導結構402在約VD或約30V的正常工作狀態。如果絕緣層62設計成當在電子器件的 製成形式中存在時基本相同的厚度，則可出現不期望的效果。如果絕緣層62相對且均勻的 薄，較薄的厚度有助於保護柵電極1706並提高轉換速度；但是，相對較薄的絕緣層62可能 不能夠承受傳導結構402和傳導電極1862之間的電場。相對較薄的絕緣層62的額外的利 益包括在正常反向偏壓工作條件下表面摻雜區504更好的損耗以及表面摻雜區504和溝道 區1822之間的聯接處附近電位的相應減少，使得能控制較短的有效溝道長度，而沒有不期 望的形成高的洩漏電流的電擊穿。如果絕緣層62是相對且均勻厚的，那麼較厚的厚度有助 於承受傳導結構402和傳導電極1862之間的電場；但是，相對較厚的絕緣層62不利於保護 柵電極1706和轉換速度。具有覆蓋在區622中較薄而在區626中較厚的絕緣層62上的傳 導電極1862的進一步的益處是其可用於使血崩電流生成的位置遠離溝道1822朝垂直傳導 結構402轉移。通過使熱載流子的該源極移動遠離電晶體的溝道區，可以提高器件的堅固 性和穩定性。 通過使絕緣層62在區622和區626之間具有不同的厚度，可實現較薄的絕緣層的 更好的保護，同時仍允許關於在傳導結構402和傳導電極1862之間的絕緣層的可接受的電 介質擊穿電壓。當在正常反向偏壓工作條件下完全損耗時，表面摻雜區504中的損耗電荷 允許表面摻雜區504內的電壓從更靠近傳導結構402的位置的較高電壓降低到更靠近溝道 區1822的另一位置的較低電壓，溝道區1822位於表面摻雜區504和源極區1804之間。較 低電壓不需要像絕緣層的厚度一樣以保護電介質擊穿。因此，絕緣層62在區622內的厚度 可更薄，而絕緣層62在區626內的厚度可更厚。絕緣層62在區624內的厚度可與絕緣層 在區622和626內的厚度一樣，或者可具有在絕緣層62在區622和624內的厚度之間的厚 度。 如果需要或期望，可使用其它實施方式。在另一實施方式中(未顯示)，可使用補 償區，以幫助降低R。，。鄰近表面摻雜區504設置了補償區。在正常工作狀態期間，表面摻 雜區504可同時被傳導電極1862自上消耗和被補償區自下消耗。這可允許表面摻雜區504 中的峰值摻雜劑濃度增加，且導致同樣的擊穿電壓(BVDSS)等級的較低R。，。補償區具有與 表面摻雜區504和下面摻雜區102相反的傳導類型。在具體實施方式
中，補償區的摻雜劑 濃度不大於約2 X 1017原子/cm3，或在另一具體實施方式
中，摻雜劑濃度不大於約5 X 1016原 於/cm 。 如圖示和在此描述的電晶體可以是NMOS電晶體，其中源極區1804、表面摻雜區 504、側壁摻雜區404和下面摻雜區102都是n-型摻雜的，而溝道區1822是p-型摻雜的。 在另一實施方式中，電晶體可以通過反向先前描述的區的傳導類型而成為PMOS電晶體。
許多不同的方面和實施方式都是可能的。這些方面和實施方式中的一些將在下面 描述。閱讀此說明書以後，技術人員將理解，這些方面和實施方式僅是示例性的且不限制本 發明的範圍。 在第一方面，電子器件可包括具有主表面的半導體層、溝道區、傳導電極和絕緣 層。絕緣層可位於主表面和傳導電極之間，其中絕緣層具有第一區和第二區，第一區比第二 區更薄，且溝道區離第一區比離第二區近。
13
在第一方面的實施方式中，與第一區相比，第二區包括至少一個更多的膜。在另一 實施方式中，電子器件進一步包括鄰近溝道區放置的源極區；位於半導體層的槽內的傳導 結構；以及與下面摻雜區間隔開的表面摻雜區。溝道區離表面摻雜區比離傳導結構近，絕緣 層的第一區覆蓋在表面摻雜區上；且絕緣層的第二區覆蓋在傳導結構上。在具體實施方式
中，電子器件進一步包括漏極，且設計成在至少約20V的源極-漏極電壓差下正常工作。在 另一具體實施方式
中，源極和傳導結構設計成在至少約20V的源極-傳導結構電壓差下正 常工作。在又一實施方式中，表面摻雜區沿半導體層的主表面從傳導結構朝源極區延伸約 0. 2微米至約3.0微米。 在第二方面，電子器件可包括具有主表面和在此從主表面延伸的槽的半導體層、 槽內的傳導結構，以及覆蓋在半導體層上的柵電極。電子器件還可包括包括有第一區和第 二區的絕緣層，其中第二區比第一區厚，柵電極離第一區比離第二區近，且第二區覆蓋在傳 導結構上。電子器件可進一步包括覆蓋在絕緣層的第一區和第二區上的傳導電極和傳導結 構。 在第二方面的實施方式中，電子器件進一步包括覆蓋在半導體層的主表面和傳導 電極上的柵極信號線，其中，柵電極不覆蓋在傳導電極上，且傳導電極設置成當電子器件在 正常工作狀態下時基本橫壓。在具體實施方式
中，傳導電極的一部分鄰近柵電極放置，並具 有第一表面和與第一表面相對的第二表面，主表面離第一表面比離第二表面近，且在由晶 體管所佔據的區域內，傳導電極的第一表面和第二表面中的每一個位於柵電極的最下面點 和最上面點之間的高度。 在第二方面的另一實施方式中，電子器件進一步包括鄰近柵電極放置的源極區、 鄰近源極區和柵電極放置的溝道區、位於半導體層的槽內的傳導結構、位於半導體層和傳 導結構下面的下面摻雜區，以及與下面摻雜區間隔開的表面摻雜區。在此實施方式中，與傳 導結構相比，溝道區更靠近表面摻雜區，絕緣層的第一區覆蓋在表面摻雜區上，且絕緣層的 第二區覆蓋在傳導結構上。在具體實施方式
中，電子器件進一步包括漏極，其中電子器件包 括電晶體，電晶體包括源極、柵電極和漏極，且電晶體設計成在至少約20V的源極_漏極電 壓差下正常工作。在另一具體實施方式
中，電子器件包括電晶體，電晶體包括源極和柵電 極，且電晶體設計成在至少約20V的源極-傳導結構電壓差下正常工作。在又一具體實施 方式中，表面摻雜區沿主表面從傳導結構朝源極區延伸約0. 2微米至約3. 0微米。
在第三方面，形成電子器件的方法可包括提供包括襯底的工件，包括下面摻雜區 和覆蓋在下面摻雜區上的半導體層，其中半導體層具有與下面摻雜區間隔開的主表面。此 方法還可包括在半導體層上形成絕緣層，其中絕緣層具有第一區和第二區，且第一區比第 二區更薄，在絕緣層的第一區和第二區上形成傳導電極，以及形成源極區，與絕緣層的第二 區相比，該源極區更靠近絕緣層的第一區。 在第三方面的實施方式中，形成絕緣層包括沉積絕緣層、形成界定覆蓋在絕緣層 的第一區上的開口的掩模，以及對第一區內的絕緣層進行各向同性蝕刻。在另一實施方式 中，形成絕緣層包括沉積絕緣層、使絕緣層形成圖案以界定覆蓋在絕緣層的第一區上的開 口，以及在開口內形成絕緣側壁間隔物。在又一實施方式中，形成絕緣層包括沉積絕緣層、 形成界定覆蓋在絕緣層的第一區上的開口的掩模，以及在至少一個位置時刻的過程中對絕 緣層和掩模的暴露部分同時進行蝕刻，使得從截面圖看，絕緣層在同時蝕刻之後具有大致線性的斜面。在又一實施方式中，形成絕緣層包括沉積絕緣層、形成界定覆蓋在絕緣層的第 一區上的開口的掩模、對位於開口下面的絕緣層進行各向異性蝕刻以蝕刻通過絕緣層厚度 的一部分、在對絕緣層進行各向異性蝕刻之後對掩模的一部分進行各向同性蝕刻以加寬掩 模中的開口 ，以及在對掩模的部分進行各向同性蝕刻之後對位於加寬的開口下面的絕緣層 進行各向異性蝕刻。 在第三方面的進一步的實施方式中，此方法進一步包括在半導體層內形成槽，其 中槽從主表面朝下面摻雜區延伸，形成位於槽內的傳導結構，以及形成與下面摻雜區間隔 開的表面摻雜區，其中絕緣層的第一區覆蓋在表面摻雜區上，而絕緣層的第二區覆蓋在傳 導結構上。在具體實施方式
中，電晶體設計成在至少約20V的源極_傳導結構電壓差下正 常操作。在更具體的實施方式中，表面摻雜區沿主表面從傳導結構朝源極區延伸約0.2微 米至約3. 0微米。在另一具體實施方式
中，此方法進一步包括在傳導電極上形成柵極信號 線，以及在半導體層的主表面上形成柵電極，其中柵電極不覆蓋在傳導電極上。在此實施方 式中，傳導電極位於柵極信號線和傳導結構和表面摻雜區中的每一個之間，且在電子器件 的製成形式中，傳導電極設置成當電子器件在正常工作狀態時基本恆壓。在更具體的實施 方式中，電晶體設計成在至少約20V的源極-漏極電壓差下正常工作。 注意到，上面的概述或實施例中描述的所有活動並不都是必需的，具體活動的一 部分可以不是必需的，並且，除了描述的那些活動之外，可以施行一個或多個另外的活動。 更進一步，列出的活動的順序並不一定是它們被施行的順序。 此處為了清楚而描述在不同實施方式中的某些特徵還可以按組合形式提供在單 個實施方式中。相反，為了簡潔而描述在單個實施方式中的不同的特徵還可以分別提供或 以任何子組合提供。而且，提到以範圍表示的值包括那個範圍內的每一個值和所有值。
上面已經就具體的實施方式描述了益處、其他優勢和問題的解決方案。然而，益 處、優勢、問題的解決方案以及可能造成任何益處、優勢或解決方案出現或變得更明確的任 何特徵並不應被解釋為任一個權利要求或所有權利的關鍵的、需要的或必須的特徵。
應理解，此處為了清楚而描述在不同實施方式中的某些特徵還可以按組合形式提 供在單個實施方式中。相反，為了簡潔而描述在單個實施方式中的不同的特徵還可以分別 提供或以任何子組合提供。而且，提到以範圍表示的值包括那個範圍內的每一個值和所有 值。 此處描述的實施方式的說明和闡釋是期望提供對不同實施方式的結構的一般理 解。此說明和闡釋並不期望作為使用了此處描述的結構或方法的裝置和系統的所有元件和 特徵的窮盡性和全面的描述。不同的實施方式還可以按組合形式提供在單個實施方式中， 而相反，為了簡潔而描述在單個實施方式中的不同的特徵也可以分別提供或以任何子組合 提供。而且，提到以範圍表示的值包括那個範圍內的每一個值和所有值。只有在閱讀了此 說明書後，許多其他實施方式對技術人員才是明顯的。其他實施方式可以被使用或從公開 內容中得到，使得可以做出結構替換、邏輯替換或其他變化而並不背離本公開內容的範圍。 因此，此公開內容被認為是示例性的，而不是限制性的。
權利要求
一種電子器件，其包括半導體層，其具有主表面；溝道區；傳導電極；以及絕緣層，其位於所述主表面和所述傳導電極之間，其中，所述絕緣層具有第一區和第二區，所述第一區比所述第二區薄，且所述溝道區離所述第一區比離所述第二區近。
2. 如權利要求l所述的電子器件，其進一步包括 源極區，其與所述溝道區相鄰地放置；傳導結構，其位於所述半導體層中的槽內；以及 表面摻雜區，其與下面摻雜區間隔開，其中 所述溝道區離所述表面摻雜區比離所述傳導結構近； 所述絕緣層的所述第一區蓋在所述表面摻雜區之上；且 所述絕緣層的所述第二區蓋在所述傳導結構之上。
3. —種電子器件，其包括半導體層，其具有主表面和在所述半導體層中的槽，所述槽從所述主表面延伸； 傳導結構，其位於所述槽內； 柵電極，其蓋在所述半導體層之上；絕緣層，其包括第一區和第二區，其中，所述第二區比所述第一區厚，所述柵電極離所 述第一區比離所述第二區近，且所述第二區蓋在所述傳導結構之上；以及傳導電極，其蓋在所述絕緣層的所述第一區和所述第二區以及所述傳導結構之上。
4. 如權利要求3所述的電子器件，其進一步包括 源極區，其與所述柵電極相鄰地放置； 溝道區，其與所述源極區和所述柵電極相鄰地放置； 傳導結構，其位於所述半導體層中的槽內； 下面摻雜區，其位於所述半導體層和所述傳導結構下面；以及 表面摻雜區，其與所述下面摻雜區間隔開，其中 與所述傳導結構相比，所述溝道區更靠近所述表面摻雜區； 所述絕緣層的所述第一區蓋在所述表面摻雜區之上；且 所述絕緣層的所述第二區蓋在所述傳導結構之上。
5. 如權利要求4所述的電子器件，其中，所述表面摻雜區沿所述主表面從所述傳導結 構朝所述源極區延伸約0. 2微米到約3. 0微米。
6. 如權利要求1、2、4或5所述的電子器件，其中，電晶體包括所述溝道區，且設計成在 至少約20V的源極-漏極電壓差下正常工作。
7. —種形成電子器件的方法，其包括如下步驟提供包括襯底的工件，包括下面摻雜區和蓋在所述下面摻雜區之上的半導體層，其中， 所述半導體層具有與所述下面摻雜區間隔開的主表面；在所述半導體層之上形成絕緣層，其中，所述絕緣層具有第一區和第二區，且第一區比 第二區薄；在所述絕緣層的第一區和第二區之上形成傳導電極，以及形成源極區，與所述絕緣層的所述第二區相比，所述源極區更靠近所述絕緣層的所述第一區。
8. 如權利要求7所述的方法，其中，形成絕緣層的所述步驟包括 沉積所述絕緣層；形成界定蓋在所述絕緣層的所述第一區之上的開口的掩模；以及 對所述第一區內的所述絕緣層進行各向同性蝕刻。
9. 如權利要求7所述的方法，其中，形成絕緣層的所述步驟包括 沉積絕緣層；使所述絕緣層形成圖案，以界定蓋在所述絕緣層的所述第一區之上的開口 ；以及 在所述開口內形成絕緣側壁間隔物。
10. 如權利要求7所述的方法，其中，形成絕緣層的所述步驟包括 沉積所述絕緣層；形成界定蓋在所述絕緣層的所述第一區之上的開口的掩模；以及在至少一個位置時刻的過程中，對所述絕緣層和所述掩模的暴露部分同時進行蝕刻， 使得從截面圖看，所述絕緣層在同時蝕刻之後具有大致線性的斜面。
全文摘要
一種電子器件包括電晶體，其中電子器件可包括具有主表面的半導體層、溝道區、柵電極、源極區、傳導電極，以及位於半導體層的主表面和傳導電極之間的絕緣層。絕緣層具有第一區和第二區，其中第一區比第二區薄。溝道區、柵電極、源極區或其任意組合離第一區比離第二區近。較薄部分可允許電晶體更快速的轉換，而更厚部分可允許橫跨絕緣層設置相對較大的電壓差。還描述了電晶體在絕緣層的不同區之間的過渡的可選形狀以及實現此形狀的示範性方法。
文檔編號H01L29/78GK101752419SQ200910211539
公開日2010年6月23日 申請日期2009年11月4日 優先權日2008年12月17日
發明者G·H·羅切爾特 申請人:半導體元件工業有限責任公司