全差分放大器電路的製作方法

2023-11-10 00:39:52 2

專利名稱：全差分放大器電路的製作方法
技術領域：
本發明涉及全差分放大器電路。
背景技術：
具有兩階段放大配置的寬帶全差分放大器被應用於諸如S/H之類的開關電容器 電路。當該放大器在第一階段中包含具有高的截止頻率的A類放大器並且在第二階段中包 含共源AB類放大器時，能夠避免對於相位補償的需要並減少功耗。此外，當採用不執行連續時間操作而執行時鐘操作的動態偏壓電路作為第二階段 中的共源AB類放大器中的偏壓電路時，能夠簡化整個電路並進一步降低功耗(參見「A 14b 74MS/s CMOS AFE for TrueHigh-Definition Camcorders」(2006ISSCC))。全差分放大器要求輸出共模(common-mode)電位被設置為諸如信號共模電壓 (以下稱為Vcm)之類的所希望的基準信號。通過共模反饋電路(以下稱為CMFB電路)實 現這種功能，所述共模反饋電路檢測所有輸出信號的共模分量，並且根據檢測結果與Vcm 之間的差值向全差分放大器提供反饋信號。日本專利特開No. 6-29761中的圖1描述了一種差分放大器20，在所述差分放大 器20中，共模反饋電路50檢測從差分部分30輸出的多個信號的共模分量，並且將與所檢 測的差值成比例的反饋信號反饋給差分部分30。根據日本專利特開No. 6-29761，這使得能 夠防止共模電壓從預定的基準電壓漂移。在日本專利特開No. 6-29761中描述的差分放大器中，共模反饋電路50將反饋信 號反饋給差分部分30。出於這種原因，需要附加的反相放大器54以對反饋信號進行反相， 這會增加功耗。並且，在共模反饋電路50的路徑中存在三個相位延遲因素(三對電容元件 和電阻元件)。出於這種原因，用於滿足給定的反饋操作穩定性的設計負擔會增大並且功耗 會增加。此外，需要自動調零技術以消除第一階段中的放大器的任何閃爍噪聲，這不可避免 地增加功耗以滿足給定的穩定性。

發明內容
本發明通過全差分放大器電路減少在共模反饋操作中消耗的功率。本發明還通過 在不使用任何自動調零技術的情況下消除第一階段中的放大器的任何閃爍噪聲，減少在噪 聲消除中消耗的功率。本發明的一個方面提供一種全差分放大器電路，該全差分放大器電路包含差分 放大器，被配置為差分放大用作輸入差分對的第一輸入信號和第二輸入信號，以產生一對 第一中間信號和第二中間信號；第一 AB類放大器，被配置為放大第一中間信號，以產生第 一輸出信號；以及第二 AB類放大器，被配置為放大第二中間信號，以產生第二輸出信號，其 中，第一輸出信號和第二輸出信號用作輸出差分對，第一 AB類放大器以由第一反饋信號調 整的基準電壓為基準放大第一中間信號，所述第一反饋信號是第一輸出信號和第二輸出信 號的共模分量，第二 AB類放大器以由第二反饋信號調整的基準電壓為基準放大第二中間信號，所述第二反饋信號是第一輸出信號和第二輸出信號的共模分量。通過參照附圖閱讀示例性實施例的以下描述，本發明的其它特徵將變得清晰。


圖1是示出根據本發明的實施例的全差分放大器電路200的配置的電路圖；圖2是示出本發明的實施例中的時鐘信號的波形的時序圖；圖3是示出根據本發明的第一實施例的全差分放大器電路200i的電路配置的例 子的電路圖；圖4是示出根據本發明的第二實施例的全差分放大器電路200j的電路配置的例 子的電路圖；圖5是示出應用根據本發明的實施例的全差分放大器電路200的S/H應用的電路 圖。
具體實施例方式將參照圖1和圖3說明根據本發明的實施例的全差分放大器電路200。圖1是示 出根據本發明的實施例的全差分放大器電路200的配置的電路圖。圖3是示出根據第一實 施例的全差分放大器電路200i的配置的電路圖，其中，全差分放大器電路200被具體化。全差分放大器電路200是兩階段放大型放大器電路。全差分放大器電路200接收 用作輸入差分對的兩個輸入信號(第一輸入信號和第二輸入信號)Vinp和Virm，並且輸出 用作輸出差分對的兩個輸出信號(第一輸出信號和第二輸出信號)Vop和Von。全差分放大 器電路200包含時鐘電路102、偏壓產生電路(供給部分)101、差分放大器10和兩個AB類 放大器20p和20η。時鐘電路102向兩個AB類放大器20ρ和20η中的每一個供給第一時鐘信號CLKl 和第二時鐘信號CLK2。由於全差分放大器電路200被假定為被應用於諸如S/H之類的離散 時間信號處理，因此時鐘電路102產生諸如在圖2中示出並且將在後面描述的第一時鐘信 號CLKl和第二時鐘信號CLK2之類的兩相非重疊時鐘。第一時鐘信號CLKl處於H電平的 時段Φ 1和第二時鐘信號CLK2處於H電平的時段Φ 2不相互重疊，並且具有等於非重疊時 段Δ T的時間間隔。偏壓產生電路101向兩個AB類放大器20ρ和20η中的每一個供給偏壓。從偏壓 產生電路101輸出的偏壓可包括第一偏壓Vbiasl、第二偏壓Vbias2、第三偏壓Vbiasl'、第 四偏壓Vbias2'和共用電平(common level)基準信號(共模電壓)Vcm。第一偏壓Vbiasl 和第二偏壓Vbias2是AB類放大器20p中的AB類偏壓施加所必需的。第三偏壓Vbiasl 『 和第四偏壓Vbias2'是AB類放大器20η中的AB類偏壓施加所必需的。第一偏壓Vbiasl 可以等於第三偏壓Vbiasl'。第二偏壓Vbias2可以等於第四偏壓Vbias2'。共用電平基 準信號Vcm是共模反饋操作(以下稱為CMFB操作)所必需的。差分放大器10執行第一階段放大。差分放大器10執行對這一對的兩個輸入信 號Vinp和Virm的差分放大。通過該操作，差分放大器10產生並輸出一對的兩個中間信號 (第一中間信號和第二中間信號)Vap和Van。差分放大器10向AB類放大器20p輸出中間 信號Vap，並且，向AB類放大器20η輸出中間信號Van。差分放大器10包含輸入電晶體Ml、輸入電晶體M2、負載元件103和104以及電流源II。 AB類放大器(第一 AB類放大器)20p放大中間信號Vap。AB類放大器20p以使用 反饋信號(第一反饋信號)Vfp調整的基準電壓為基準，放大中間信號Vap，所述反饋信號 (第一反饋信號)Vfp是第一輸出信號Vop和第二輸出信號Von的共模分量。更具體而言， AB類放大器20p在中間信號Vap被採樣的時段期間，使用反饋信號Vfp調整第一基準信號 或第二基準信號，並且，在中間信號Vap被保持的時段期間，以第一基準信號和第二基準信 號為基準放大中間信號Vap。通過該操作，AB類放大器20p產生並輸出輸出信號Vop。AB 類放大器20p包含PMOS電晶體(第一 PMOS電晶體)M3、NM0S電晶體(第一 NMOS電晶體) M4、第一傳送部分21p、第二傳送部分23p以及調整器(第一調整器)22p。
PMOS電晶體M3的源極與電源電位VDD連接，其漏極與NMOS電晶體M4的漏極連 接，其柵極與第一傳送部分21p連接。PMOS電晶體M3從其漏極輸出輸出信號Vop。NMOS電晶體M4的源極與接地電位連接，其漏極與PMOS電晶體M3的漏極連接，並 且其柵極與第二傳送部分23p連接。NMOS電晶體M4從其與PMOS電晶體M3共用的漏極輸 出輸出信號Vop。第一傳送部分21p獲得中間信號Vap相對於保持在第一基準節點n7 (圖3)處的 第一基準信號的差值，以與第一時鐘信號CLKl同步地產生第一信號，並且將其傳送到PMOS 電晶體Μ3的柵極。第一傳送部分21ρ包含電容器C3，以及AB類偏壓開關電路105的一部 分。第二傳送部分23ρ獲得中間信號Vap相對於保持在第二基準節點η8 (圖3)處的 第二基準信號的差值，以與第一時鐘信號CLKl同步地產生第二信號，並且將其傳送到NMOS 電晶體Μ4的柵極。第二傳送部分23ρ包含電容器C4，以及AB類偏壓開關電路105的另一 部分。第一傳送部分2Ip和第二傳送部分23ρ分別對於PMOS電晶體Μ3和NMOS電晶體 Μ4執行AB類偏壓施加。這獲得低功耗操作。以例如以下的方式實現AB類偏壓施加方法。 在第一時鐘信號CLKl處於H電平的時段期間在電容器C3和C4中對適當的電荷進行採樣 之後，在第一時鐘信號CLKl處於L電平的時段期間，電容器C3和C4作為偏移電壓源操作。調整器22ρ與第一時鐘信號CLKl和第二時鐘信號CLK2中的一個同步地通過使用 反饋信號Vfp調整第一基準信號或第二基準信號。反饋信號Vfp與一對的兩個輸出信號 Vop和Von的共模分量相對應。調整器22ρ包含CMFB電路107。CMFB電路107接收這一 對的兩個輸出信號Von和Vop、共用電平基準信號Vcm、第一時鐘信號CLKl和第二時鐘信號 CLK2。CMFB電路107向第一基準節點n7或第二基準節點η8供給反饋信號Vfp，以使這兩 個輸出信號Vop和Von的共模分量保持在適當的值。即，CMFB電路107獲得這兩個輸出信 號Vop和Von的共模分量相對於共用電平基準信號Vcm的差值，以與第一時鐘信號CLKl或 第二時鐘信號CLK2同步地產生反饋信號Vfp。CMFB電路107向第一基準節點n7或第二基 準節點π8供給產生的反饋信號Vfp，以控制(調整)PMOS電晶體或NMOS電晶體的柵極的偏 壓(基準信號)。如圖3所示，當調整器22p向第二基準節點π8供給反饋信號Vfp時，第一傳送部 分21ρ和第二傳送部分23ρ執行以下的操作。第一偏壓Vbiasl作為第一基準信號被保持 在第一基準節點η7處。第一傳送部分21ρ獲得中間信號Vap相對於第一基準信號的差值，以與第一時鐘信號CLKl同步地產生第一信號，並且將其傳送到PMOS電晶體M3的柵極。第 二傳送部分23p在第二基準節點π8處保持通過將反饋信號Vfp加到第二偏壓Vbias2獲得 的電壓，作為第二基準信號。即，第二傳送部分23p接收第二偏壓Vbias2作為調整之前的 第二基準信號，並且通過使用反饋信號Vfp調整第二偏壓Vbias2，由此獲得調整後的第二 基準信號。第二傳送部分23p獲得中間信號Vap相對於調整後的第二基準信號的差值，以 產生第二信號。第二傳送部分23p將產生的第二信號傳送到NMOS電晶體M4的柵極。通過 該操作，PMOS電晶體M3和NMOS電晶體M4執行放大操作，使得這一對的兩個輸出信號Vop 和Von的共模分量成為基準值(共用電平基準信號Vcm)，以產生並輸出輸出信號Vop。再次參照圖1，AB類放大器(第二 AB類放大器)20η放大中間信號Van。AB類放 大器20η以通過使用反饋信號(第二反饋信號)Vfn調整的基準電壓為基準放大中間信號 Van，所述反饋信號(第二反饋信號)Vfn是第一輸出信號Vop和第二輸出信號Von的共模 分量。更具體而言，AB類放大器20η在中間信號Van被採樣的時段期間通過使用反饋信號 Vfn調整第三基準信號或第四基準信號，並且在中間信號Van被保持的時段期間以第三基 準信號和第四基準信號為基準放大中間信號Van。通過該操作，AB類放大器20η產生並輸 出輸出信號Von。AB類放大器20η包含PMOS電晶體(第二 PMOS電晶體)M5、NMOS電晶體 (第二 NMOS電晶體)Μ6、第三傳送部分21η、第四傳送部分23η和調整器(第二調整器)22η。PMOS電晶體Μ5的源極與電源電位VDD連接，其漏極與NMOS電晶體Μ6的漏極連 接，並且其柵極與第三傳送部分21η連接。PMOS電晶體Μ5從其漏極輸出這兩個輸出信號中 的輸出信號Von。NMOS電晶體M6的源極與接地電位連接，其漏極與PMOS電晶體M5的漏極連接，並 且其柵極與第四傳送部分23η連接。NMOS電晶體Μ6從其與PMOS電晶體Μ5共用的漏極輸 出輸出信號Von。第三傳送部分21η獲得中間信號Van相對於保持在第三基準節點n5處的第三基 準信號的差值，以與第一時鐘信號CLKl同步地產生第三信號，並且將其傳送到PMOS電晶體 Μ5的柵極。第三傳送部分21η包含電容器Cl，以及AB類偏壓開關電路106的一部分。第四傳送部分23η獲得中間信號Van相對於保持在第四基準節點n6處的第四基 準信號的差值，以與第一時鐘信號CLKl同步地產生第四信號，並且將其傳送到NMOS電晶體 Μ6的柵極。第四傳送部分23η包含電容器C2，以及AB類偏壓開關電路106的另一部分。第三傳送部分21η和第四傳送部分23η對於PMOS電晶體Μ5和NMOS電晶體Μ6執 行AB類偏壓施加。這獲得低功耗操作。以例如以下的方式實現AB類偏壓施加方法。在第 一時鐘信號CLKl處於H電平的時段期間在電容器Cl和C2中對適當的電荷進行採樣之後， 在第一時鐘信號CLKl處於L電平的時段期間，電容器Cl和C2作為偏移電壓源操作。調整器22η與第一時鐘信號CLKl和第二時鐘信號CLK2中的一個同步地通過使用 反饋信號Vfn調整第三基準信號或第四基準信號。反饋信號Vfn與這一對的兩個輸出信號 Von和Vop的共模分量相對應。調整器22η包含CMFB電路108。CMFB電路108接收這一 對的兩個輸出信號Von和Vop、共用電平基準信號Vcm、第一時鐘信號CLKl和第二時鐘信號 CLK2。CMFB電路108向第三基準節點n5或第四基準節點η6供給反饋信號Vfn，以使這兩 個輸出信號Von和Vop的共模分量保持在適當的值。即，CMFB電路108獲得這兩個輸出信 號Vop和Von的共模分量相對於共用電平基準信號Vcm的差值，以與第一時鐘信號CLKl或第二時鐘信號CLK2同步地產生反饋信號Vfn。CMFB電路108向第三基準節點n5或第四基 準節點π6供給產生的反饋信號Vfn，以控制PMOS電晶體或NMOS電晶體的柵極的偏壓(基 準信號)。如圖3所示，當調整器22η向第四基準節點η6供給反饋信號Vfn時，第三傳送部 分21η和第四傳送部分23η執行以下的操作。第三偏壓Vbiasl'作為第三基準信號被保 持在第三基準節點η5處。第三傳送部分21η獲得中間信號Van相對於第三基準信號的差 值，以與第一時鐘信號CLKl同步地產生第三信號，並且將其傳送到PMOS電晶體M5的柵極。 第四傳送部分23η在第四基準節點π6處保持通過將反饋信號Vfn加到第四偏壓Vbias2' 獲得的電壓，作為第四基準信號。即，第四傳送部分23η接收第四偏壓Vbias2'，作為調整 之前的第四基準信號，並且通過使用反饋信號Vfn調整第四偏壓Vbias2'，由此獲得調整 後的第四基準信號。第四傳送部分23η獲得中間信號Van相對於調整後的第四基準信號的 差值，以產生第四信號。第四傳送部分23η將產生的第四信號傳送到NMOS電晶體Μ6的柵 極。通過該操作，PMOS電晶體Μ5和NMOS電晶體Μ6執行放大操作，使得這一對的兩個輸出 信號Vop和Von的共模分量成為基準值(共用電平基準信號Vcm)，以產生並輸出輸出信號 Von0雖然圖3例示分別與一對的兩個輸出信號的共模分量對應的反饋信號被反饋到第二 基準節點η8和第四基準節點η6的情況，但是，如第二實施例中將描述的那樣，這種反饋信 號可被反饋到第一基準節點η7和第三基準節點η5。以這種方式，在本實施例中，分別與一對的兩個輸出信號的共模分量對應的反饋 信號被反饋到兩個AB類放大器的兩組基準節點中的一組，以調整兩個基準信號中的一個。 第一傳送部分和第三傳送部分分別獲得中間信號相對於兩個基準信號的差值，以產生第一 信號和第三信號，並且將它們傳送到PMOS電晶體的柵極。並且，第二傳送部分和第四傳送 部分分別獲得中間信號相對於兩個基準信號的差值，以產生第二信號和第四信號，並且將 它們傳送到NMOS電晶體的柵極。這避免為了反饋反饋信號而使用反相放大器的需要，並因 此使得能夠減少功耗。如果在CMFB環路內出現作為相位延遲因素的多個極，那麼CMFB操作的穩定性劣 化。為了防止這一點，在本實施例中，極的出現本質上被限於第二階段(AB類放大器)中的 輸出節點。這使得能夠減少用於滿足給定的穩定性所消耗的功率。由此，可以在全差分放大器電路中減少在共模反饋(CMFB)操作中消耗的功率。將參照圖2更加詳細地說明根據本發明的實施例的全差分放大器電路200的操 作。圖2是示出本發明的實施例中的時鐘信號的波形的時序圖。在第一時鐘信號CLKl處於H電平的時段Φ 1期間，在電容器Cl C4中對電荷進 行採樣。此時，由輸入電晶體Ml和輸入電晶體Μ2產生的閃爍噪聲作為電壓輸出並且被傳 送到節點nl和π2。在第二時鐘信號CLK2處於H電平的時段期間，電荷被保持在電容器Cl C4中。 通過該操作，電容器Cl C4作為偏移電壓源操作，因此，PMOS電晶體Μ3和Μ5以及NMOS晶 體管Μ4和Μ6執行放大操作。在從時段Φ 1結束起經過了非重疊時段Δ T之後的時段Φ 2 期間，偏移電壓源產生含有閃爍噪聲的電壓值。由於第一時鐘信號CLKl和第二時鐘信號CLK2的頻率被設為高於存在閃爍噪聲的 頻率範圍中的頻率，因此，在從時段Φ 1到時段Φ2的過渡期間幾乎不出現閃爍噪聲電壓的波動。由此，在時段Φ2期間的放大操作中，在時段Φ 1期間由偏移電壓源吸收的差分對 (輸入電晶體Ml和Μ2)的大部分閃爍噪聲不被傳送到電晶體Μ3 Μ6。即，與一般的放大 器不同，不需要自動調零技術。這使得能夠消除任何閃爍噪聲，而不進行使為了滿足給定的 穩定性而消耗的功率的增大成為必需的負反饋。下面，將參照圖3說明根據第一實施例的全差分放大器電路200i的電路配置的 例子。圖3是示出根據本發明的第一實施例的全差分放大器電路200i的電路配置的例子 的電路圖。以下將主要說明實施例的詳細的點。注意，圖3中的由附有後綴i的附圖標記 表示的構成要素與圖1中的由不附有後綴i的附圖標記表示的構成要素相對應。並且，圖 3中的由附有撇號的附圖標記表示的構成要素實際上與由不附有撇號的附圖標記表示的構 成要素相同。全差分放大器電路200i包含差分放大器IOi和兩個AB類放大器20pi和20ni。 差分放大器IOi包含負載元件103i和104i。負載元件103i用於適當地確定節點nl的穩 態電壓，並且包含例如電阻器113。負載元件104i用於適當地確定節點π2的穩態電壓，並 且包含例如電阻器114。AB類放大器20pi包含第一傳送部分21pi、第二傳送部分23pi和調整器22pi。調 整器22pi將反饋信號Vfp反饋給第二傳送部分23pi。更具體而言，第一傳送部分21pi包含 形成AB類偏壓開關電路105的一部分的第一部分1051。當第一時鐘信號CLKl變為活動電 平時，第一部分1051向第一基準節點n7供給第一偏壓Vbiasl，作為第一基準信號。此時，電 容器C3的基準電極E32經由第一基準節點π7接收用作第一基準信號的第一偏壓Vbiasl。 然後，當第一時鐘信號CLKl變為不活動電平時，電容器C3的基準電極E32產生第一信號， 所述第一信號是中間信號Vap相對於用作第一基準信號的第一偏壓Vbiasl的差值。此時， 向電容器C3的信號電極E31供給中間信號Vap。向PMOS電晶體M3的柵極供給第一信號。 注意，用作第一基準信號的第一偏壓Vbiasl確定穩態中的PMOS電晶體M3的漏極電流。第二傳送部分23pi包含形成AB類偏壓開關電路105的另一部分的第二部分 1052。當第一時鐘信號CLKl變為活動電平時，第二部分1052供給通過向電容器C5和C6分 配保持在電容器C7和C8中的電荷而產生的電壓，作為第二基準信號。電容器C4的基準電 極E42經由第二基準節點n8接收第二基準信號。並且，當第一時鐘信號CLKl變為活動電 平時，調整器22pi向第二基準節點n8供給反饋信號Vfp。電容器C4的基準電極E42經由 第二基準節點n8接收反饋信號Vfp。通過該操作，當第一時鐘信號CLKl變為活動電平時， 電容器C4的基準電極E42產生第二信號，所述第二信號是中間信號Vap相對於調整後的第 二基準信號的差值，所述調整後的第二基準信號是通過將反饋信號Vfp加到第二基準信號 而獲得的。此時，向電容器C4的信號電極E41供給中間信號Vap。向NMOS電晶體M4的柵 極供給第二信號。第二偏壓Vbias2確定穩態中的NMOS電晶體M4的漏極電流。以下將更加詳細地說明全差分放大器電路200i。第一部分1051包含開關Si。在 第一時鐘信號CLKl處於H電平(活動電平)的時段(採樣時段)期間，在開關si被接通 時，開關si向第一基準節點π7供給第一偏壓Vbiasl，作為第一基準信號。通過該操作，電 容器C3以用作第一基準信號的第一偏壓Vbiasl為基準對中間信號Vap進行採樣。然後， 在第一時鐘信號CLKl處於L電平的時段(保持時段)期間，開關si被關斷。通過該操作， 電容器C3產生並保持第一信號，並且將產生的第一信號傳送到PMOS電晶體M3的柵極，所述第一信號是中間信號Vap相對於用作第一基準信號的第一偏壓Vbiasl的差值。在第二時鐘信號CLK2處於H電平(活動電平)的時段期間，在開關s7被接通時， 開關s7向節點n4供給第二偏壓Vbias2，作為調整之前的第二基準信號。通過該操作，節點 n4的電壓變為第二偏壓Vbias2。然後，當第二時鐘信號CLK2變為L電平時，開關s7被關 斷。通過該操作，節點n4保持作為調整之前的第二基準信號的第二偏壓Vbias2。在第一時鐘信號CLKl處於H電平的時段(採樣時段)期間，在開關s4被接通時， 開關s4經由節點n3向第二基準節點n8供給保持在節點η4處的調整之前的第二基準信號。 並且，調整器22pi包含CMFB電路107i。CMFB電路107i與第一時鐘信號CLKl同步地向第二 基準節點π8供給調整後的第二基準信號。通過該操作，電容器C4以信號(Vbias2+Vfp)為 基準對中間信號Vap進行採樣。然後，在第一時鐘信號CLKl處於L電平的時段(保持時段) 期間，開關s4被關斷。通過該操作，電容器C4產生並保持第二信號，並且將產生的第二信 號傳送到NMOS電晶體M4的柵極，所述第二信號是中間信號Vap相對於信號(Vbias2+Vfp) 的差值。更具體而言，CMFB電路107i包含第一電容器C6、第二電容器C5、第五電容器C8 和第六電容器C7。CMFB電路107i包括第二開關組和第一開關組，所述第二開關組包含開 關s6和s8，所述第一開關組包含開關s3和s5。如圖3所示，在採樣時段(第一時鐘信號 CLKl處於H電平的時段)期間，第五電容器C8經由開關s4和s5與第一電容器C6並聯連 接。在採樣時段期間，第六電容器C7經由開關s3和s4與第二電容器C5並聯連接。第五 電容器C8的一個電極和第六電容器C7的一個電極相互連接，並且均在保持時段(第二時 鍾信號CLK2處於H電平的時段)期間經由開關s7與第二偏壓Vbias2連接。在保持時段 期間，第五電容器C8的另一電極和第六電容器C7的另一電極經由開關s6和s8被供給共 用電平基準信號Vcm。通過偏壓產生電路101設定共用電平基準信號Vcm，以便使第一輸 出信號Vop和第二輸出信號Von的共用電平與目標值匹配。CMFB電路108i包含分別作為 CMFB電路107i中的第一、第二、第五和第六電容器的對應方的第三電容器C6'、第四電容 器C5'、第七電容器C8'和第八電容器C7'。第一電容器C6的一個電極接收這一對的兩個輸出信號Vop和Von中的第一輸出 信號Vop，並且與開關s5連接。第二電容器C5的一個電極接收這一對的兩個輸出信號Vop 和Von中的第二輸出信號Von，並且與開關s3連接。第一電容器C6的另一電極和第二電容 器C5的另一電極在節點π3處相互連接，並且均經由節點π3與第二基準節點π8連接。第五電容器C8的一個電極與開關s5和s8連接。第六電容器C7的一個電極與開 關s3和s6連接。第五電容器C8的另一電極和第六電容器C7的另一電極在節點n4處相 互連接，並且均經由節點η4與開關s4和s7連接。包含開關s6和s8的第二開關組與第二時鐘信號CLK2同步地將第五電容器C8的 一個電極和第六電容器C7的一個電極連接到偏壓產生電路101 (參見圖1)。通過該操作， 第五電容器C8的一個電極和第六電容器C7的一個電極被供給用作CMFB操作基準信號的 共用電平基準信號Vcm。包含開關s3和s5的第一開關組與第一時鐘信號CLKl同步地將第一電容器C6的 一個電極連接到第五電容器C8的一個電極，並且將第二電容器C5的一個電極連接到第六 電容器C7的一個電極。通過該操作，共用電平基準信號Vcm被傳送到第一電容器C6的一個電極和第二電容器C5的一個電極。結果，第一電容器C6和第二電容器C5產生反饋信號 Vfp,並且將產生的反饋信號Vfp供給到節點n3，所述反饋信號Vfp是這一對的兩個輸出信 號Vop和Von的共模分量相對於共用電平基準信號Vcm的差值。注意，AB類放大器20ni具有與AB類放大器20pi相同的配置，並且，將不給出對 AB類放大器20ni的描述。如圖3中的括號所指示的，包含開關S3和s5的第一開關組可以與第二時鐘信號 CLK2同步地被接通，包含開關s6和s8的第二開關組可以與第一時鐘信號CLKl同步地被 接通。在這種情況下，在第一時鐘信號CLKl處於H電平的時段期間，開關s7被接通，在第 二時鐘信號CLK2處於H電平的時段期間，開關s4被接通。第二部分1052與第二時鐘信號 CLK2同步地向電容器C4的基準電極E42供給調整後的第二基準信號。即，調整器22pi與 第二時鐘信號CLK2同步地產生第二信號，並且將產生的第二信號傳送到NMOS電晶體M4的 柵極，所述第二信號是中間信號Vap相對於第二偏壓Vbias2和反饋信號Vfp的差值。以下將詳細說明根據本發明的第一實施例的全差分放大器電路200i中的CMFB操 作。在第二時鐘信號CLK2處於H電平的時段Φ 2期間，電壓Vcm-Vbias2經由開關s6 s8 被存儲在電容器C7和C8中。在第一時鐘信號CLKl處於H電平的時段Φ 1期間，從這些電 壓轉換的電荷經由開關s3 s5被再次分配給電容器C5和C6。作為多次的這種迭代序列 的結果，輸出信號Von和Vop的中間點電位變得幾乎等於共用電平基準信號Vcm，並且，節 點n3的電位變得幾乎等於節點n4的電位。由此，穩態的NMOS電晶體Μ4的漏極電流取由 第二基準信號確定的值。在時段φ 1期間，PMOS電晶體Μ3經由開關si使其柵極通過用作第一基準信號的 第一偏壓Vbiasl被施加偏壓。通過該操作，穩態的PMOS電晶體M3的漏極電流取由用作第 一基準信號的第一偏壓Vbiasl確定的值。由此，適當地設置第一偏壓Vbiasl和第二偏壓 Vbias2使得能夠對於共源階段執行AB類偏壓施加，並且減少穩態中的功耗。在此將考慮輸出Vop和Von的共模電壓由於某種原因而上升的情況。共模電壓的 增量經由第二電容器C5和第一電容器C6被傳送到節點π3。作為替代方案，如圖3中的括 號所指示，包含開關s3和s5的第一開關組與第二時鐘信號CLK2同步地被接通，包含開關 s6和s8的第二開關組與第一時鐘信號CLKl同步地被接通。在這種情況下，共模電壓的增 量經由電容器C5和C7與電容器C6和C8被傳送到節點n3。隨著節點n3的電壓上升，NMOS 電晶體M4的漏極電流上升，因此輸出信號Vop的電位下降。此時，在AB類放大器20ni中 出現相同的現象，因此輸出信號Von的電位下降。以這種方式，隨著輸出信號Vop和Von的 共模分量上升，輸出信號Vop和Von的電位均通過反饋而下降。這種機制由此實現CMFB功 能。並且，當共模分量下降時，相同的機製作用以減小NMOS電晶體M4和M6的漏極電流，並 由此實現CMFB功能。作為對照，將考慮輸出差分信號改變的情況，諸如輸出信號Vop上升Δ V並且輸出 信號Von下降AV的情況。在這種情況下，假定第二電容器C5(或電容器C5和C7)和第一 電容器C6(或電容器C6和C8)具有幾乎相等的電容，那麼節點π3的電位實際上不波動。由 此，NMOS電晶體Μ4的漏極電流保持不變。這同樣適用於AB類放大器20ni，因此NMOS晶體 管M6的漏極電流也保持不變。換句話說，差分輸出信號不經由第二電容器C5、第一電容器 C6、第四電容器C5'和第三電容器C6'影響輸出電壓。
以下，將參照圖4說明根據本發明的第二實施例的全差分放大器電路200j的電路 配置的例子。圖4是示出根據本發明的第二實施例的全差分放大器電路200j的電路配置 的例子的電路圖。以下將主要說明與第一實施例不同的各點。注意，圖4中的由附有後綴 j的附圖標記表示的構成要素與圖1中的由不附有後綴j的附圖標記表示的構成要素相對 應。並且，圖4中的由附有撇號的附圖標記表示的構成要素實際上與由不附有撇號的附圖 標記表示的構成要素相同。如圖4所示，當調整器22p向第一基準節點π7供給反饋信號Vfp時，第一傳送部 分21ρ和第二傳送部分23ρ執行以下的操作。第二偏壓Vbias2被保持在第二基準節點n8 處，作為第二基準信號。第二傳送部分23ρ獲得中間信號Vap相對於第二基準信號的差值， 以與第一時鐘信號CLKl同步地產生第二信號，並且將其傳送到NMOS電晶體Μ4的柵極。第 一傳送部分21ρ在第一基準節點π7處保持通過將反饋信號Vfp加到第一偏壓Vbiasl獲得 的電壓，作為第一基準信號。即，第一傳送部分21ρ接收第一偏壓Vbiasl作為調整之前的 第一基準信號，並且通過使用反饋信號Vfp調整第一偏壓Vbiasl，由此獲得調整後的第一 基準信號。第一傳送部分21p獲得中間信號Vap相對於調整後的第一基準信號的差值，以 產生第一信號。第一傳送部分21p將產生的第一信號傳送到PMOS電晶體M3的柵極。通過 該操作，PMOS電晶體M3和NMOS電晶體M4執行放大操作，使得一對的兩個輸出信號Vop和 Von的共模分量成為基準值(共用電平基準信號Vcm)，以產生並輸出輸出信號Vop。如圖4所示，當調整器22η向第三基準節點η5供給反饋信號Vfn時，第三傳送部 分21η和第四傳送部分23η執行以下的操作。第四偏壓Vbias2'被保持在第四基準節點 n6處，作為第四基準信號。第四傳送部分23η獲得中間信號Van相對於第四基準信號的差 值，以與第一時鐘信號CLKl同步地產生第四信號，並且將其傳送到NMOS電晶體M6的柵極。 第三傳送部分21η在第三基準節點π5處保持通過將反饋信號Vfn加到第三偏壓Vbiasl 『 獲得的電壓，作為第三基準信號。即，第三傳送部分21η接收第三偏壓Vbiasl'作為調整之 前的第三基準信號，並且通過使用反饋信號Vfn調整第三偏壓Vbiasl 『，由此獲得調整後 的第三基準信號。第三傳送部分21η獲得中間信號Van相對於調整後的第三基準信號的差 值，以產生第三信號。第三傳送部分21η將產生的第三信號傳送到PMOS電晶體Μ5的柵極。 通過該操作，PMOS電晶體Μ5和NMOS電晶體Μ6執行放大操作，使得這一對的兩個輸出信號 Vop和Von的共模分量成為基準值(共用電平基準信號Vcm)，以產生並輸出輸出信號Von。全差分放大器電路200j包含兩個AB類放大器20pj和20nj。AB類放大器20pj包 含第一傳送部分21pj和調整器22pj。調整器22pj向第一基準節點n7供給反饋信號Vfp。 調整器22pj包含CMFB電路107j。CMFB電路107j與第一時鐘信號CLKl同步地向第一基 準節點n7供給反饋信號Vfp。電容器C3的基準電極E32經由第一基準節點n7接收反饋 信號Vfp。通過該操作，電容器C3與第一時鐘信號CLKl同步地產生第一信號，所述第一信 號是中間信號Vap相對於調整後的第一基準信號的差值，所述調整後的第一基準信號是通 過將反饋信號Vfp加到用作調整之前的第一基準信號的第一偏壓Vbiasl而獲得的。此時， 電容器C3的信號電極E31被供給中間信號Vap。電容器C3將產生的第一信號傳送到PMOS 電晶體M3的柵極。由此，在PMOS電晶體M3和M5的漏極電流變化時，輸出信號Vop和Von 的共用電平基準信號Vcm的波動被抑制。如上述的實施例和例子所示，通過CMFB電路供給的反饋信號的反饋目的地可被設為共源的NMOS電晶體和PMOS電晶體中的任一個的柵極。即使當由兩個AB類放大器20pj 和20nj中的CMFB電路供給的反饋信號的反饋目的地中的一個被設為NMOS電晶體的柵極 並且另一個被設為PMOS電晶體的柵極時，也可獲得CMFB效果。圖5示出應用根據本發明的全差分放大器電路200的S/H應用的一個例子。圖5 是示出應用根據本發明的實施例的全差分放大器電路200的S/H應用的電路圖。圖5中的OTA 200與根據本發明的全差分放大器電路對應。注意，時鐘信號CLK3 和CLK4是在與圖2所示的時段Φ 1和Φ 2幾乎一致的時段Φ3和Φ 4期間變為H電平的 兩相非重疊時鐘。附圖標記Vl表示輸入到OTA 200的任意設定的共模電壓。以下將說明該電路的操作。在時段Φ3期間，經由開關s218和s211在電容器C201 中對輸入Vin_p和任意電壓Vl之間的差分電壓進行採樣。並且，經由開關s219和s212在 電容器C202中對輸入所述任意電壓Vl之間的差分電壓進行採樣。同時，經由開 關s213和開關s211在電容器C203中對任意電壓V2和所述任意電壓Vl之間的差分電壓 進行採樣。並且，經由開關s216和開關s212在電容器C204中對任意電壓V3和所述任意 電壓Vl之間的差分電壓進行採樣。0TA200進入採樣狀態。在時段小4期間，開關8217、8214和8215短路。由於OTA輸入Vinn和Vinp假想 地短路，因此，在時段Φ 3中存儲在電容器C201和C202中的電荷分別被傳送到電容器C203 和C204，並且，OTA 200變為保持狀態。雖然已參照示例性實施例描述了本發明，但應理解，本發明不限於公開的示例性 實施例。以下的權利要求的範圍應被賦予最寬的解釋以包含所有這些變更方式和等同的結 構和功能。
權利要求
一種全差分放大器電路，包含差分放大器，其被配置為差分放大用作輸入差分對的第一輸入信號和第二輸入信號，以產生一對第一中間信號和第二中間信號；第一AB類放大器，其被配置為放大第一中間信號，以產生第一輸出信號；以及第二AB類放大器，其被配置為放大第二中間信號，以產生第二輸出信號，其中，第一輸出信號和第二輸出信號用作輸出差分對，第一AB類放大器以由第一反饋信號調整的基準電壓為基準放大第一中間信號，所述第一反饋信號是第一輸出信號和第二輸出信號的共模分量，以及第二AB類放大器以由第二反饋信號調整的基準電壓為基準放大第二中間信號，所述第二反饋信號是第一輸出信號和第二輸出信號的共模分量。
2.根據權利要求1所述的全差分放大器電路，其中 所述第一 AB類放大器包含第一 PMOS電晶體，其具有與電源電位連接的源極，並且被配置為從其漏極輸出第一輸 出信號；第一 NMOS電晶體，其具有與接地電位連接的源極和與第一 PMOS電晶體的漏極連接的 漏極；第一傳送部分，其被配置為向第一 PMOS電晶體的柵極傳送第一信號，所述第一信號是 第一中間信號相對於第一基準信號的差值；第二傳送部分，其被配置為向第一 NMOS電晶體的柵極傳送第二信號，所述第二信號是 第一中間信號相對於第二基準信號的差值；以及第一調整器，其被配置為接收第一輸出信號和第二輸出信號，並且通過使用第一反饋 信號調整第一基準信號和第二基準信號中的一個，以及 所述第二 AB類放大器包含第二 PMOS電晶體，其具有與電源電位連接的源極，並且被配置為從其漏極輸出第二輸 出信號；第二 NMOS電晶體，其具有與接地電位連接的源極和與第二 PMOS電晶體的漏極連接的 漏極；第三傳送部分，其被配置為向第二 PMOS電晶體的柵極傳送第三信號，所述第三信號是 第二中間信號相對於第三基準信號的差值；第四傳送部分，其被配置為向第二 NMOS電晶體的柵極傳送第四信號，所述第四信號是 第二中間信號相對於第四基準信號的差值；以及第二調整器，其被配置為接收第一輸出信號和第二輸出信號，並且通過使用第二反饋 信號調整第三基準信號和第四基準信號中的一個。
3.根據權利要求2所述的全差分放大器電路，其中， 所述第一調整器包含第一電容器，其被配置為在其一個電極處接收第一輸出信號；以及 第二電容器，其被配置為在其一個電極處接收第二輸出信號，第一電容器的另一電極和第二電容器的另一電極相互連接，並且均連接到要保持第一 基準信號和第二基準信號中的一個的節點，所述第二調整器包含第三電容器，其被配置為在其一個電極處接收第一輸出信號；以及 第四電容器，其被配置為在其一個電極處接收第二輸出信號，以及， 第三電容器的另一電極和第四電容器的另一電極相互連接，並且均連接到要保持第三 基準信號和第四基準信號中的一個的節點。
4.根據權利要求3所述的全差分放大器電路，其中， 所述第一調整器包含第五電容器，其被配置為在第一中間信號被採樣的時段期間與第一電容器並聯連接；以及第六電容器，其被配置為在第一中間信號被採樣的時段期間與第二電容器並聯連接， 第五電容器的一個電極和第六電容器的一個電極相互連接，並且均在第一中間信號被 保持的時段期間連接到被供給第一基準信號的節點和被供給第二基準信號的節點中的一 個，第五電容器的另一電極和第六電容器的另一電極在第一中間信號被保持的時段期間 與共用電平基準信號連接，所述共用電平基準信號被設為使第一輸出信號和第二輸出信號 的共用電平與目標值匹配， 所述第二調整器包含第七電容器，其被配置為在第二中間信號被採樣的時段期間與第三電容器並聯連接；以及第八電容器，其被配置為在第二中間信號被採樣的時段期間與第四電容器並聯連接； 第七電容器的一個電極和第八電容器的一個電極相互連接，並且均在第二中間信號被 保持的時段期間連接到被供給第三基準信號的節點和被供給第四基準信號的節點中的一 個，以及第七電容器的另一電極和第八電容器的另一電極在第二中間信號被保持的時段期間 與所述共用電平基準信號連接。
5.根據權利要求3所述的全差分放大器電路，其中 所述第一調整器包含第五電容器，其被配置為在第一中間信號被保持的時段期間與第一電容器並聯連接；以及第六電容器，其被配置為在第一中間信號被保持的時段期間與第二電容器並聯連接， 第五電容器的一個電極和第六電容器的一個電極相互連接，並且均在第一中間信號被 採樣的時段期間連接到被供給第一基準信號的節點和被供給第二基準信號的節點中的一 個，第五電容器的另一電極和第六電容器的另一電極在第一中間信號被採樣的時段期間 與共用電平基準信號連接，所述共用電平基準信號被設為使第一輸出信號和第二輸出信號 的共用電平與目標值匹配， 所述第二調整器包含第七電容器，其被配置為在第二中間信號被保持的時段期間與第三電容器並聯連接；以及第八電容器，其被配置為在第二中間信號被保持的時段期間與第四電容器並聯連接； 第七電容器的一個電極和第八電容器的一個電極在第二中間信號被採樣的時段期間 連接到被供給第三基準信號的節點和被供給第四基準信號的節點中的一個，以及 第七電容器的另一電極和第八電容器的另一電極在第二中間信號被採樣的時段期間 與所述共用電平基準信號連接。
全文摘要
一種全差分放大器電路，包含差分放大器，被配置為差分放大用作輸入差分對的第一和第二輸入信號，以產生一對第一和第二中間信號；第一和第二AB類放大器，被配置為放大第一和第二中間信號，以產生第一和第二輸出信號，其中，第一和第二輸出信號用作輸出差分對，第一AB類放大器以由第一反饋信號調整的基準電壓為基準放大第一中間信號，所述第一反饋信號是第一輸出信號和第二輸出信號的共模分量，以及第二AB類放大器以由第二反饋信號調整的基準電壓為基準放大第二中間信號，所述第二反饋信號是第一輸出信號和第二輸出信號的共模分量。
文檔編號H03F1/02GK101888217SQ20101018086
公開日2010年11月17日 申請日期2010年5月14日 優先權日2009年5月15日
發明者磯田尚希 申請人:佳能株式會社