一種能自適應載波波形的調製解調系統的製作方法

2023-12-04 12:11:16 2

本發明涉及nfc(nearfieldcommunication，近距離無線通信)技術和移動網際網路技術領域，具體涉及一種能自適應載波波形的調製解調系統。

背景技術：

nfc技術，最早是在2002年由荷蘭飛利浦和日本索尼公司共同開發，由諾基亞和索尼等著名廠商聯合主推的一種近距離非接觸式識別和互聯技術，由原有的13.56mhz非接觸式射頻識別(radiofrequencyidentification，rfid)技術和無線互聯技術整合rfid讀寫器、rfid標籤和點對點通信功能演變而來，能與兼容設備在短距離內進行識別和數據交換。

近年來，移動網際網路發展迅猛，以智慧型手機為代表的行動裝置，因其攜帶方便，應用擴展靈活多樣等特點，成為人們越來越重要的信息終端。行動裝置對近距離互聯技術的需求使得nfc技術找到了它適合的應用平臺。

nfc技術在國外已經被炒得火熱，儘管很多手機已經集成了nfc功能，但是並沒有經過完善的測試，這就導致在使用過程中有很多的不確定性，nfc微小的差異在實際應用中會產生較大的性能偏差。而許多廠商的不測試、不完善測試導致了實際應用推廣的難度。而且由於應用場景不同，生產廠家、生產技術的參差不齊和技術標準不同等原因，現在流通的nfc標籤並不能達到統一的標準，其中最明顯的即各類nfc標籤進行數據調製的載波波形不一，據試驗測試，以正弦波、方波兩種最為常見。

這些問題直接導致了現有的nfc測試儀器有與某些nfc標籤的不兼容、不匹配、終端標準不一等問題，以至於無法進行正確的測試。

技術實現要素：

為了解決現有的nfc測試儀器無法正確測試的問題，本發明基於fpga(field－programmablegatearray，現場可編程門陣列)提出了一種能自適應載波波形的調製解調系統。

本發明提供的調製解調系統，採用fpga實現，包括調製鏈路和解調鏈路。

所述調製鏈路包括：載波恢復模塊、幀封裝模塊和編碼模塊。

場上的載波輸入fpga，經過載波恢復模塊得到與載波同頻同相的時鐘信號，之後把時鐘信號傳給編碼模塊；fpga將arm(advancedriscmachines，精簡指令晶片)傳來的數據通過幀封裝模塊封裝成幀後傳給編碼模塊；編碼模塊得到時鐘和成幀的數據後完成編碼，編碼後的波形經過乘法器和載波調製到一起。

所述解調鏈路包括：方波化模塊、信號自動識別模塊、載波頻率測量模塊和字節封裝模塊。

模擬信號經過採樣後得到離散的數位訊號，離散的數位訊號進入fpga之後進入方波化模塊，經過判決，將離散的數位訊號轉化為連續的數位訊號輸出；連續的數位訊號進入信號自動識別模塊，識別出信號的制式、速率和通信的方向，之後改寫相應的寄存器，再把輸入寄存器的值輸出給字節封裝模塊。

同時，進入fpga的離散的數位訊號進入載波頻率測量模塊，測量出數位訊號的頻率，之後改寫相應的寄存器，然後把輸入寄存器的值輸出給字節封裝模塊。

字節封裝模塊整合兩路輸入寄存器的值，再將兩路輸入寄存器的值重新整合封裝成既定的4個字節形式。

arm等主控設備和模擬前端等設備與本發明所述的一種可自適應載波波形的調製解調系統採用接口連接，能更好的實現各部分之間的獨立性。

本發明的優點與積極效果在於：

1)本發明基於fpga改進了傳統的依賴數學運算的解調方式，因fpga內部不同邏輯塊可並行執行，可同時處理不同事務，具有很高的執行效率的優點，可負責大量的數據運算及實時處理，所以本發明採用同步採樣的方式進行數據解調，減小了因載波波形差異和噪聲等因素對該測試儀表準確性的影響。

2)本發明實現的一個可用於自適應nfc測試儀表的調製解調系統及其方法，確保了測試儀表可用來測試現有的各類nfc標籤，如公交卡、手機內嵌入的nfc標籤等的物理性能。

3)本發明實現了nfc模擬射頻性能測試技術，為解決不同nfc終端和pos機之間的兼容性問題了提供測試平臺，從而有效地解決了現有測試儀表的兼容與匹配問題。

附圖說明

圖1是14443-a協議下調製鏈路發送數據鏈路的設計方案示意圖；

圖2是14443-a協議下傳統的解調方式示意圖；

圖3是本發明在14443-a協議下改進後的解調方式示意圖；

圖4是本發明調製解調系統的功能設計框圖；

圖5是載波為正弦波時傳統的解調系統的解調結果；

圖6是載波為方波時傳統的解調系統的解調結果；

圖7是應用本發明的解調鏈路方案對載波的解調結果。

具體實施方式

下面將結合附圖和具體實施例對本發明作進一步的詳細說明。

本發明提出的一種能自適應載波波形的調製解調系統，按功能可分為調製鏈路與解調鏈路兩部分，調製鏈路由fpga編碼調製與前端模擬調製電路組成；解調鏈路由fpga編碼解調與前端模擬解調電路組成。本發明中對前端模擬電路的設計方案不作詳細介紹。

調製鏈路一方面接收控制指令，將控制指令映射成具體的可被前端模擬調製電路識別的指令；另一方面接收數據，將接收的具體數據按照相應的協議進行調製。本調製鏈路採用fpga實現，具體包括：載波恢復模塊、幀封裝模塊和編碼模塊。

實現原理為：場上的載波輸入fpga，經過載波恢復模塊得到與載波同頻同相的時鐘信號，之後把時鐘信號傳給編碼模塊；fpga收到arm傳來的數據後，通過幀封裝模塊封裝成幀後也傳給編碼模塊；編碼模塊得到時鐘信號和成幀的數據後完成編碼，編碼後的波形經過乘法器和載波調製到一起。

解調鏈路的主要功能是接收前端模擬解調電路傳來的信號，將其解調並存儲轉發至邏輯控制部分進行後續的處理。解調鏈路採用fpga實現，具體包括：方波化模塊，信號自動識別模塊，載波頻率測量模塊和字節封裝模塊。

實現原理為：前端模擬電路輸出的模擬信號經過採樣後得到離散的數位訊號，離散的數位訊號進入fpga，一方面首先進入方波化模塊，經過判決，將離散的數位訊號轉化為連續的數位訊號輸出；之後進入信號自動識別模塊，識別出是何種制式、何種速率、通信的方向，之後改寫相應的寄存器，在寄存器中輸入信號的制式、速率和通信方向的值，再把輸入寄存器的值輸出給字節封裝模塊。另一方面，進入fpga的數位訊號進入載波頻率測量模塊，測量出數位訊號頻率，之後改寫相應的寄存器，在寄存器中輸入數位訊號頻率的值，然後將輸入寄存器的值輸出給字節封裝模塊。字節封裝模塊整合兩路輸入寄存器的值再重新整合封裝成既定的4個字節形式。

下面將以nfc協議中的iso/ieci4443-a協議為例，基於fpga的控制設計，對本發明的技術方案進行詳細的說明。

以iso/ieci4443-a協議為例，在調製鏈路中，pcd(proximitycouplingdevice，近程耦合設備)發送的數據為ask(幅移鍵控)調製，載波頻率為fc，編碼方式為修正的米勒碼(modifiedmiller)編碼。

在調製鏈路中發送數據鏈路的設計方案，如圖1所示，具體為：arm發送數據部分分為兩路控制載波產生，其中一路為arm發送控制指令，選擇相應的脈衝映射機制，映射機制從控制指令選擇出具體的指令，然後發送到dds(directdigitalsynthesizer，直接數字式頻率合成器)配置電磁場，產生載波。

另一路為arm發送具體的數據信息，經過奇偶校驗保證具體數據的傳輸正確，發送的串行數據經過串並轉換得到10位的並行數據，將並行數據存儲到fifo(firstinfirstout，先入先出隊列)中，將數據封裝成幀，封裝成幀的數據傳輸到編碼模塊。

在編碼模塊中對時鐘和封裝成幀的數據進行modifiedmiller編碼，輸入到dac(digitaltoanalogconverter，模數轉換器)後生成基帶信號。最終將產生的基帶信號輸入乘法器和載波進行調製，調製後得到的輸出信號發送至模擬發射部分。

完成上述調製過程後，pcd接收數據鏈路的主要功能為將picc(proximitycardorobject，近程卡片)返回的數據根據其協議進行解析，將協議解析後的數據交給arm進行後續處理。

pcd接收數據鏈路的工作原理為：將adc(analogtodigitalconverter，數模轉換器)採集的數據經包絡檢波後，使用中值判決的方法進行初步判決，經過adc轉換、同步採樣、解調及解碼、校驗、成幀和存儲，最後將該數據傳送到arm做後續處理。

以iso/iec14443-a協議為例，當前端模擬電路發出的數據速率為fc/128時，picc接收到此數據信號後，picc返回的發送數據為副載波調製，調製方式為ook(on-offkeying，二進位啟閉鍵控調製)，副載波頻率為fc/16，編碼方式為曼徹斯特(manchester)編碼，對解碼後的數據交給arm進行後續處理。

傳統的解調方式如圖2所示，將前端模擬電路輸出的模擬信號經過高通濾波器得到副載波，對此副載波進行hilbert變換，然後求絕對值取平均，最後進行判決和位同步。完成解調後對發出的數據信號進行校驗，然後繼續協議解析和數據存儲轉發。

經實驗可知傳統的解調方式對副載波波形要求較高，當副載波為正弦波，且噪聲比較小，波形失真小時，解調效果最佳。

而實際測試可知，現存的picc的調製方式的載波波形並不統一，副載波波形有正弦波和方波兩種方式，而且當噪聲比較大時，波形會嚴重失真，這種情況下，傳統的解調方式的解調正確率非常低。因此，本發明的調製解調系統方案對傳統的解調方式進行了改進，以同步採樣判決的方式代替數學運算，使解調的成功率在極大程度上有了提高，解決了波形失真及波形為非正弦波情況下解調效果不好的問題。

如圖3所示，在本發明改進的解調方法下，解調的過程為：對前端模擬電路輸出的模擬信號進行判決，通過載波同步得到與模擬信號同頻同相的時鐘信號。前端模擬電路輸出的模擬信號通過包絡檢波得到包絡信號，然後對包絡信號進行採樣，得到離散的數位訊號及數據信息，fpga將採樣後得到的數據存入固定長度為m的移位寄存器，移位寄存器中只保留最新得到的m個數據，較早的數據移出移位寄存器；然後，計算移位寄存器裡的m個數據的均值av，將av作為判決門限對採樣的包絡信號進行判決，判決完之後即可得到0/1比特流數據。對比特流數據利用時鐘信號進行位同步，再進行解碼，得到解調之後的基帶信號。對得到的基帶信號進行校驗，若沒有出錯則進行協議解析。協議解析之後得到的有效數據存入fifo，通過串口發送給下一級。

本發明改進的解調方法中，將數學運算改為同步採樣的方式，首先，將模擬前端發出的模擬信號進行模數轉換，將數據位數降低，不僅可以大大縮減運算量，而且擺脫了波形不定及波形失真的影響。其次，採用同步採樣的方式，不僅可以簡略解調步驟，而且可以打破解調與解碼的界限，實現解調的同時也完成解碼。

本發明調製解調系統主要完成射頻信號的收發，確保無線信號的傳輸性能，其性能直接影響到該調製解調系統的性能。天線按照nfc所採用的無線頻段專門設計，可以適配12.56m到13.56m的無線信號。

本發明的一種能自適應載波波形的調製解調系統的功能設施框圖，如圖4所示，調製解調系統的工作流程為：fpga一方面將控制指令進行映射並配置電磁場，完成對載波的配置；另一方面將要傳輸的數據進行轉換，完成對數據的基帶編碼，生成基帶信號。在模擬乘法器模塊，完成基帶信號的ask調製；然後，將調製後的信號通過一級放大以及功放驅動的進一步放大後，通過天線發送出去。

將從天線取下來的模擬信號通過包絡檢波之後，獲取包絡信號，然後，通過adc以某頻率進行採樣，採樣後送到fpga進行解調。

採用傳統的調製解調方式下當載波波形為正弦波時，仿真結果如圖5所示。採用傳統的調製解調方式下當載波波形為方波時，仿真結果如圖6所示。其中，mod_data信號為解調部分輸入信號，hilbert_rq與hilbert_iq為希爾伯特變換後的信號，out_abs為求絕對值加和後數據，out_lpf為低通濾波後數據，result_judge為解調後數據。由圖5和圖6的比較可知，當載波波形不確定，或者由於幹擾載波有比較大的偏差時，傳統的解調系統並不能進行準確解調。

採用本發明的同步採樣的方式進行解調，得到的解調結果如圖7所示。其中，input_data是輸入信號，jude是判決後的信號，result_fulbit是解調得到的基帶信號，mch_code是曼徹斯特解碼後的信號。由於採用同步採樣和平均求取判決值，因此執行效率明顯提高，屏蔽了載波波形的幹擾，有效地解決了現有測試儀表的兼容與匹配問題，提高了測試儀表的準確性。