一種高精度柵源跟隨採樣開關的製作方法

2023-10-04 21:12:19 2

專利名稱：一種高精度柵源跟隨採樣開關的製作方法
技術領域：
本發明涉及利用柵源跟隨技術的採樣開關，特別是用於採樣保持電路的一種高精度柵源 跟隨採樣開關設計方法及其開關電路，屬於開關電容電路設計的技術領域。
背景技術：
在採樣保持電路中，採樣開關(採用M0S管)的性能決定了信號的採樣精度和輸入帶寬。 MOS管開關導通時的導通電阻與其柵源電壓有關，當輸入信號變化時，柵源電壓隨之變化，導 通電阻的不穩定會弓l起信號的非線性失真。為了克服M0S開關導通電阻的非線性，常常採用 柵源跟隨技術(Bootstrap)結構。但在圖1常規柵源跟隨技術開關中，當存儲在電容C3上的 電荷對G點充電時，有一部分電荷將分配到該路徑的寄生電容上，降低了開關MN8的柵源提 升電壓。提高C3的容值，可以提高採樣開關MN8的柵端和源端的電壓，但是更大的C3也加 大了採樣保持器模擬輸入的視在電容，減小了採樣保持器的輸入帶寬。

發明內容
技術問題本發明的目的在於解決上述現有技術中存在的問題，提出了一種高精度柵源 跟隨採樣開關電路，可有效降低採樣開關管柵極的寄生電容，從而提高採樣開關管的柵源提 升電壓。
技術方案為解決上述技術問題，本發明是通過以下技術方案實現的通過增加驅動電 路，避免了SHA的運放直接驅動柵壓導通開關電路中的電容，從而通過提高存儲電壓電容容 值，就可以提高採樣開關的柵端和源端的電壓，減小MOS開關的導通電阻。
本發明的高精度柵源跟隨採樣開關結構為
a. 第一NMOS管、第二NMOS管和第一電容、第二電容構成的時鐘倍乘電路兩個相同的 NM0S管組成的交叉耦合對管的漏極接電源電壓，源極分別接第一電容、第二電容的上極板， 第一電容、第二電容的下極板分別接兩相非交疊時鐘，第一電容的上極板接第一NMOS管的源 端，第一電容的下極板接時鐘信號的非交疊信號，第二電容的上極板接第二NMOS管的源端， 第二電容的下極板接時鐘信號；
b. 第三NM0S管、第五NM0S管、第七NM0S管、第八NM0S管、第十NMOS管、第i^一 NM0S 管、第十二順0S管、第四PM0S管、第六PM0S管、第九PMOS管第三電容構成的柵壓導通開 關第三NMOS管的柵極接時鐘倍乘電路的輸出信號，漏極接電源電壓，源極接第三電容的 上極板，第三電容的下極板接第十NMOS管的漏極，第十NMOS管的柵極接時鐘信號的非交疊 信號，源極接地；第三電容的上極板還接第九PMOS管的源極，柵極同時接第六PMOS管、第 五NMOS管的源極和第四PMOS管的漏極，第九PM0S管的襯底與源極相連，第四PM0S管的柵 極和第五NM0S管的柵極接時鐘信號，第四PM0S管的源極接電源電壓，第三電容的下極板同 時接第五NM0S管的源極，第六PM0S管的漏極以及第十一 NMOS管的漏極，第六PM0S管的柵極接時鐘信號的非交疊信號，第九PMOS管的漏極與第十一 NMOS管的柵極和第十二 NMOS管的 柵極相連，第十一 NMOS管的源極和第十二 NMOS管的源極接採樣輸入信號，第十二NMOS管的 漏極接輸出信號，第九PMOS魯的漏極與第七NMOS管的漏極相連；第七NMOS管的柵極接電源 電壓，源極接第八NMOS管的漏極；第十二MOS管的柵極接時鐘信號的非交疊信號，源極接地。
柵壓導通開關電路中的第十一 NMOS管用一個CMOS傳輸門替代，CMOS傳輸門輸入端接驅動 電路的輸出，CMOS傳輸門輸出端接柵壓導通開關電路中第三電容的下極板；在柵壓導通開關 電路中增加第十三PMOS管，第十三PMOS管的柵極接時鐘信號的非交疊信號，源極接電源電 壓，漏極接第八NMOS管的源極；
所述的驅動電路包括第十四順OS管、第十五NMOS管、第十六NMOS管、第一電流源、第 二電流源、第三電流源、第三傳輸門和第四電容；第一電流源上端接電源電壓，下端接第十 五NMOS管的漏極及第十四NMOS管的柵極和漏極，第十五NMOS管的柵極接時鐘信號的非交疊 信號，源極接第四電容的上極板和第十六NMOS管的柵極；第十四NMOS管的源極接第二電流 源的上端及第三傳輸門的C端，第二電流源的下端接地，第三傳輸門的控制端接時鐘信號和 非交疊信號時鐘信號，第三傳輸門的輸入端為驅動電路的輸入，同時接第四電容的下極板； 第十六NMOS管的漏極接電源電壓，源極為驅動電路輸出同時接第三電流源的上端，第三電流 源下端接地。
有益效果採用驅動電路後，SHA的負載由驅動電路中較小的電容提供，避免了柵壓導通 開關電路中較大的電容。CMOS傳輸門替代柵壓導通開關電路中的第四個NMOS管，降低了環路 上的寄生電容，從而減少了分配到寄生電容上的電荷，有效地提高了採樣開關管的柵源提升 電壓，減小MOS開關的導通電阻。


圖1是本發明的柵源跟隨技術開關電路。 圖2是常規驅動電路的仿真結果。 圖3是本發明Bootstrap開關柵壓仿真結果。 圖4是本發明Bootstrap開關的輸出頻譜。
具體實施例方式
下面結合附圖與具體實施方式
對本發明作進一步詳細描述。
柵源跟隨技術(Bootstrap)開關電路，包括時鐘倍乘電路、柵壓導通開關和柵源跟隨採樣 開關三部分電路。a.第一 NM0S管M1、第二NM0S管M2和第一電容C1、第二電容C2構成的 時鐘倍乘電路兩個相同的NMOS管組成的交叉耦合對管的漏極接電源電壓，源極分別接第一 電容C1、第二電容C2的上極板，第一電容C1、第二電容C2的下極板分別接兩相非交疊時鐘 -ls,《，第一電容Cl的上極板接第一 NMOS管Ml的源端，第一電容CI的下極板接時鐘信號 的非交疊信號^a ，第二電容C2的上極板接第二 NMOS管M2的源端，第二電容C2的下極板接 時鐘信號^;
b.第三NM0S管M3、第五NM0S管M5、第七NM0S管M7、第八NM0S管M8、第十NMOS管 MIO、第i^一 NMOS管Mll、第十二 NMOS管M12、第四PMOS管M4、第六PMOS管鵬、第九PMOS 管M9第三電容C3構成的柵壓導通開關第三NMOS管M3的柵極接時鐘倍乘電路的輸出信號， 漏極接電源電壓，源極接第三電容C3的上極板，第三電容C3的下極板接第十順0S管MIO的漏極，第十NM0S管MIO的柵極接時鐘信號的非交疊信號殺e ，源極接地；第三電容C3的上極 板還接第九PM0S管M9的源極，柵極同時接第六PM0S管M6、第五NM0S管M5的源極和第四 PM0S管M4的漏極，第九PM0S管M9的襯底與源極相連，第四PM0S管M4的柵極和第五NM0S 管M5的柵極接時鐘信號論，第四PM0S管M4的源極接電源電壓，第三電容C3的下極板同時 接第五NMOS管M5的源極，第六PMOS管M6的漏極以及第H^— NMOS管Mil的漏極，第六PMOS 管M6的柵極接時鐘信號的非交疊信號《s ,第九PMOS管M9的漏極與第十一 NM0S管Mil的柵 極和第十二 NM0S管M12的柵極相連，第十一 NMOS管Mil的源極和第十二 NMOS管M12的源極 接採樣輸入信號Vin，第十二 NMOS管M12的漏極接輸出信號Vout，第九PMOS管M9的漏極與 第七NM0S管M7的漏極相連；第七NM0S管M7的柵極接電源電壓，源極接第八NMOS管M8的 漏極；第十二 MOS管M12的柵極接時鐘信號的非交疊信號論s ,源極接地。
其中，電壓倍乘電路，在保持相時(A為低電平)給第三電容C3充電至VDD。《8這時第 四PM0S管M4管導通，第九PMOS管lfo管關斷；同時第八NMOS管Ma管導通，採樣管，第十二 NMOS管Ml2的柵極接地，採樣管關斷。在採樣相時第十NMOS管Mw管關斷，第十一NMOS管M 管導通，同時第四PM0S管M4管關斷，第五NMOS管Ms、第六PMOS管Me管導通。G點信號是電 路提供的柵極跟隨電壓，因此第十一 NMOS管Mu管有良好的線性。理論上，M9管的柵極和源 極的電壓差為VDD，因此G點信號與輸入信號Vin的電壓差為VDD，這使釆樣管第十二 MOS管 M,2的柵源電壓保持一個很大且恆定的值，保證了採樣管的線性和較小的電阻。第七NMOS管 M7管的作用是保證電路的可靠性，防止第八NMOS管M8管承受較大的電壓。
柵壓導通開關電路中的第十一 NMOS管Mil用一個CMOS傳輸門T2替代，CMOS傳輸門T2 輸入端接驅動電路DRI的輸出Vbuff ， CMOS傳輸門T2輸出端B接柵壓導通開關電路中第三 電容C3的下極板；在柵壓導通開關電路中增加第十三PMOS管M13,第十三PMOS管M13的柵 極接時鐘信號的非交疊信號《B ，源極接電源電壓，漏極接第八NMOS管M8的源極；
所述的驅動電路DRI包括第十四NMOS管M14、第十五NM0S管M15、第十六NM0S管M16、 第一電流源Il、第二電流源I2、第三電流源I3、第三傳輸門T3和第四電容C4;第一電流源 II上端接電源電壓，下端接第十五NMOS管M15的漏極及第十四NMOS管M14的柵極和漏極， 第十五NMOS管M15的柵極接時鐘信號的非交疊信號^s ,源極接第四電容C4的上極板和第十 六NMOS管M16的柵極；第十四NMOS管M14的源極接第二電流源12的上端及第三傳輸門T3 的C端，第二電流源12的下端接地，第三傳輸門T3的控制端接時鐘信號和非交疊信號時鐘 信號，第三傳輸門T3的輸入端為驅動電路的輸入Vin，同時接第四電容C4的下極板；第十六 NM0S管M16的漏極接電源電壓，源極為驅動電路輸出Vbuff同時接第三電流源I3的上端， 第三電流源I3的下端接地。
實際電路中G點有較大的寄生電容，G點提供的柵源提升電壓會有所損失,為了減小這種 損失，可以提高第三電容C3的電容值。為了避免由SHA的運放直接驅動第三電容C3電容，本 設計中採用如圖1中含驅動的Bootstrap電路，相應的Bootstrap電路也作了改動。
驅動電路中，第十六NM0S管M,6的寬長比為第十四NM0S管M"的8倍，並且電流鏡為相 應的支路提供的電流比例為8:1,因此保證第十六NM0S管M,6和第十四NM0S管M"的柵源電壓 相等。在保持相時，驅動電路中第十五NM0S管M,5管和CM0S互補管T3導通，第四電容G上的 電壓為第十四NM0S管M,4的柵源電壓。在採樣相時，第十五NM0S管M!s管和CMOS互補管丁3斷 開，第四電容C4保持第十四NM0S管M,4的柵源電壓V。s，由於第十六NM0S管M,6的柵源電壓與 第十四NMOS管M"相等，因此驅動的輸出電壓Vbuff等於Vin,且可以提供較大的驅動電流。Bootstrap電路也作了改動受柵極跟隨電壓控制的第i^一 NM0S管Mu管改為CMOS互補 管T2，保留第六PM0S管M6、第五NMOS管M5組成的CMOS互補管T,, T,、 T2的輸入均連接Vbuff。 將第十一 NMOS管Mu管改為T2後，G點的寄生電容減小，從而可以得到較大的柵源提升電壓。 第七NMOS管M7的柵源增加第十三PMOS管M,3管，其作用是在採樣相時關斷第七NMOS管117管， 以減小G點的寄生電容。
採用驅動電路後，SHA的負載由較小的第四電容C4提供，避免了較大的第三C3電容。 圖2為常規驅動電路的仿真結果，由於時鐘饋通的存在輸出不能完全跟隨輸入；圖3為本 發明的Bootstrap開關柵壓仿真結果，可以看出在電源電壓3.3V的情況下，本發明的 Bootstrap開關柵壓比常規結構提高，柵源提升電壓更接近電源電壓VDD。
圖4為本發明Bootstrap開關的輸出頻譜。採樣時鐘頻率為80MHz，輸入共模為1. 65V, 擺幅為IV的正弦信號(VPP=1V)，頻率為4. 1796875MHz,負載電容為3pF,做2048個點的FFT， 在5次諧波處出現諧波雜散，信噪失真比(SNDR)為87.53dB，無雜散動態範圍(SFDR)為 101.聽。
本發明的柵源跟隨技術(Bootstrap)開關電路的製作工作，可以通過現有技術的CMOS工藝 實現。
權利要求
1、一種高精度柵源跟隨採樣開關，其特徵在於該採樣開關的結構為a. 第一NMOS管(M1)、第二NMOS管(M2)和第一電容(C1)、第二電容(C2)構成的時鐘倍乘電路兩個相同的NMOS管組成的交叉耦合對管的漏極接電源電壓，源極分別接第一電容(C1)、第二電容(C2)的上極板，第一電容(C1)、第二電容(C2)的下極板分別接兩相非交疊時鐘(φ1B，φ1)，第一電容(C1)的上極板接第一NMOS管(M1)的源端，第一電容(C1)的下極板接時鐘信號的非交疊信號(φ1B)，第二電容(C2)的上極板接第二NMOS管(M2)的源端，第二電容(C2)的下極板接時鐘信號(φ1)；b. 第三NMOS管(M3)、第五NMOS管(M5)、第七NMOS管(M7)、第八NMOS管(M8)、第十NMOS管(M10)、第十一NMOS管(M11)、第十二NMOS管(M12)、第四PMOS管(M4)、第六PMOS管(M6)、第九PMOS管(M9)第三電容(C3)構成的柵壓導通開關第三NMOS管(M3)的柵極接時鐘倍乘電路的輸出信號，漏極接電源電壓，源極接第三電容(C3)的上極板，第三電容(C3)的下極板接第十NMOS管(M10)的漏極，第十NMOS管(M10)的柵極接時鐘信號的非交疊信號(φ1B)，源極接地；第三電容(C3)的上極板還接第九PMOS管(M9)的源極，柵極同時接第六PMOS管(M6)、第五NMOS管(M5)的源極和第四PMOS管(M4)的漏極，第九PMOS管(M9)的襯底與源極相連，第四PMOS管(M4)的柵極和第五NMOS管(M5)的柵極接時鐘信號(φ1)，第四PMOS管(M4)的源極接電源電壓，第三電容(C3)的下極板同時接第五NMOS管(M5)的源極，第六PMOS管(M6)的漏極以及第十一NMOS管(M11)的漏極，第六PMOS管(M6)的柵極接時鐘信號的非交疊信號(φ1B)，第九PMOS管(M9)的漏極與第十一NMOS管(M11)的柵極和第十二NMOS管(M12)的柵極相連，第十一NMOS管(M11)的源極和第十二NMOS管(M12)的源極接採樣輸入信號(Vin)，第十二NMOS管(M12)的漏極接輸出信號(Vout)，第九PMOS管(M9)的漏極與第七NMOS管(M7)的漏極相連；第七NMOS管(M7)的柵極接電源電壓，源極接第八NMOS管(M8)的漏極；第十二MOS管(M12)的柵極接時鐘信號的非交疊信號(φ1B)，源極接地。
2. 根據權利要求1所述的高精度柵源跟隨採樣開關，其特徵在於柵壓導通開關電路中的 第十一NM0S管(Mil)用一個CMOS傳輸門(T2)替代，CM0S傳輸門(T2)輸入端接驅動電路(DRI)的輸出(Vbuff ) ， CM0S傳輸門(T2)輸出端(B)接柵壓導通開關電路中第三電容 (C3)的下極板；在柵壓導通開關電路中增加第十三PMOS管(M13),第十三PM0S管(M13) 的柵極接時鐘信號的非交疊信號(^j)，源極接電源電壓，漏極接第八NMOS管(M8)的源極。
3. 根據權利要求2所述的高精度柵源跟隨採樣開關，其特徵在於所述的驅動電路(DRI) 包括第十四NMOS管(M14)、第十五NM0S管(M15)、第十六NM0S管(M16)、第一電流源(II)、第二電流源(12)、第三電流源(13)、第三傳輸門(T3)和第四電容(C4);第 一電流源(II)上端接電源電壓，下端接第十五NM0S管(M15)的漏極及第十四NM0S管(M14) 的柵極和漏極，第十五NMOS管(M15)的柵極接時鐘信號的非交疊信號(玖s),源極接第四電 容(C4)的上極板和第十六NM0S管(M16)的柵極；第十四NM0S管(M14)的源極接第二電 流源(12)的上端及第三傳輸門(T3)的C端，第二電流源(12)的下端接地，第三傳輸門(T3)的控制端接時鐘信號和非交疊信號時鐘信號，第三傳輸門(T3)的輸入端為驅動電路 的輸入(Vin)，同時接第四電容(C4)的下極板；第十六NM0S管(M16)的漏極接電源電壓， 源極為驅動電路輸出(Vbuff )同時接第三電流源(13)的上端，第三電流源(13)的下端 接地。
全文摘要
一種高精度柵源跟隨採樣開關電路涉及利用柵源跟隨技術的採樣開關，特別是用於採樣保持電路的一種高精度柵源跟隨採樣開關設計方法及其開關電路通過增加驅動電路，避免了SHA的運放直接驅動柵壓導通開關電路中的電容，從而通過提高存儲電壓電容容值，就可以提高採樣開關的柵端和源端的電壓，減小MOS開關的導通電阻，可有效降低採樣開關管柵極的寄生電容，從而提高採樣開關管的柵源提升電壓。
文檔編號H03K17/687GK101546998SQ20091003078
公開日2009年9月30日 申請日期2009年4月15日 優先權日2009年4月15日
發明者吳建輝, 萌 張, 曲子華, 朱賈峰, 紅 李, 湯黎明, 茆邦琴, 淵 袁, 龍善麗 申請人:東南大學