置入散色條於微影工藝的方法與流程

2023-10-05 23:49:54

本發明涉及微影工藝，特別涉及運用散色條的微影工藝。

背景技術：

半導體集成電路產業經歷了指數級成長。集成電路設計以及材料的技術進步，造就了各個世代的集成電路發展，而上述各個世代皆把尺寸縮小，以製造相較於上一個世代而言，體積更小且更複雜的電路。在集成電路演化的過程中，功能密度(functional density)(亦即每單晶片面積所連接的裝置數量)通常隨著工藝可產生的幾何尺寸(亦即最小的元件或線路)縮小而提高。

上述的尺寸縮減過程通常可帶來益處，例如增加製造的效率以及降低相關成本。上述的尺寸縮減亦增加集成電路處理以及製造的複雜度。而為了實現上述的益處，必須要有類似於集成電路在處理以及製造方面的發展。舉例而言，集成電路設計布局的改良即為所需發展。

技術實現要素：

有鑑於此，本發明提供一種置入散色條(scattering bars)於微影工藝(lithography process)的方法，包括接收包括一第一主要部件的一集成電路設計布局；以及置入第一多個散色條於該集成電路設計布局，以形成圍繞於該第一主要部件的一第一環形圖案的散色條，其中該第一主要部件是設置於該第一環形圖案的散色條的一中央部分。

本發明亦提供一種置入散色條於微影工藝的方法，包括接收包括多個主要部件的一集成電路設計布局；以及置入多個散色條於該集成電路設計布局。其中該多個主要部件的每一個主要部件，都被對應的一次群組(subgroup)散色條所圍繞。其中上述每一個次群組散色條皆具備8N個散色條(N是一整數)，其中上述任一個次群組散色條的散色條是沿著一對應的環形而均勻設置，該對應的環形是將該多個主要部件的一對應的主要部件，設置於中央。其中上 述不同的次群組散色條的散色條，是在各自對應的環形中做類似的設置。其中該多個散色條具備介於兩個鄰近散色條之間的一相同中央角度，該相同中央角度的角度值是等於360/8N。

本發明亦提供一種置入散色條於微影工藝的方法，包括接收包括一第一主要部件以及一第二主要部件的一集成電路設計布局，其中該第一主要部件以及該第二主要部件具備相同的一形狀；置入一第一次群組散色條於該集成電路設計布局，其中該第一次群組散色條是沿著一第一環形均勻設置，而該第一主要部件是設置於該第一環形的中央；以及置入一第二次群組散色條於該集成電路設計布局，其中該第二次群組散色條是沿著一第二環形均勻設置，而該第二主要部件是設置於該第二環形的中央。其中該第一次群組散色條以及該第二次群組散色條各自具備8N個散色條(N是一整數)。其中該第一次群組散色條的散色條在該第一環形的設置位置，是類似於該第二次群組散色條的散色條在該第二環形的設置位置。

本發明展現了改良聚焦深度、散色條印出窗口以及降低焦點位移。

附圖說明

本發明各方面所公開的內容，可通過閱讀下文並搭配附圖的詳細描述而得到最佳的理解。應該注意的是，根據業界的標準做法，附圖的各種特徵並無按照比例繪製。事實上，為了能夠明確的討論，各種所描述的特徵的尺寸可能被任意的放大或縮小。

圖1是依據本發明一實施例的一集成電路製造系統以及相關集成電路製造流程的方塊示意圖。

圖2是依據本發明一些實施例的製造一集成電路的方法流程圖。

圖3以及第4A-4G圖是依據本發明一些實施例的一集成電路設計布局的示意圖。

其中，附圖標記說明如下：

100～集成電路製造系統

120～設計公司

122～集成電路設計布局

130～掩模公司

132～掩模數據準備

138～光學鄰近校正處理

140～微影工藝檢查處理

142～微影工藝檢查處理模型

144～掩模製造

150～集成電路製造商

152～半導體基板

160～集成電路裝置

200～方法

202-204～步驟

300～集成電路設計布局

310～主要部件

320～背景區

D～距離

w～寬度

500～修改的集成電路設計布局

410～散色條

C～環形

R～半徑

θ～中央角度

Sq～正方形

X、Y～方向

310a-310d～主要部件

J、K、L、M～位置

J1、J2、K1、K2、L1、L2、M1、M2～位置

D/2～距離D的一半

310e～主要部件

O、P、S、T～位置

O1、O2、P1、P2、S1、S2、T1、T2～位置

310A、310B～主要部件

410A～第一次群組散色條

410B～第二次群組散色條

C1～第一環形

C2～第二環形

w1～第一寬度

w2～第二寬度

R1～第一半徑

R2～第二半徑

U～位置

V1、V2～位置

具體實施方式

以下所公開的內容提供了許多不同的實施例或範例，用於實現本發明的不同特徵。下文將描述各元件與安排的具體實施例以使本發明所公開的內容更為清晰易懂。此處所列舉的實施例應當僅為範例，並不用於對本發明進行限制。舉例而言，一第一特徵通過或在一第二特徵上的構造的描述，可能包含第一與第二特徵是通過直接接觸所形成的實施例，也可能包含可在第一與第二特徵之間形成的額外特徵的實施例，在此狀況下的第一與第二特徵可能不是通過直接接觸來形成。此外，本發明所公開的參考數字及/或字母可能在不同的實施例中重複的出現，此重複記載的目的為使本發明的描述更為明確且精簡，並非用以指示所討論的各實施例及/或構造之間的關聯性。

進一步而言，空間相對術語如「在…之下」、「以下」、「較低的」、「以上」、「上方」等，上述詞彙可能會在本說明書中用以簡單描述元件或特徵相對於其他元件或特徵之間的關係。除了附圖中有所描繪的方向之外，使用或操作中裝置的不同方向會以空間相對術語來描述。裝置可被另做定位(旋轉90度或往其他方位)，而說明書中所使用的空間相對描述同樣可以相對應地進行解釋。

圖1是依據本發明一實施例的一集成電路製造系統100，以及相關的集成電路製造流程的簡化的方塊示意圖。集成電路製造系統100包括多個實體機構，例如一設計公司120、一掩模公司130以及一集成電路製造商150(即 晶圓廠)，上述各機構在設計、開發以及製造等周期中及/或有關於製造集成電路裝置160的服務中彼此互動。上述各機構是通過一通信網絡以進行接觸，上述通信網絡可為一單一網絡或各種不同網絡，例如內部網絡以及網際網絡，且可包括有線及/或無線通信頻道。上述任一機構可與其他機構互動，且可提供服務至其他機構及/或從其他機構接收服務。設計公司120、掩模公司130以及集成電路製造商150可為單一機構或個別獨立機構。

設計公司120(或設計團隊)產生一集成電路設計布局122。集成電路設計布局122，包括被設計用於一集成電路產品的各種幾何圖案(部件)，且上述幾何圖案是基於被製造的該集成電路產品的規格以設計。上述幾何圖案對應於材料的圖案，用以構成被製造的集成電路裝置160的各種元件。舉例而言，集成電路設計布局122的一部分，包括形成於一半導體基板(例如矽晶圓)的各種集成電路部件(例如一主動區、柵極電極、源極以及漏極、金屬線路或一中間層(interlayer)彼此互連的導孔(via)以及焊墊(bonding pad)的開口(opening))，以及設置在上述半導體基板上的各種材料層。設計公司120實現了一適當的設計過程以建構集成電路設計布局122。上述設計過程可包括邏輯設計、實體設計及/或配置與線路安排。集成電路設計布局122是以一或多個具備上述幾何圖案的數據文件以呈現。舉例而言，集成電路設計布局122可通過一GDSII文件形式(或DFII文件形式)以呈現。

掩模公司130使用集成電路設計布局122以製造一或多個掩模，上述掩模用以依據集成電路設計布局122，製造上述集成電路產品的各種層。掩模公司130執行掩模數據準備132以及掩模製造144。掩模數據準備132包括集成電路設計布局122被轉換為一形式，該形式可被一掩模直寫器(mask writer)實體地寫入。掩模製造144包括使用由掩模數據準備132所準備的設計布局(其中掩模數據準備132被修飾以符合一特定掩模直寫器及/或掩模製造商)，進而製造該掩模。在本實施例中，掩模數據準備132以及掩模製造144是描述成獨立單元，然而，掩模數據準備132以及掩模製造144可被視為一單元，該單元是被統稱為一掩模數據準備單元。

掩模數據準備132可包括一光學鄰近校正處理(optical proximity correction process，OPC)138以及一微影工藝檢查處理(lithography process check process，LPC)140。光學鄰近校正處理138是一微影加強技術，用以補 償影像誤差，例如由繞射(diffraction)、幹擾及/或其他工藝影響所產生的誤差。光學鄰近校正處理138可依據光學模型及/或規則(例如在一微影工藝之後)以增加部件(例如散色條(scattering bars)、截線(serif)及/或錘頭(hammerheads))至集成電路設計布局122，一晶圓的一最終圖案的解析度以及精確度即可被加強。依據本發明的一實施例，掩模數據準備132將於下文中有更加詳細的描述。掩模數據準備132亦包括進一步的解析度加強技術，例如離軸照明(off-axis illumination)、次解析輔助特徵(sub-resolution assist features)、相偏移掩模(phase-shifting masks)、其他合適的技術及/或上述技術的組合。

微影工藝檢查處理140模擬通過集成電路製造商150實現的製造集成電路裝置160的處理過程。微影工藝檢查處理140基於集成電路設計布局122模擬上述處理過程，藉以創建一模擬製造的裝置，例如集成電路裝置160。上述模擬製造的裝置包括模擬一部分及/或整體上述集成電路設計布局的輪廓。在本實施例中，微影工藝檢查處理140模擬上述修正的集成電路設計布局的處理過程，該處理過程已進行至光學鄰近校正處理138。微影工藝檢查處理140使用一或多個微影工藝檢查處理模型142(或規則)。微影工藝檢查處理模型142可以根據集成電路製造商150的實際處理參數以設定。上述處理參數可包括有關於集成電路製造周期的各種處理的參數、有關於使用在製造集成電路的參數及/或其他製造過程的各方面的參數。微影工藝檢查處理140需要考慮各種因素，例如空間影像對比(aerial image contrast)、聚焦深度(depth of focus，DOF)、掩模誤差加強因數(mask error sensitivity in the form of a mask error enhancement factor，MEEF)、其他適合的因素及/或上述各因素的組合。

在通過微影工藝檢查處理140以創建一模擬(或虛擬)裝置後，若上述模擬裝置的形狀並沒有足夠接近安全設計規則，掩模數據準備132的某些步驟(例如光學鄰近校正處理138)可被重複以進一步改善上述集成電路設計布局122。必須理解的是，上述掩模數據準備132的描述內容，為了清楚起見，已進行過簡化，而數據準備可包括額外特徵，例如一邏輯操作，藉以依據製造規則修正上述集成電路設計布局；一重新定向處理(retarget process,RET)，修正上述集成電路設計布局以補償集成電路製造商150所使用的微影技術的限制；以及一掩模規則檢查(mask rule check,MRC)，修正上述集成電路設計布局以補償掩模製造144期間的限制。此外，在掩模數據準備132期間應用至 集成電路設計布局122的上述處理過程，可通過不同順序以執行。

在掩模製造144期間，一掩模及/或一組掩模是基於上述修正的集成電路設計布局以製造。舉例而言，一電子束(e-beam)及/或一多重電子束的機制(mechanism of multiple e-beams)被使用以做為一曝光源，藉以基於上述修正的集成電路設計布局而建構一掩模(掩模或倍縮掩模(reticle))的一圖案。集成電路製造商150使用通過掩模公司130所製造的上述掩模，將上述集成電路設計轉換至一半導體基板152(例如一晶圓)，進而建構集成電路裝置160。

圖2是依據本發明一些實施例中，在掩模製造前修正一集成電路設計布局的方法200的流程圖。在一實施例中，方法200可在圖1的掩模公司130的掩模數據準備132中實現。此外，圖2的方法200是一概況，而有關於方法200的各個步驟的詳細內容，將配合隨後的附圖於下文中描述。

如圖2以及圖3所示，方法200是起始於接收一集成電路設計布局300的步驟202。集成電路設計布局300是通過一或多個數據文件以表示，上述一或多個數據文件具備幾何圖案的信息。在一實施例中，集成電路設計布局300是通過一GDS文件的形式以呈現。在另一實施例中，集成電路設計布局300可在集成電路製造系統100的元件之間，使用如DFII、CIF、OASIS及/或任何適當的數據類型進行傳送。集成電路設計布局300包括各種幾何圖案，上述幾何圖案代表一集成電路的部件。舉例而言，集成電路設計布局300可包括多個主要部件310，例如主動區、柵極電極、源極以及漏極、金屬線路、中間層彼此互連的導孔、焊墊的開口，上述各部件可形成於一半導體基板(例如一矽晶圓)及/或布置在半導體基板的各種材料層。集成電路設計布局300亦包括不具備主要部件的一背景區(background region)320。集成電路設計布局300亦可包括某些輔助部件，例如用於影像效果、加強處理及/或掩模識別信息的部件。

在本實施例中，主要部件310包括多個正方形的主要部件310。在一些實施例中，每一個主要部件310具備相同的寬度。在一些實施例中，多個主要部件310具備不同寬度。在一些實施例中，在鄰近的兩個主要部件310之間的一距離D皆相同。在一些實施例中，主要部件310之間的距離D並不相同。

一般而言，一光學鄰近校正處理是被應用於集成電路設計布局300，以 補償在微影工具的使用期間，輻射的繞射所造成的形變。上述光學鄰近校正處理可包括使用改變掩模的部件，例如在實體設計中增加次解析度部件至上述掩模，藉以在實體設計中與原圖案相互作用；增加如截線的部件至原圖案；在原圖案中增加割階(jog)至部件；修改主要部件的圖案的形狀或邊界；及/或其他的加強處理。隨著製成節點(process nodes)的縮小，光學鄰近校正處理以及所得到的圖案變得更加複雜。雖然目前的光學鄰近校正處理已經足以用於預期的目標，但還未完全滿足各方面的需求。舉例而言，先進的光學鄰近校正處理之一是反向微影技術(inverse lithography technology，ILT)。反向微影技術包括以反方向模擬光學微影工藝，並且使用所需的圖案於基板，以作為上述模擬的輸入。上述反向微影工藝可產生複雜、非線性圖案，上述圖案在形成於一掩模或倍縮掩模時，可能會處於困難、耗時及/或耗成本的狀況。在另一實施例中，另一類型的先進的光學鄰近校正處理，是增加散色條至上述集成電路設計布局，但上述作法會導致焦點位移。本發明提供一光學鄰近校正處理，包括置入具有一配置方式的散色條，且相較於現有置入散色條的方式，本發明的作法能夠減少焦點位移。

如圖2以及圖4A所示，方法200進入步驟204，步驟204以一排列成環形的八個散色條(eight-scattering bars-on-a-circle，ESBoC)的配置方式，置入多個散色條410至集成電路設計布局300，藉以形成一修改的集成電路設計布局500。散色條410是次解析度輔助部件(sub-resolution assist features，SRAF)，設置於背景區320且鄰近主要部件310。多個散色條410被使用以修改主要部件310的形狀，以補償在一微影工藝中的繞射及/或其他製成影響，藉此讓形成於最終集成電路的主要部件310的形狀，能夠更加匹配於集成電路設計布局300的主要部件的形狀。

在本實施例中，個別排列成環形的八個散色條的配置方式，是被安排至個別主要部件310。在此實施例中，個別排列成環形的八個散色條的配置方式所具備的散色條的總數量，是等於N·8(N是一整數)。

在另一實施例中，一散色條410可為(例如被安排)一個以上的排列成環形的八個散色條的配置的一部分。如以下圖4B至圖4F所示的內容以及描述，圍繞一第一主要部件的一排列成環形的八個散色條的配置的一或多個散色條410，同時也是圍繞一第二主要部件的另一排列成環形的八個散色條的配置的 一部分。換句話說，一或多個排列成環形的八個散色條的配置的散色條410的一次群組(subgroup)，可被共同設置以形成另一排列成環形的八個散色條的配置。如上述的內容，每一個排列成環形的八個散色條的配置包括八個散色條，上述描述即使在一或多個排列成環形的八個散色條的配置的散色條410，被共同配置以形成另一排列成環形的八個散色條的配置時亦可成立。因此，通過利用散色條的次群組，形成額外的排列成環形的八個散色條的配置，可減少置入一設計布局的散色條的總數量。

每個獨立的散色條410可為一正方形、矩形及/或任意合適的形狀。如圖4A所示，一排列成環形的八個散色條的配置中，每個散色條410是均勻設置於圍繞主要部件310的一環形C。換句話說，上述排列成環形的八個散色條的配置的散色條410，形成圍繞個別主要部件310的一環形，其中主要部件310是設置於上述散色條410的環形的中央部分。散色條410的環形具有半徑R。介於環形C的相鄰兩散色條410之間的一中央角度θ的角度值，是等於360/(N·8)。舉例而言，當N等於1時，每個上述次群組具備八個散色條410以及上述中央角度θ是等於45度。

參考圖4B，主要部件310(包含310a～310d)為正方形且具備相同的一寬度w。主要部件310a、310b、310c以及310d形成邊長為距離D的一正方形Sq。換句話說，沿著方向X，主要部件310a的旁邊為主要部件310b；沿著方向Y，主要部件310a的旁邊為主要部件310c；沿著方向X，主要部件310c的旁邊為主要部件310d。介於主要部件310a以及主要部件310b之間、主要部件310a以及主要部件310c之間或主要部件310c以及主要部件310d之間的一距離，是等於距離D。距離D的長度是在大於主要部件310的寬度w的兩倍，至小於主要部件310的寬度w的六倍的範圍之中。舉例而言，每個散色條410所構成的次群組，形成一排列成環形的八個散色條，上述排列成環形的八個散色條是由八個散色條410所形成，且具備角度為45度的一中央角度θ。

如圖4B所示，在此實施例中，所有散色條410具備相同形狀以及尺寸，且皆在個別環形C中以類似的設置圍繞一對應的主要部件。在本實施例中，所有的環形C具備相同半徑R，半徑R的長度是在大於主要部件310的寬度w至小於主要部件310的寬度w的3.5倍的範圍之中。散色條410的一面積 是在0.1A至0.5A的範圍之中，其中A是主要部件310(例如310a～310d其中之一)的一面積。在本實施例中，當半徑R的長度被選定為距離D的一半時，相鄰兩個環形C(沿著方向X或方向Y)重疊在一位置，例如圖4B所示的位置J、K、L、M。因此，當散色條410被設置在位置J、K、L、M時，會被主要部件310的個別兩個主要部件所共用。

圖4C與圖4B的內容相似，不同處將如下文所描述。具體而言，圖4C描述當半徑R的長度被選定為大於距離D的一半時，相鄰兩個環形C(沿著方向X或方向Y)重疊在兩個位置，例如圖4C所示的位置J1、J2；K1、K2；L1、L2或M1、M2。因此，當散色條410被設置在上述位置時，會被主要部件310的個別兩個主要部件所共用。

參考圖4D，主要部件310(包含310a～310e)為正方形且具備相同的一寬度w。在此情況下，主要部件310a、310b、310c以及310d形成邊長為距離D的一正方形Sq，且正方形Sq的中央部分具備一主要部件310e。換句話說，沿著方向X，主要部件310a的旁邊為主要部件310b；沿著方向Y，主要部件310a的旁邊為主要部件310c；沿著方向X，主要部件310c的旁邊為主要部件310d，且主要部件310e是被設置在由主要部件310a、310b、310c、310d所形成的正方形Sq的中央。介於主要部件310a以及主要部件310b之間或主要部件310a以及主要部件310c之間的一距離，是等於距離D。距離D的長度是在大於主要部件310的寬度w的兩倍，至小於主要部件310的寬度w的六倍的範圍之中。舉例而言，每個散色條410所構成的次群組，形成一排列成環形的八個散色條，上述排列成環形的八個散色條是由八個散色條410所形成，且具備角度為45度的一中央角度θ。

如圖4D所示，在此實施例中，所有散色條410具備相同形狀以及尺寸，且皆以類似的配置以設置在個別環形C中。在本實施例中，所有的環形C具備相同半徑R，半徑R的長度是在大於主要部件310的寬度w至小於主要部件310的寬度w的3.5倍的範圍之中。散色條410的一面積是在0.1A至0.5A的範圍之中，其中A是主要部件310(例如310a～310e其中之一)的一面積。

當半徑R的長度被選定為主要部件310a以及主要部件310e之間的距離的一半時，主要部件310a與310e；310b與310e；310c與310e；310d與310e的相鄰兩個環形C，個別重疊在位置O、P、S、T，如圖4D所示。因此，當 散色條410被設置在上述位置時，會被主要部件310的個別兩個主要部件所共用。

圖4E與圖4D的內容相似，不同處將如下文所描述。具體而言，圖4E描述當半徑R的長度被選定為大於主要部件310a以及主要部件310e之間的距離的一半時，主要部件310a與310e；310b與310e；310c與310e；310d與310e的相鄰兩個環形C，個別重疊在位置O1、O2；P1、P2；S1、S2或T1、T2，例如圖4E所示。因此，當散色條410被設置在上述位置時，會被主要部件310的個別兩個主要部件所共用。

參考圖4F，在一些實施例中，相鄰的主要部件310(包含310A以及310B)具備相同的正方形的形狀，但邊長不相同，例如一第一主要部件310A具備一第一寬度w1，而一第二主要部件310B具備大於第一寬度w1的一第二寬度w2。因此，第一主要部件310A具備一第一面積(w1)2，且第二主要部件310B具備一第二面積(w2)2，上述第二面積(w2)2對應於上述第一面積(w1)2的比例為大於1.0且小於1.8。距離D是在大於第一寬度w1的兩倍至小於第一寬度w1的七倍的範圍之中。

一第一次群組散色條410A被設置於一第一環形C1，且一第二次群組散色條410B被設置於一第二環形C2，而第一次群組散色條410A於第一環形C1的設置是類似於第二次群組散色條410B於第二環形C2的設置。第一環形C1具備一第一半徑R1，而第二環形具備一第二半徑R2。第二次群組散色條410B的散色條具備與上述散色條類似的形狀(即正方形)，但尺寸與第一次群組散色條410A的散色條不同。第一次群組散色條410A的散色條具備一第三面積A3且第二次群組散色條410B的散色條具備一第四面積A4。在此實施例中，第四面積A4大於第三面積A3，舉例而言，第四面積A4對應於第三面積A3的比例為大於1且小於1.5。第三面積A3以及第四面積A4的範圍是0.1(w1)2<A3<A4<0.4(w1)2。在其他實施例中，第四面積A4與第三面積A3相同。

在此實施例中，第二半徑R2的長度被選定與第一半徑R1相同。在本實施例中，當第一圓環C1以及第二圓環C2重疊在單一位置U(如圖4F所示)時，在位置U的散色條410是被主要部件310A以及主要部件310B所共用。

圖4G與圖4F的內容相似，不同處將如下文所描述。在此實施例中，第二半徑R2的長度是被選定為大於第一半徑R1，例如1.3w1<R1<R2<5.5w1。 當第一圓環C1以及第二圓環C2重疊在位置V1以及位置V2(如圖4G所示)時，在上述位置的散色條410是被主要部件310A以及主要部件310B所共用。

額外的步驟可被提供在方法200之前、之中以及之後，且上述的一些步驟可在方法200的其他實施例中被置換、刪除或移動。

舉例而言，在形成修改的集成電路設計布局500(如圖4A至圖4G其中之一)之後，修改的集成電路設計布局500被提供制一掩模直寫器。在一實施例中，修改的集成電路設計布局500是通過一掩模直寫器的形式以提供，例如一機器可讀的格式(machine readable format)。在另一實施例中，一或多個各方面的設計數據是通過一MEBES資料庫形式以提供。提供至及/或使用於上述掩模直寫器的上述數據，可被儲存在一非暫態儲存媒介。上述掩模直寫器可為一電子束掩模直寫器。在一實施例中，上述電子束掩模直寫器是一多束電子束直寫器(multi-beam e-beam writer)。其他電子束直寫器的範例包括可形變光束直寫器(variable shaped beam writers)、高斯光束(Gaussian beam)、特徵投射(character projection)及/或其他適合的電子束直寫器工具。在其他實施例中，上述掩模直寫器可為一雷射直寫器。

在另一實施例中，掩模直寫器在接收修改的集成電路設計布局500(如圖4A圖至圖4G圖其中之一)之後，會被使用於一掩模的製造，藉以將對應於修改的集成電路設計布局500的幾何圖案建構在一掩模上。上述掩模直寫器(例如一電子束直寫器)，將一或多個電子光束通過一模版而投射至上述掩模(空白處具有感光層)，進而形成可反映修改的集成電路設計布局500的圖案的一掩模影像。修改的集成電路設計布局500的一些部件(例如散色條410)，可為次解析度(sub-resolution)。因此，雖然上述一些部件是形成於掩模上，但上述一些部件在影像處理期間不會形成在目標基板上。

上述掩模的製造可包括多個圖案所蝕刻的一基板及/或設置在上述基板上的多個材料，該基板以及該等材料是被圖案化以反映修改的集成電路設計布局500。上述掩模可為一二元掩模(binary mask)、一相偏移掩模(phase shift mask，PSM)、一極紫外線微影(extreme ultraviolet lithograph，EUVL)掩模及/或其他適合的掩模。在一實施例中，上述掩模包括透明基板(transparent substrate)(例如石英(quartz))以及一不透明的材料(opaque material)(例如鉻(chromium))。相偏移掩模的範例可包括衰減性相位偏移掩模(attenuated PSM)、 交替式相位移掩模(alternating PMS)及/或其他相偏移掩模技術。極紫外線掩模的範例可包括一基板(例如石英、一低熱膨脹材料(low-thermal expansion material，LTEM))，該基板具有形成於其中的各種多層結構以及吸收層。

基於上述內容，本發明提供通過置入散色條以修改集成電路設計布局的方法。上述方法採用一排列成環形的八個散色條的配置，以置入散色條。上述方法展現了改良聚焦深度、散色條印出窗口(printing out window)以及降低焦點位移。上述方法提供一穩定的光學鄰近校正處理。

因此，本發明提供一集成電路製作方法的實施例。上述方法包括接收包括一第一主要部件的一集成電路設計布局，以及置入第一多個散色條於該集成電路設計布局，以形成圍繞於該第一主要部件的一第一環形圖案的散色條。該第一主要部件是設置於該第一環形圖案的散色條的一中央部分。

因此，本發明提供一集成電路製作方法的另一實施例。上述方法包括接收包括多個主要部件的一集成電路設計布局，以及置入多個散色條於該集成電路設計布局。該多個主要部件的每一個主要部件，都被對應的一次群組(subgroup)散色條所圍繞，且上述每一個次群組散色條皆具備8N個散色條(N是一整數)。上述任一個次群組散色條的散色條是沿著一對應的環形而均勻設置，該對應的環形是將該多個主要部件的一對應的主要部件，設置於中央。上述不同的次群組散色條的散色條，是在各自對應的環形中做類似的設置。該多個散色條具備介於兩個鄰近散色條之間的一相同中央角度，該相同中央角度的角度值是等於360/8N(N是一整數)。

本發明亦提供一集成電路製作方法的另一實施例。上述方法包括接收包括一第一主要部件以及一第二主要部件的一集成電路設計布局。該第一主要部件以及該第二主要部件具備相同的一形狀。上述方法亦包括置入一第一次群組散色條於該集成電路設計布局。該第一次群組散色條是沿著一第一環形均勻設置，而該第一主要部件是設置於該第一環形的中央。上述方法亦包括置入一第二次群組散色條於該集成電路設計布局。該第二次群組散色條是沿著一第二環形均勻設置，而該第二主要部件是設置於該第二環形的中央。該第一次群組散色條以及該第二次群組散色條各自具備8N個散色條(N是一整數)。該第一次群組散色條的散色條在該第一環形的設置位置，是類似於該第二次群組散色條的散色條在該第二環形的設置位置。

上述內容已介紹各實施例的特徵，藉以使熟知此技術領域者對於本發明所詳細描述的內容有更佳的了解。應當理解的是，熟知此技術領域者可輕易的以本發明做為基礎，針對其他工藝或結構進行設計或修改，而得到與上述所公開的實施例相同的目的且/或實現上述實施例相同的優勢。熟知此技術領域者亦須了解，上述內容的等效結構並無偏離本發明之精神與範圍，而熟知此技術領域者亦可在不偏離本發明的精神與範圍下，執行各種不同的變化、刪減與置換。