槽型元件分離結構的製作方法
2023-10-08 00:40:19 4
專利名稱：槽型元件分離結構的製作方法
技術領域：
本發明涉及在半導體集成電路中使用的槽型元件分離結構的製造方法以及槽型元件。
背景技術：
在半導體集成電路中，為了消除工作時的元件間的電幹擾，完全獨立地控制各元件，在元件間進行元件分離，特別是槽型元件分離結構是在槽的內部充填絕緣物的結構，幾乎不發生「鳥嘴」(bird beak)，所以在實現半導體集成電路的微細化方面是不可缺少的元件分離結構。
圖13是以往的槽型元件分離結構的形成方法的工序剖面圖，首先，如圖13(a)所示，在矽襯底1上，依次層疊地形成下層氧化膜2、氮化矽膜3以後，以照相製版圖形(未圖示)為掩膜，依次對氮化矽膜3、下層氧化膜2進行圖形刻蝕，在矽襯底1上形成槽。
接著，如圖13(b)所示，用熱氧化方法在槽的內壁上形成熱氧化膜10以後，通過CVD方法全面地澱積埋入氧化膜11。
接著，如圖13(c)所示，通過使用以氮化矽膜3為阻擋層的CMP方法除去在氮化矽膜3上部形成的埋入氧化膜11，僅在槽內部留下埋入氧化膜11。
接著，如圖13(d)所示，在用熱磷酸除去氮化矽膜3以後，用CVD方法全面地澱積CVD氧化膜20。
接著，如圖13(e)所進行各向異性刻蝕，僅在埋入氧化膜11的側壁留下CVD氧化膜20。
最後，如圖13(f)所示，通過用氫氟酸除去下層氧化膜2完成槽型元件分離結構。
在槽型元件分離結構的製造方法中，最終地除去在有源區域23上形成的下層氧化膜2是不可缺少的，然而在以往結構的槽型元件分離結構中，CVD氧化膜20是用CVD法形成的氧化膜，由氫氟酸所進行的刻蝕速度比熱氧化膜快，因而在如圖13(f)所示的下層氧化膜2的除去工序中，CVD氧化膜20被刻蝕，不能夠起到槽內埋入氧化膜11的保護膜的作用，槽內的埋入氧化膜11也在邊緣部分被刻蝕，在槽內的埋入氧化膜的邊緣部分上要發生凹窪21。
在集成電路中，有時如圖16所示，採用在上述槽型元件分離上形成柵電極22，並且用上述柵電極22控制在有源區域23中形成的電晶體的結構，在這樣的情況下，由於上述凹窪21的存在，柵電極22在槽的邊緣部分上不成為光滑的形狀，故成為產生電場集中、電晶體閾值電壓下降的反向窄溝道效應的原因。特別是隨著半導體元件的集成度的發展，有源區域23的寬度(槽和槽的間隔)越狹小，反向窄溝道效應的影響就越顯著，控制電晶體的閾值電壓就非常困難，並且對電路的工作帶來了不利影響。
發明內容
因此，本發明的目的在於提供在槽型元件分離結構的埋入氧化膜的邊緣部分中不發生凹窪的槽型元件分離結構的製造方法。
本發明者們經過精心研究的結果，發現了通過不僅在矽襯底上形成的槽內部的埋入氧化膜的周圍而且在矽襯底向上方突出的埋入氧化膜的側面也形成耐刻蝕性比CVD膜高的熱氧化膜，可以防止在下層氧化膜的除去工序中在埋入氧化膜邊緣部分產生凹窪，能夠抑制在槽型元件分離結構上形成了柵極的電晶體的反向窄溝道效應，從而完成了本發明。
其次，本發明是在形成於矽襯底的槽內經由熱氧化膜埋入了從上述矽襯底表面向上方突出的埋入氧化膜的槽型元件分離結構的製造方法，該槽型元件分離結構的製造方法的其特徵在於，包括槽形成工序，該工序在上述矽襯底上經由下層氧化膜形成非單晶矽膜以後，形成從上述非單晶矽膜的表面到上述矽襯底內的槽，使得該非單晶矽膜具有與上述矽襯底的槽壁部分連續的側壁部；熱氧化工序，該工序在包括上述槽壁部的上述槽內部的表面以及上述非單晶矽膜的上述側壁部上形成熱氧化膜；和除去工序，在工序中除去不包括上述被熱氧化的側壁部的上述非單晶矽膜，形成上述埋入氧化膜，從而在從上述矽襯底表面向上方突出的上述埋入氧化膜的側面上也形成上述熱氧化膜。
在這樣的方法中，由於埋入氧化膜的周圍，不僅在槽內部的矽襯底表面上而且在從矽襯底表面向上方突出部分的側面上，也用與CVD氧化膜相比耐刻蝕性高的熱氧化膜來包圍，因此即使在下層氧化膜的刻蝕工序中這樣的熱氧化膜也難以被刻蝕。
即，在以往的方法中，在從矽襯底表面向上方突出的埋入氧化膜周圍形成的CVD氧化膜在上述下層氧化膜的刻蝕工序中同時被刻蝕，因而在槽內部的埋入氧化膜的邊緣部分上產生凹窪，然而由於在本方法中在從矽襯底表面向上方突出的埋入氧化膜的側面上也形成了與CVD氧化膜相比耐刻蝕性高的熱氧化膜，所以在上述下層氧化膜的刻蝕工序中難以被刻蝕，能夠保護埋入氧化膜的側面，防止在埋入氧化膜的邊緣部分上發生凹窪。
這樣，由於在槽型元件分離結構上形成了柵極的電晶體中在分離槽內部的埋入氧化膜上不發生凹窪，所以能夠防止發生以往那樣的在埋入氧化膜上形成的柵極中的電場集中，能夠抑制電晶體的反向窄溝道效應。
另外，本發明的槽型元件分離結構的製造方法的特徵還在於，在上述方法中，在上述熱氧化工序和上述除去工序之間，還包括在上述槽內部以及上述多晶矽膜上澱積上述埋入氧化膜的澱積工序以及從上述埋入氧化膜的上表面減少膜厚直到露出上述多晶矽膜的薄膜化工序，形成上述埋入氧化膜，從上述矽襯底表面向上方突出，並且在其突出的側壁上也被設置了上述熱氧化膜。
特別是由於在本製造方法中，不包含像以往方法那樣用於法刻蝕的膜的除去工序，所以能夠防止發生襯底中的損傷。
還有，本發明槽型元件分離結構的製造方法的特徵還在於，上述製造方法還包括在上述槽的兩側的上述多晶矽膜上形成氮化矽膜的工序，進而，在上述薄膜化工序中還包括在以上述氮化矽膜為阻擋層減少上述埋入氧化膜的膜厚，僅在上述槽內部留下上述埋入氧化膜以後除去上述氮化矽膜的工序。
在這樣的方法中，在下層氧化膜的刻蝕工序中，能夠防止槽內的埋入氧化膜的邊緣部分中的凹窪，另外在薄膜化工序中，由於把與氧化矽膜的選擇比大的氮化矽膜用作為阻擋層，所以能夠高精度地控制來自矽襯底表面的埋入氧化膜的高度，能夠減少埋入氧化膜的高度的離散性。
另外，本發明的槽型元件分離結構的製造方法的特徵還在於，在上述製造方法中，在上述澱積工序和上述薄膜化工序之間，還包括從上述多晶矽膜的上表面到下方的預定位置，從上部開始除去上述埋入氧化膜以及上述熱氧化膜的工序和在上述槽內部以及上述多晶矽膜上澱積上述埋入氧化膜的工序。
在這樣的製造方法中，在下層氧化膜的刻蝕工序中，能夠防止發生槽內的埋入氧化膜邊緣部分的凹窪，另外在澱積工序中，當在埋入氧化膜中發生接縫(seam)時，從上部除去埋入氧化膜直到露出這樣的接縫，並且澱積上層埋入氧化膜，使其蓋住這樣的接縫，從而能夠形成沒有接縫的元件分離結構。
其結果，在槽型元件分離結構上形成電極的情況下，能夠防止起因於上述接縫的電極的短路等，能夠謀求提高集成電路的製造成品率。
另外，本發明的槽型元件分離結構的製造方法的特徵還在於，上述製造方法在上述澱積工序和上述薄膜化工序之間，還包括從上面除去上述埋入氧化膜以及上述熱氧化膜，直到上述多晶矽膜的上表面和底面之間的預定位置，使得上述多晶矽膜的至少一部分的側面以及上表面露出來的工序；通過熱氧化上述多晶矽膜的上述露出來的側面以及上表面，加厚上述埋入氧化膜兩側的熱氧化膜的前端部分的工序；和在加厚了上述熱氧化膜的前端部分以後，全面地澱積上述埋入氧化膜的工序。
在這樣的製造方法中，與其它的熱氧化膜相比，能夠更厚地形成圖4(e)所示的側壁部的A部分的氧化膜，在下層氧化膜的刻蝕工序中，A部分的熱氧化膜難於被刻蝕，能夠更有效地防止發生埋入氧化膜邊緣部分中的凹窪。
另外，由於能夠個別地加厚A部分的熱氧化膜的厚度而不加厚其它的槽內部的熱氧化膜的膜厚，因此即使在使用了本製造方法時，槽內的熱氧化膜的膜厚沒有增加，槽寬度變窄，也不會引起因縱橫比(aspectratio)變高而產生的接縫。
還有，本發明的槽型元件分離結構的製造方法的特徵還在於，在上述製造方法中，在上述薄膜化工序和上述除去工序之間，還包括通過對上述非單晶矽膜的上述露出的上表面進行熱氧化，把上述非單晶矽膜的側壁部分的熱氧化膜的前端部分加厚的工序；以及把上述熱氧化膜的前端部分加厚以後除去上述非單晶矽膜的上表面部分的熱氧化膜的工序。
在這樣的製造方法中，與其它的熱氧化膜相比能夠更厚地形成圖5(e)所示的B部分的熱氧化膜，在下層氧化膜的刻蝕工序中，B部分的熱氧化膜難於被刻蝕，能夠更有效地防止發生埋入氧化膜邊緣部分的凹窪。
還有，本發明的槽型元件分離結構的製造方法的其特徵在於，上述製造方法中，在上述澱積工序和上述薄膜化工序之間，還包括從上部除去上述埋入氧化膜以及上述熱氧化膜直到上述多晶矽膜的上表面和底面之間的預定的位置，使上述多晶矽膜的側面和上表面露出的工序；全面地澱積熱氧化用的非單晶矽膜的工序；對上述熱氧化用的非單晶矽膜以及上述非單晶矽膜進行熱氧化形成熱氧化膜的工序，以及全面地澱積上述埋入氧化膜的工序。
在這樣的製造方法中，不僅在槽內的埋入氧化膜的側壁而且在其上部也能夠形成耐刻蝕性高的熱氧化膜，即，由於槽內部的埋入氧化膜在其上表面上也被熱氧化膜所包圍，因此能夠完全地防止下層氧化膜的刻蝕工序中埋入氧化膜的邊緣部分處的凹窪的形成。
另外，由於與槽內其它的熱氧化膜相比較更厚地形成圖6(f)的C部分的熱氧化膜，因此能夠謀求強化在以往的下層氧化膜的刻蝕工序中最容易被刻蝕的部分。
還有，在埋入氧化膜中發生接縫的時候，從上部除去埋入氧化膜直到消除這種接縫的程度之後，通過全面地澱積熱氧化用的非單晶矽膜，能夠形成沒有接縫的元件分離結構。
還有，本發明的槽型元件分離結構的製造方法的特徵還在於，上述製造方法中，在上述熱氧化膜工序之前，包括在上述槽內部以及上述非單晶矽膜的上面澱積埋入氧化膜的工序，進而，上述熱氧化工序是通過在上述埋入氧化膜上面進行熱氧化來形成熱氧化膜的工序。
在這樣的製造方法中，在下層氧化膜的刻蝕工序中，能夠防止發生槽內埋入氧化膜邊緣部分上的凹窪，不僅如此，由於在埋入氧化膜的澱積之後進行熱氧化工序，因此埋入氧化膜在熱氧化工序中被保持為高溫，即所謂燒固，特別是，如圖17的40所示部分那樣，能夠強化埋入氧化膜結合較弱部分40的結合。
從而，如圖17(a)到(c)所示那樣，能夠防止在以往方法中所發生的埋入氧化膜中凹部的形成，能夠形成分離特性良好的元件分離結構。
還有，本發明的槽型元件分離結構的製造方法的特徵還在於，在上述製造方法中，在上述熱氧化工序和上述除去工序之間包括從上述埋入氧化膜的上表面減少膜厚直到上述多晶矽膜露出的薄膜化工序，形成上述埋入氧化膜，使得從上述埋入氧化膜的從上述矽襯底表面向上方突出的側面上也形成上述熱氧化膜。
特別是由於本製造方法不包含以往方法那樣通過幹法刻蝕進行的膜的除去工序，所以能夠防止發生襯底上的損傷。
還有，本發明的槽型元件分離結構的製造方法的特徵還在於，在上述製造方法中，還包括在上述槽兩側的上述非單晶矽膜上形成氮化矽膜的工序，進而，在上述薄膜化工序中，還包括以上述氮化矽膜作為阻擋層減少上述埋入氧化膜的膜厚，並且僅在上述槽內部留存上述埋入氧化膜之後除去上述氮化矽膜的工序。
在這樣的製造方法中，由於在薄膜化工序中把與氧化矽膜的選擇比大的氮化矽膜用作為阻擋層，因此能夠高精度地控制自襯底表面算起的埋入氧化膜的高度，能夠減少埋入氧化膜高度的離散性。
還有，本發明的槽型元件分離結構的製造方法的特徵還在於包括在上述澱積工序和上述熱氧化工序之間從上述埋入氧化膜的上表面減少膜厚直到上述非單晶矽膜露出來為止的工序，進而，在上述熱氧化工序和上述除去工序之間還包括除去上述非單晶矽膜的上表面部分的熱氧化膜的工序。
特別是由於在這樣的製造方法中，氧化物質經過埋入氧化膜的擴散距離短的非單晶矽膜的側壁部分的氧化速度比槽底部等的氧化速度大，因此，與形成在槽底部的熱氧化膜的膜厚相比能夠更厚地形成在側壁部分上形成的熱氧化膜的膜厚。
還有，本發明的槽型元件分離結構的製造方法的特徵還在於，在上述製造方法中，還包括在上述槽兩側的上述多晶矽膜上形成氮化矽膜的工序，進而，在上述澱積工序和上述熱氧化工序之間還包括以上述氮化矽膜作為阻擋層減少上述埋入氧化膜的膜厚並且僅在上述槽內部留存上述埋入氧化膜的工序，進而，還包括在進行了熱氧化以後除去上述氮化矽膜的工序。
在這樣的方法中，也能夠高精度地控制自襯底表面算起的埋入氧化膜的厚度，能夠減少埋入氧化膜高度的離散性。
還有，本發明的一種槽型元件分離結構，該結構在形成於矽襯底的槽內經由熱氧化膜埋入了埋入氧化膜，其特徵在於上述埋入氧化膜的上表面的全部設置在所述矽襯底的上方；上述熱氧化膜包括形成在所述矽襯底的上方的第1熱氧化膜部，和在上述矽襯底的下方將上述槽覆，並在上述矽襯底表面的高度與第1氧氧化膜部相接的第2熱氧化膜部；第1熱氧化膜部和第2熱氧化膜部，為使在上述槽壁垂直的方向上的膜厚在處於上述矽襯底表面的高度互相接觸的部分成為最厚，分別具有在上述矽襯底的表面的高度互相接觸的部分逐漸向外側擴展的部分。
在這樣的槽型元件分離結構中，不會像以往的結構那樣在埋入氧化膜的邊緣部分上形成凹窪而且上部平滑，進而還由於熱氧化膜在襯底表面附近向外側平滑地延伸，因此，在槽型元件分離結構上形成了具有柵電極的電晶體的情況下，特別是在襯底底面上能夠平滑地形成柵電極形狀，所以能夠防止發生在以往結構中發生的埋入氧化膜邊緣上部的柵極中的電場集中，能夠抑制電晶體的反向窄溝道效應。
上述延伸出去的部分以外的上述熱氧化膜的上述膜厚最好在離上述矽襯底表面的上部厚於在離上述矽襯底表面的下部的上述槽表面上形成的熱氧化膜的膜厚。
上述熱氧化膜的上表面進而最好用熱氧化膜來覆蓋。
圖1是本發明實施例1的槽型元件分離結構的製造工序剖面圖。
圖2是本發明實施例2的槽型元件分離結構的製造工序剖面圖。
圖3是本發明實施例3的槽型元件分離結構的製造工序剖面圖。
圖4是本發明實施例4的槽型元件分離結構的製造工序剖面圖。
圖5是本發明實施例5的槽型元件分離結構的製造工序剖面圖。
圖6是本發明實施例6的槽型元件分離結構的製造工序剖面圖。
圖7是本發明實施例7的槽型元件分離結構的製造工序剖面圖。
圖8是本發明實施例8的槽型元件分離結構的製造工序剖面圖。
圖9是本發明實施例9的槽型元件分離結構的製造工序剖面圖。
圖10是本發明實施例10的槽型元件分離結構的製造工序剖面圖。
圖11是根據本發明實施例1製作的槽型元件分離結構的剖面圖。
圖12是使用了本發明實施例11的槽型元件分離結構的DRAM結構的剖面圖。
圖13是以往的槽型元件分離結構的製造工序剖面圖。
圖14是以往的槽型元件分離結構的製造工序剖面圖。
圖15是以往的槽型元件分離結構的製造工序剖面圖。
圖16是在以往的槽型元件分離結構上形成了柵極的電晶體的剖面結構圖。
圖17是以往的槽型元件分離結構的製造工序剖面圖。
具體實施例方式
實施例1圖1中示出了本發明實施例1的槽型元件分離結構的製造工序剖面圖。
首先，如圖1(a)所有，在襯底1上，依次層疊地形成用熱氧化法得到的5到30nm左右的氧化矽膜、即下層氧化膜2，以及100到300nm左右的多晶矽膜5作為非單晶矽膜，通過各向異性刻蝕，刻蝕元件分離形成區域的多晶矽膜5、下層氧化膜2，進而，通過對襯底1進行100到500nm左右的深度的刻蝕，在襯底內形成槽13。
由此，能夠形成從多晶矽膜5的表面到矽襯底1的槽13，使得多晶矽膜5具有和矽襯底1的槽側壁連續的側壁部分12。
另外，作為非單晶矽膜，也能夠使用多晶矽膜的以外的非晶矽膜。
接著，如圖1(b)所示，通過熱氧化，在槽內部形成5到50nm左右的氧化矽膜10。這時，上述多晶矽膜5的側壁部分12以及上表面也同時被氧化。
在這樣的熱氧化工序中，由於O2和H2O這樣的氧化劑易於在氧化膜中擴散，同時在下層氧化膜2中也擴散，所以下層氧化膜2附近的矽1、5被進一步氧化，圖1(b)所示那樣的熱氧化膜10的膜厚成為在與下層氧化膜2相連接部分附近向外部平滑地變厚的結構。
接著，如圖1(c)所示，用CVD法全面地澱積作為氧化矽膜的埋入氧化膜11。
接著，如圖1(d)所示，用CMP法，從上部除去多晶矽膜5上部形成的熱氧化膜10、槽內的熱氧化膜10、埋入氧化膜11的一部分以及多晶矽膜5的一部分。
接著，如圖1(e)所示，用幹法刻蝕法，選擇性地除去多晶矽膜5，最後，如圖1(f)所示，通過使用了氫氟酸的溼法刻蝕除去下層氧化膜2，由此形成在從矽襯底1的表面向上方突出的埋入氧化膜11的側面上也形成了熱氧化膜的槽型元件分離結構。
這樣，在本發明實施例1的方法中，在圖1(f)所示的下層氧化膜2的刻蝕工序中，埋入氧化膜11、熱氧化膜10也同時從上部被刻蝕，埋入氧化膜11的周圍不是由以往那樣用CVD法所形成的氧化膜20而是由耐刻蝕性高的熱氧化膜10所包圍，因此不象以往那樣在槽內的埋入氧化膜11邊緣部分產生凹窪。
圖11是用本發明實施例1的方法所製作的槽型元件分離結構。
在這樣的元件分離結構中，作為元件分離區域起作用的埋入氧化膜11的上表面比半導體襯底1的表面高，在槽內壁，由熱氧化所形成的氧化膜10不僅在槽的內部形成而且在從襯底到上部的埋入氧化膜11的側壁上形成，在埋入氧化膜11中不發生以往結構那樣的凹窪。
進而，熱氧化膜10在矽襯底表面附近向有源區域一側23(外側)平滑地延伸。
從而，在這樣的槽型元件分離結構上形成了柵極的電晶體的內部，能夠防止圖16所示的以往結構的柵極22結構中所發生的埋入氧化膜11邊緣上部的柵極中的電場集中，能夠抑制電晶體的反向窄溝道效應。
實施例2圖2中示出了本發明實施例2的這種槽型元件分離結構的製造工序剖面圖。
首先，如圖2(a)所示，在襯底1上，依次層疊地形成由5到30nm左右膜厚的用熱氧化法得到的氧化矽膜構成的下層氧化膜2，30到100nm左右膜厚的多晶矽膜5、100到300nm左右膜厚的氮化矽膜3之後，利用各向異性刻蝕對元件分離形成區域的氮化矽膜3、多晶矽膜5、下層氧化膜2進行開口，進而通過將襯底1刻蝕100到500nm左右的深度，由此在襯底內形成槽13。
接著，如圖2(b)所示，用熱氧化法，在槽內部形成5到50mm左右的熱氧化膜10。在這樣的工序中，多晶矽膜5的側壁部分12也被氧化。
接著，如圖2(c)所示，用CVD法全面地澱積氧化矽膜11。
接著，如圖2(d)所示，用CMP法除去在氮化矽膜3上部形成的氧化膜11。
接著，如圖2(e)所示，用熱磷酸除去氮化矽膜3，然後，通過幹法刻蝕法除去多晶矽膜5。
最後，如圖2(f)所示，通過用氫氟酸的溼法刻蝕法除去氧化矽膜2，形成槽型元件分離結構。
在這樣的製造方法中，除去上述實施例1所述的效果以外，由於使用了與氧化矽膜的選擇比大的氮化矽膜3作為圖2(d)所示的CMP法中的阻擋層，因此能夠高精度地控制從襯底表面突出的埋入氧化膜的高度，能夠減少元件間的埋入氧化膜高度的離散性。
另外，通過使用本實施例2的方法，能夠和上述實施例1一樣製造圖11所示結構的槽型元件分離結構，能夠得到和實施例1同樣的效果。
實施例3圖3中示出了本發明實施例3的槽型元件分離結構的製造工序剖面圖。
在伴隨著元件的微細化而使得槽的寬度變窄的情況下，成為問題的是將發生圖14所示那樣的接縫，然而，本實施例3正是防止發生這樣的接縫的實施例。
即，在用圖13的以往方法把埋入氧化膜11埋入時，如果槽的縱橫比變大則埋入為不完全的，如圖14(a)所示將在槽內部發生接縫40。圖14中，1表示襯底，2表示熱氧化膜，3表示氮化矽膜。
如圖14(b)，(c)所示，在存在有這樣的接縫40的結構中，當用氫氟酸除去氧化矽膜2的時候，接縫將被進一步擴大，在下1個工序中，在槽上部形成的布線材料將進入到槽內，將易於發生短路。為了去掉這樣的接縫40形成槽型分離，曾經考慮過使用內刻蝕法除去埋入氧化膜11直到接縫的位置，然後再次埋入氧化膜，然而如圖15(a)(b)所示，在通常的幹法刻蝕中，氧化矽膜和氮化矽膜的選擇比小，在如圖15(b)所示那樣在除去接縫40的刻蝕工序中由於也除去了氮化矽膜3，所以在CMP時不能夠把氮化矽膜3作為阻擋層使用。
於是，在本實施例中，首先，由於槽13的寬度狹窄，如圖3(c)所示那樣在槽內將產生接縫40。在圖3(a)(b)的工序中，除去槽寬變窄以外，其餘和實施例1相同。
接著，在圖3(d)的工序中，從上部用幹法刻蝕等方法除去發生了接縫40的埋入氧化膜11，直到露出預定的位置、也就是接縫40為止。
接著，如圖3(e)所示，用CVD法全面地澱積上層埋入氧化膜12。在埋入上層埋入氧化膜12的工序中，由於與形成埋入氧化膜11的情況相比槽的縱橫比減小，所以不發生接縫。
接著，如圖3(f)到(h)所示，通過進行和實施例1的工序(d)到(f)相同的工序，完成槽型元件分離結構。
在這裡，刻蝕埋入氧化膜11，直到除去一半左右的接縫40，而當第2氧化膜12澱積時即使在可能埋入的範圍內留下接縫，或在埋入氧化膜11的幹法刻蝕之後通過進行氫氟酸處理擴大了接縫開口部分，也能夠提高第2氧化膜澱積時的接縫埋入效率。
本實施例3的方法中能夠得到和實施例1同樣的效果，另外，能夠防止發生接縫，能夠減少在槽型元件分離結構上形成了的電極時的電極短路等，能夠謀求提高使用了這種槽型元件分離結構的集成電路的製造成品率。
另外，在圖3(d)所示的埋入氧化膜11、熱氧化膜10的幹法刻蝕工序中埋入氧化膜11、熱氧化膜10與多晶矽膜5的刻蝕選擇比非常大，因此，多晶矽膜5不被刻蝕，僅能夠刻蝕埋入氧化膜11、熱氧化膜10，所以在圖3(f)所示的CMP工序中作為阻擋層的多晶矽膜12在這樣的工序中不會被減薄。
另外，通過使用本實施例3的方法，能夠製作和圖11所示的上述實施例1的相同結構的槽型元件分離結構，能夠得到同樣的效果。
實施例4圖4中示出了本發明實施例4的槽型元件分離結構的製造工序剖面圖。
圖4(a)至(b)的工序除去沒有接縫40以外和實施例3所示的圖3(a)至(b)的工序相同，在圖4(d)的工序中通過幹法刻蝕，從上部除去上述埋入氧化膜11以及上述熱氧化膜10直到多晶矽膜5的上表面和底面之間的預定的位置，使得上述多晶矽膜5的至少一部分側面以及上表面露出。
接著，如圖4(e)所示，通過再次對多晶矽5露出的側面以及上表面進行熱氧化來氧化多晶矽膜5的露出的側面以及上表面，從而加厚埋入氧化膜11兩側的熱氧化膜10的前端部分。
在這樣的多晶矽膜5的熱氧化工序中，在槽內由於埋入氧化膜11內部氧化劑幾乎不擴散，所以槽內的矽襯底幾乎不被氧化。另一方面，由於在離矽襯底1的表面的上部氧化劑易於達到多晶矽膜5的表面，所以多晶矽膜5的側壁部分12被氧化，特別是在圖4的A部分中，除工序(b)外，進一步對多晶矽膜5進行氧化，所以熱氧化膜的膜厚厚於其它的熱氧化膜。
接著，如圖4(f)所示，使用CVD法，全面地澱積上層埋入氧化膜12。
接著所進行的圖4(g)至(i)的工序和圖1所示實施例1的工序相同，通過進行以上那樣的工序，製作出槽型元件分離結構。
特別是由於在本實施例中，能夠像上述那樣把圖4的A部分的熱氧化膜的膜厚形成得更厚，因此在圖4(i)所示的下層氧化膜2的除去工序中，能夠比上述實施例1到3更強化埋入氧化膜11的保護。
另外，在本實施例中，即使在被埋入到槽內的氧化矽膜11中發生了接縫40的情況下，也和實施例3的情況一樣能夠用埋入氧化膜12把接縫40埋住。
這樣，在本實施例4的槽型元件分離結構的製造方法中，圖4(e)所示的A部分的熱氧化膜厚於其它的熱氧化膜，在工序(i)所示下層氧化膜2的刻蝕工序中更難於被刻蝕，所以能夠更有效地防止埋入氧化膜11邊緣部分中凹窪的發生。
另外，由於這樣的槽周圍側壁(A部分)的熱氧化膜10的厚度能夠個別地較厚地形成，而不加厚槽內部的熱氧化膜的膜厚，所以即使在使用了本實施例這種方法的情況下，也不加厚槽內的熱氧化膜10的厚度，不會引起由於槽寬度變窄而產生的接縫40。
實施例5圖5中示出了本發明實施例5的槽型元件分離結構的製造工序剖面圖。
圖5中，圖5(a)-(d)和實施例1的圖1(a)-(d)的工序相同。
接著，如圖5(e)所示，通過再次把多晶矽膜5的露出的上表面進行熱氧化，加厚多晶矽膜5的側壁部分13的熱氧化膜10的上端部分。
在這樣的多晶矽膜5的氧化工序中，和上述實施例4相同，在槽的內部矽襯底1幾乎不氧化，然而，由於在離矽襯底1表面的上部氧化劑易於達到多晶矽5的表面，所以在多晶矽膜5的上表面和側壁部分12中進行氧化，特別是在圖5(e)的B部分中，除了工序(b)以外，再進一步地氧化多晶矽膜5，因而與其它的氧化膜部分相比加厚了氧化膜的膜厚。
接著，如圖5(f)所示，應用幹法刻蝕，刻蝕除去在多晶矽膜5上部形成的熱氧化膜10、以及槽內的熱氧化膜10、埋入氧化膜11的上部。
接著，如圖5(g)所示，應用幹法刻蝕法除去多晶矽膜5，進而，如圖5(h)所示，通過應用氫氟酸的溼法刻蝕除去下層氧化膜2，製作槽型元件分離結構。
這樣，在本實施例5的槽型元件分離結構的製造方法中，圖5(e)所示的B部分的熱氧化膜厚於其它的熱氧化膜，在工序(h)所示的下層氧化膜2的刻蝕工序中，難於被進一步地刻蝕，能夠更有效地防止發生埋入氧化膜11邊緣部分中的凹窪。
通過使用本實施例5的方法，能夠製作和上述實施例4同樣的結構的槽型元件分離結構。
實施例6圖6中示出本發明實施例6的槽型元件分離結構的製造工序剖面圖。
圖6(a)至(d)的工序和上述實施例4、5相同。
接著，如圖6(e)所示，全面地澱積作為熱氧化用的非單晶矽膜的多晶矽膜12之後，如圖6(f)所示，用熱氧化法氧化多晶矽膜12，形成熱氧化膜15。
這裡，由於在埋入氧化膜11中氧化劑幾乎不擴散，所以槽內的熱氧化膜的膜厚幾乎不變化。與此相反，在被氧化的多晶矽膜12中氧化劑易於移動，因此在多晶矽膜5的側壁部分13中進行熱氧化，與槽內的氧化膜厚相比，加厚了圖6(f)的C部分的熱氧化膜的膜厚。
進而，在埋入氧化膜11的上表面部分上，通過多晶矽膜12的氧化，形成熱氧化膜15。
接著，如圖6(g)所示，用CVD法，全面地澱積上層埋入氧化膜16。
接著，如圖6(h)所示，用CMP法，從上部減少上層埋入氧化膜16、熱氧化膜15、多晶矽膜5的膜厚，直到在槽內的埋入氧化膜11上形成的熱氧化膜14露出為止(或者即將露出)。
接著，如圖6(i)所示，用幹法刻蝕法，除去多晶矽膜5以後，如圖6(j)所示通過使用依據氫氟酸的溼法刻蝕除去下層氧化膜2製作槽型元件分離結構。
這樣，在本實施例6的方法中，由於不僅在埋入氧化膜11的側壁而且在上部也形成了耐溼法刻蝕性能高的熱氧化膜10，因此，在下層氧化膜2的除去工序中，埋入氧化膜11不會被刻蝕，能夠完全地防止發生埋入氧化膜11邊緣部分中的凹窪。
由此，能夠防止在槽型元件分離結構上形成了柵電極情況下的邊緣部分中的電場集中，抑制反向窄溝道效應。
另外，由於能夠和槽內部的氧化膜的膜厚無關係地較厚地設定圖6(f)c部分的側壁部分13的熱氧化膜10的厚度，所以即使在比較厚地形成了C部分的熱氧化膜的情況下，也不加厚槽內部的熱氧化膜的膜厚，即能夠防止槽內的縱橫比變大，能夠抑制發生接縫。
另外，由於能夠不像以往方法那樣進行各向異性刻蝕來形成埋入氧化膜11的側壁部分13的熱氧化膜，所以還能夠防止發生在有源區域23中的由各向異性刻蝕引起的損傷。
圖6(j)是用本發明實施例6的方法製作的槽型元件分離結構。
這樣的元件分離結構中，作為元件分離區域起作用的埋入氧化膜11的上表面從半導體襯底1的表面向上方突出，通過熱氧化在槽12內壁形成的氧化膜10不僅在槽12的內部形成而且在從襯底到上部的埋入氧化膜11的側面的範圍內形成，在埋入氧化膜11中不發生以往結構的那樣的凹窪。
另外，熱氧化膜10在矽襯底表面附近平滑地向有源區域一側23(外側)延伸，從襯底1的表面到上部的熱氧化膜10與槽12側面的垂直方向上的膜厚要厚於槽12內部的熱氧化膜10的膜厚。
從而，在這樣的槽型元件分離結構上形成了柵電極的電晶體中，能夠防止發生以往那樣的埋入氧化膜11邊緣上部的柵電極中的電場集中，能夠抑制電晶體的窄溝道效應。
實施例7圖7中示出本發明實施例7的槽型元件分離結構的製造工序剖面圖。
首先，如圖7(a)所示，在矽襯底1上，依次形成用熱氧化法得到的5到30nm左右的下層氧化膜2，100到300nm左右的多晶矽膜5，接著，通過各向異性刻蝕，除去元件分離形成區域的多晶矽膜5、下層氧化膜2，把矽襯底1刻蝕100到500nm左右的深度，在矽襯底內形成槽12。
接著，如圖7(b)所示，用CVD法全面地澱積埋入氧化膜11。
接著，如圖7(c)所示，用熱氧化法，在上述埋入氧化膜11上面使氧化劑擴散，在槽12內部形成5到50nm左右的熱氧化膜10。這時，上述多晶矽膜5的側壁部分13以及上表面也被氧化，但由于越靠近埋入氧化膜11的表面部分埋入氧化膜中的氧化劑的擴散速率被控制的程度越小(氧化劑更多地到達)所以易於被氧化，多晶矽膜側壁部分13比矽槽內壁更多地被氧化。
從而，在想相對地加厚槽12內壁部分的熱氧化膜10的膜厚的時候，在埋入氧化膜11的埋入工序之前預先進行槽12內部的氧化工序，同時，可以減少被埋入的埋入氧化膜11上面進行的氧化工序中的氧化量。
接著，如圖7(d)所示，用CMP法減少膜厚，除去在多晶矽膜5的上部形成的氧化膜以及槽內的熱氧化膜10、埋入氧化膜11的一部分。
接著，如圖7(e)所示，用幹法刻蝕法除去多晶矽膜5，接著如圖7(f)所示，通過使用氫氟酸的溫法刻蝕法除去下層氧化膜2，形成槽型元件分離。
在槽12上部的埋入氧化膜11的側面，熱氧化時，通過氧化劑擴散經過下層氧化膜2來較厚地形成熱氧化膜10，在用溼法刻蝕除去下層氧化膜2時，能夠防止在槽12上部的埋入氧化膜11的側面上丟失氧化膜。
特別是如果與下層氧化膜2的膜厚相比把槽12上部的埋入氧化膜11的側面的熱氧化膜10的膜厚增加，則在除去下層氧化膜2的時候，能夠進一步防止槽12上部的埋入氧化膜11側面的熱氧化膜10的丟失，能夠防止上述埋入氧化膜11邊緣部分中的塌陷。
還有，通過使用本實施例7的方法，也能夠製造圖11所示結構的槽型元件分離結構。
另外，本實施例的方法中，在把埋入氧化膜11埋入到在矽襯底1中形成的槽內之後，為了用熱氧化在上述槽內壁形成熱氧化膜10，對埋入氧化膜11進行高溫處理，進行所謂的燒固。
從而，在形成圖17(a)所示的埋入氧化膜11時的接縫40中，產生物理和化學的組織變化，能夠提高上述接縫40的結合力。
由此，能夠抑制發生在以往方法中用溼法刻蝕除去埋入氧化膜11時所發生的沿接縫40的凹窪(圖17(b)(c))。
該效果在使用氧化膜成為粘性流體狀態的1000℃以上的溫度的情況下特別大，在這樣的溫度下能夠完全地縫合接縫40。
另外，用CVD法形成的埋入氧化膜11的使用氫氟酸的溼法刻蝕的刻蝕速度由於上述熱氧化所產生的回流(reflow)效應而下降，提高了埋入氧化膜11的刻蝕的控制性，能夠減少埋入氧化膜11從襯底表面向上方突出部分的高度的離散性。
實施例8圖8中示出了本發明實施例8的槽型元件分離結構的製造工序剖面圖。
首先，如圖8(a)所示，在矽襯底1上，順序地形成用熱氧化法得到的膜厚5到30nm左右的下層氧化膜2，膜厚30到100nm左右的多晶矽膜5，膜厚100到300nm左右的氮化矽膜3，通過各向異性刻蝕，對氮化矽膜3、多晶矽膜5、下層氧化膜2進行開口，通過把矽襯底1刻蝕100到500nm左右的深度，在矽襯底內形成槽12。
接著，如圖8(b)所示，用CVD法全面地澱積埋入氧化膜11。這裡，和實施例7相同，也可在形成埋入氧化膜11之前預先把槽內壁熱氧化5到50nm左右的程度。
接著，如圖8(c)所示，用熱氧化法，在上述埋入氧化膜11上邊使氧化劑進行擴散，在槽內部形成5到50nm左右的氧化膜10。這時，上述的多晶矽膜5的側壁部分13也被熱氧化。
接著，如圖8(d)所示，用CMP法除去在氮化矽膜3上部形成的埋入氧化膜11以及槽內的熱氧化膜10、埋入氧化膜11的一部分。
接著，如圖8(e)所示，用熱磷酸除去氮化矽膜3，接著用幹法刻蝕法除去多晶矽膜5。
最後，如圖8(f)所示，通過使用氫氟酸的溼法刻蝕除去熱氧化膜2，形成槽型元件分離結構。
這樣，使用本實施例8的方法，也能夠製造圖11所示結構的槽型元件分離結構，由此，能夠得到和上述實施例7相同的效果。
特別是由於在本實施例中，把氮化矽膜3用作為CMP法中的阻擋層，因此能夠和上述實施例2同樣，高精度地控制從矽襯底1表面向上方突出的埋入氧化膜11的厚度，能夠減少離散性。
這樣，在使用了氮化矽膜3作為阻擋層的情況下，雖然增加了製造工序數，但是卻能夠減少埋入氧化膜11的高度的離散性。然而，由於氮化矽膜3是硬質材料，因此氧化時的應力產生將成為問題。
不過，可通過把多晶矽膜5的膜厚作成30nm左右以上來緩和應力而充分地迴避該應力產生的問題。另外，通過把多晶矽膜5的膜厚作成100nm以下，能夠抑制縱橫比過高，進而能夠防止過多地發生氧化時的「鳥嘴」。
實施例9圖9中示出本發明實施例9的槽型元件分離結構的製造工序剖面圖。
首先，如圖9(a)所示，在矽襯底1上依次形成用熱氧化法得到的5到30nm左右的下層氧化膜2，100到300nm左右的多晶矽膜5，然後通過各向異性刻蝕，對元件分離形成區域的多晶矽膜5、下層氧化膜2進行開口，把矽襯底1刻蝕100到500nm左右的深度，由此在矽襯底1內形成槽12。
接著，如圖9(b)所示，用CVD法，全面地澱積埋入氧化膜11。在此，也可和實施例7一樣，在形成埋入氧化膜11之前，預先把槽壁內部熱氧化5到50nm左右。
接著，如圖9(c)所示，用CMP法除去澱積在多晶矽膜5上部的埋入氧化膜11以及槽內的埋入氧化膜11的一部分。
接著，如圖9(d)所示，用熱氧化法，使氧化劑在埋入氧化膜11上面進行擴散，在槽內部形成5到50nm左右的熱氧化膜10。
在這樣的情況下，也和上述一樣，預先把槽12內部進行熱氧化，通過把這樣的熱氧化膜和形成在埋入氧化膜11上面的熱氧化膜組合起來使用，能夠在某種程度上控制熱氧化膜10膜厚的分布。
接著，如圖9(e)所示，通過用氫氟酸的溼法刻蝕除去形成在多晶矽膜5上部的熱氧化膜10之後，用幹法刻蝕法除去多晶矽膜5。
接著，如圖9(f)所示，通過用氫氟酸的溼法刻蝕除去下層氧化膜2，能夠形成槽型元件分離結構。
這樣，通過使用本實施例9的方法，也能夠製作圖11所示結構的槽型元件分離結構，能夠得到和上述實施例7一樣的效果。
還有，本實施例的方法中，如上述那樣與槽部內壁的熱氧化膜的膜厚相比，能夠更加大多晶矽膜5的側壁部分13的氧化量，在下層氧化膜2的除去工序中，能夠進一步保護埋入氧化膜11的側面，能夠更有效地防止發生埋入氧化膜11邊緣部分中的凹窪。
實施例10圖10中示出本發明實施例10的槽型元件分離結構的製造工序剖面圖。
首先，如圖10(a)所示，在矽襯底1上，依次形成用熱氧化法得到的膜厚5到30nm左右的熱氧化膜2，30到100nm左右的多晶矽膜5，100到300nm左右的氮化矽膜3，接著，用各向異性刻蝕，對元件分離形成區域的氮化矽膜3、多晶矽膜5、下層氧化膜2進行開口，通過把矽襯底1刻蝕100到500nm左右的深度，在矽襯底內形成槽12。
接著，如圖10(b)所示，用CVD法全面地澱積埋入氧化膜11。在此，和實施例7一樣，也可在形成埋入氧化膜11之前把槽部內壁熱氧化5到50nm左右。
接著，如圖10(c)所示，用CMP法除去把氮化矽膜3用作阻擋層而在氮化矽膜3上部形成的埋入氧化膜11以及槽12內的埋入氧化膜11的一部分。
接著，如圖10(d)所示，用熱氧化法，通過使氧化劑在上述埋入氧化膜11上面擴散，在槽內部形成5到50nm左右的熱氧化膜10。在這樣的工序中，也和上述一樣，通過與在形成埋入氧化膜之前形成的熱氧化膜組合起來使用，能夠把多晶矽膜5側壁的氧化量和槽部內壁的氧化量分別控制在所希望的值。
接著，如圖10(e)所示，用熱磷酸除去氮化矽膜3，進而，用幹法刻蝕法除去多晶矽膜5。
最後，如圖10(f)所示，用依據氫氟酸的溼法刻蝕除去下層氧化膜2，形成槽型元件分離結構。
這樣，通過使用本實施例10的方法，也能夠製作圖11所示結構的槽型元件分離結構。
另外，由於使用氮化矽膜3作為CMP法中的阻擋層，因此能夠減小從矽襯底1表面向上方突出的埋入氧化膜11厚度上的離散性。
實施例11圖12示出利用本發明的槽型元件分離結構製作的DRAM存儲單元的剖面圖。
作為這樣的DRAM存儲單元的製造方法，首先，用上述實施例1到10的任一種方法形成槽型元件分離區域。
接著，在形成了P型阱(未圖示)以後，用熱氧化法澱積10nm左右的柵氧化膜，進而，用CVD法澱積100nm左右的多晶矽膜(柵電極材料)。
接著，用照相製版，在預定區域形成抗蝕劑，以該抗蝕劑作為掩膜用各向異性刻蝕對多晶矽膜進行圖形刻蝕，形成柵電極32。然後，除去抗蝕劑。
接著，以槽型分離膜以及柵極32為掩膜，應用離子注入法，在加速電壓50keV、劑量5×1013/cm2的注入條件下注入As，形成n型層30(S/D區域)。
接著，用CVD法，全面地澱積100nm左右膜厚的氧化膜，通過各向異性刻蝕，形成側壁絕緣膜31。
接著，用CVD法，全面地澱積700nm左右的氧化膜作為層間絕緣膜35以後，在預定的位置上對位線接觸孔進行開口。
接著，作為位線布線材料，全面地依次澱積了100nm左右的含有雜質的多晶矽膜以及100nm左右的矽化鎢膜以後，通過圖形刻蝕僅在預定的區域形成布線，形成位線33。
接著，再次用CVD法，全面地澱積700nm左右的氧化膜作為層間絕緣膜35，然後，在預定的位置上對存儲結點接觸孔進行開口。
接著，全面地澱積800nm左右的含有雜質的多晶矽膜作為電容器下部電極材料，用圖形刻蝕僅在預定的區域配置電容器下部電極材料，形成存儲結點34。
接著，用CVD法，澱積7nm左右的氮氧化矽(SiON)膜36作為電容器介電膜。
接著，用CVD法，澱積50nm左右的含有雜質的多晶矽膜作為電容器上部電極，形成單元板，用圖形刻蝕僅在預定的區域設置多晶矽膜，形成電容器上部電極37。
通過進行以上的工序，完成圖12所示的DRAM存儲單元。
在這樣的DRAM存儲單元中，從集成化的要求出發使用溝道寬度狹窄的電晶體，但通過使用本發明中這樣的槽型元件分離結構作為元件分離膜，則即使在溝道寬度狹窄的電晶體中也能夠防止反向窄溝道效應。
其結果，在圖12所示那樣的配置了多個存儲單元的DRAM器件中，由於能夠抑制每個存儲單元的溝道寬度的離散性而引起的器件特性的離散性，所以可以實現器件的穩定工作和高成品率。
另外，通過使用本發明中的製造方法抑制發生接縫，能夠防止相鄰柵電極間的短路。
從以上的說明可知，本發明的方法中，由於不是象以往那樣用CVD法形成的氧化膜而是用耐刻蝕性高的熱氧化膜包圍住從矽襯底表面向上方突出的埋入氧化膜的周圍，因此即使在下層氧化膜的刻蝕工序中上述熱氧化膜也難於被刻蝕，能夠有效地保護突出的埋入氧化膜。
其結果，在這樣的刻蝕工序中能夠防止發生以往所發生的埋入氧化膜邊緣部分的凹窪。
由此，在上述槽型元件分離結構上形成了具有柵極的電晶體的情況下，能夠防止由於在上部形成上述凹窪而產生的由柵極引起的電場集中，能夠抑制電晶體的反向窄溝道效應。
特別是通過比槽內部形成的熱氧化膜更厚地形成從矽襯底向上部突出的埋入氧化膜側面的熱氧化膜，能夠更增加上述下層氧化膜刻蝕工序中的埋入氧化膜的保擴效果。
還有，通過在埋入氧化膜上部也形成熱氧化膜，能夠完全地防止發生上述埋入氧化膜邊緣部分的凹窪。
還有，在用本發明形成的槽型元件分離結構中，由於在矽襯底表面近旁，熱氧化膜平滑地向外側延伸，上述柵極結構的底部形狀也成為平滑的，由此也能夠防止由柵極引起的電場集中。
還有，本發明的方法中，由於不象以往那樣使用各向異性刻蝕，所以能夠防止發生有源區域的損傷。
還有，通過使用本發明的方法，在埋入氧化膜內發生接縫的情況下，通過把接縫埋起來，由此能夠最終地形成不發生接縫的槽型元件分離結構。
進而，在形成於矽襯底的槽內埋入了埋入氧化膜以後，通過熱氧化在槽內部形成熱氧化膜，對上述埋入氧化膜進行高溫處理，產生所謂燒固。
由此，能夠提高埋入氧化膜形成時的接縫的結合力。
特別是進行1000℃以上的熱氧化工序，對提高結合力是有效的。
權利要求
1.一種槽型元件分離結構，該結構在形成於矽襯底的槽內經由熱氧化膜埋入了埋入氧化膜，其特徵在於上述埋入氧化膜的上表面的全部設置在所述矽襯底的上方；上述熱氧化膜包括形成在所述矽襯底的上方的第1熱氧化膜部，和在上述矽襯底的下方將上述槽覆，並在上述矽襯底表面的高度與第1氧氧化膜部相接的第2熱氧化膜部；第1熱氧化膜部和第2熱氧化膜部，為使在上述槽壁垂直的方向上的膜厚在處於上述矽襯底表面的高度互相接觸的部分成為最厚，分別具有在上述矽襯底的表面的高度互相接觸的部分逐漸向外側擴展的部分。
2.權利要求1記述的槽型元件分離結構，其特徵在於第1熱氧化膜部的膜厚厚於第2熱氧化膜部的膜厚。
3.權利要求1或2的任一項記述的槽型元件分離結構，其特徵在於上述埋入氧化膜的上表面進而被熱氧化膜所覆蓋。
全文摘要
一種槽型元件分離結構，該結構在形成於矽襯底的槽內經由熱氧化膜埋入了埋入氧化膜，其特徵在於上述埋入氧化膜的上表面的全部設置在所述矽襯底的上方；上述熱氧化膜包括形成在所述矽襯底的上方的第1熱氧化膜部，和在上述矽襯底的下方將上述槽覆，並在上述矽襯底表面的高度與第1熱氧化膜部相接的第2熱氧化膜部；第1熱氧化膜部和第2熱氧化膜部，為使在上述槽壁垂直的方向上的膜厚在處於上述矽襯底表面的高度互相接觸的部分成為最厚，分別具有在上述矽襯底的表面的高度互相接觸的部分逐漸向外側擴展的部分。
文檔編號H01L21/76GK1430260SQ02157489
公開日2003年7月16日 申請日期2002年12月17日 優先權日1997年4月11日
發明者堀田勝之, 黑井隆, 酒井舞子 申請人:三菱電機株式會社