選擇電路和配置其的方法
2023-10-09 04:34:39 3
專利名稱：選擇電路和配置其的方法
技術領域：
本發明涉及電路和在半導體器件上配置選擇電路的相關方法。
技術背景電結構內的電路通常不具有被配置成使電路的特性與輔助電路 的特性匹配的能力。不匹配的特性可能使電路出故障或低效率地工 作。因此，需要產生可以被配置成使電路的特性與輔助電路的特性匹 配的電路的結構和相關方法。發明內容本發明提供了一種方法，包含在半導體器件上提供選擇電路，所述選擇電路包含邏輯電路、 包含第一組子電路和第二組子電路的子電路陣列、第一開關電路、和 第二開關電路，其中，所述邏輯電路的輸出端與所述第一組子電路的 每個子電路的輸入端電連接，其中，所述第一組子電路的所述每個所 述子電路的輸出端與所述第一開關電路的輸入端電連接，其中，所述 第一開關電路的輸出端與所述第二組子電路的每個子電路的輸入端 電連接，其中，所述第二組的所述子電路的所述每一個的輸出端與所 迷笫二開關電路的輸入端電連接，並且其中，所述第二開關電路的輸 出端與所述邏輯電路的輸入端電連接；所述邏輯電路接收啟用所述選擇電路的控制信號；將第一工作條件應用於所述選擇電路；所述第一開關電路響應施加到所述第一開關電路的第一選擇信 號，從所述第一組中選擇第一子電路；所述第二開關電路響應施加到所述第二開關電路的第二選擇信
號，從所述第二組中選擇第二子電路； 所述選擇電路生成第一頻率；將第二工作條件應用於所迷選擇電路，所述第二工作條件不同於 所述第一工作條件；所述選擇電路生成第二頻率；和將所述第一頻率和所述第二頻率之間的第一頻率差與預定頻率 差相比較，以確定所述第一頻率差是否基本等於所述預定頻率差。 本發明提供了這樣的選擇電路，它包含 邏輯電路，適合接收啟用所述選擇電路的控制信號； 包含第一組子電路和第二組子電路的子電路陣列，其中，所述邏 輯電路的輸出端與所述第一組子電路的每個子電路的輸入端電連接； 第一開關電路，其中，所述第一組的所述每個所述子電路的輸出 端與所述第一開關電路的輸入端電連接，其中，所述第一開關電路的 輸出端與所述第二組子電路的每個子電路的輸入端電連接，並且其 中，所述笫一開關電路適合響應施加到所述第一開關電路的第一選擇 信號，從所述第一組中選擇笫一子電路；第二開關電路，其中，所述第二組的所述每個所述子電路的輸出 端與所述笫二開關電路的輸入端電連接，其中，所述第二開關電路的 輸出端與所述邏輯電路的輸入端電連接，其中，所述第二開關電路適 合響應施加到所述第二開關電路的第二選擇信號，從所述第二組中選 擇第二子電路，其中，所述選擇電路適合應用第一工作條件和生成第 一頻率，其中，所述選擇電路適合應用第二工作條件和生成第二頻率， 並且其中，所述第一頻率和所述第二頻率之間的第一頻率差適合與預 定頻率差相比較，以確定所述第一頻率差是否基本等於所述預定頻率 差。本發明有利地提供了生成可以配置成使電路的特性與輔助電路 的特性匹配的電路的結構和相關方法。
圖1例示了按照本發明實施例的半導體器件上的選擇電路的方塊圖；圖2例示了按照本發明實施例的圖i的選擇電路的內部示意圖；和圖3是描述實現按照本發明實施例的圖1和圖2的選擇電路的算法的流程圖。
具體實施方式
圖1例示了按照本發明實施例的半導體器件1上的選擇電路2 的方塊圖。選擇電路2是用於生成多個(例如，2個)不同頻率的可 配置電路。每個不同頻率是通過改變選擇電路2的配置和工作條件生 成的。選擇電路2的工作條件尤其可以包括工作或電源電壓、工作或 電源電流、和工作溫度等。選擇電路2的配置通過選擇選擇電路2內 的不同子電路(例如，參見圖2中的子電路lOa...lOn、 14a...l4n、和 15a…15n)來改變。選擇電路2可以被配置成使兩個不同生成頻率之 間的Afrequency (即，頻率差)(即，來自選擇電路2的兩個生成頻 率之差)與指定Afrequency (即，頻率差)匹配(即，基本相等)。 指定Afrequency可以包含已知Afrequency (例如，設計者通過測試指 定的Afrequency)。可替代地，指定Afrequency可以由參考電路8生 成。參考電路8可以位於半導體器件1上或在半導體器件1的外部。 指定Afrequency根據半導體器件2的操作連續改變。因此，選擇電路 2被連續重新配置以生成與指定Afrequency匹配的Afrequency。當將 啟用信號(例如，邏輯1)被施加在選擇電路2的啟用輸入端7上時， 選擇電路2生成在輸出端17上被測量的第一頻率。第一頻率是在笫 一工作條件下(在使用選擇電路2內的第一組子電路時)生成的並由 處理塊12測量和記錄。選擇電路2內的第一組子電路是通過將第一 選擇數據施加在子電路選擇輸入端9上選擇的。第一選擇數據由控制 單元11施加。例如，第一工作條件可以包含施加到選擇電路2的電 源輸入端4的第一電源電壓(例如，2伏)。在第一頻率在第一工作
條件下被處理塊12測量和記錄之後，將選擇電路的第一工作條件改 變成第二工作條件(例如，將2伏的第一電源電壓改變成1伏的第二 電源電壓)，並且由處理塊12測量和記錄第二頻率。處理塊12計算 第一頻率和第二頻率之間的第一Afrequency，並且將第一Afrequency 與參考電路8生成的指定Afrequency相比較。如果第一Afrequency等 於指定Afreqnency，那麼，將第一選擇數據存儲在存儲單元21中。如 果第一Afrequency不等於指定Afrequency，那麼，控制單元11將第 二選擇數據施加在子電路選擇輸入端9上，並且選擇選擇電路2內的 第二組子電路。再次將第一工作條件(例如，2伏)應用於選擇電路， 並且測量(即，利用選擇選擇電路2內的笫二組子電路)和由處理塊 12記錄笫三頻率。在第三頻率在第一工作條件下被處理塊12測量和 記錄之後，將選擇電路的第一工作條件改變成第二工作條件(例如， 將2伏的第一電源電壓改變成1伏的第二電源電壓)，並且由處理塊 12測量和記錄第四頻率。處理塊12計算第三頻率和第四頻率之間的 第二Afrequency，並且將第二Afrequency與參考電路8生成的指定 △frequency詳目》匕較。如果第二Afrequency等於4旨定Afrequency，那麼， 將第二選擇數據存儲在存儲單元21中。如果第二Afrequency不等於 指定Afrequency，那麼，利用第三選擇數據選擇第三組子電路來重複 上述過程。注意，可以改變選擇電路2的任何工作條件來進行上述處 理。例如，可以通過支配在選擇電路的熱源(例如，加熱器)或冷源 (例如，風扇，散熱片等)改變選擇電路的溫度(即，將工作條件應 用於選擇電路)。圖2例示了按照本發明實施例的圖1的選擇電路2的內部示意 圖。圖2中的選擇電路2的內部示意圖代表選擇電路2的部件的配置 例子。注意，可以使用任何部件的任何配置。圖2中的選擇電路2是 環形振蕩電路。選擇電路2包含NAND ("與非，，)門5、第一組(10) 子電路lOa...lOn、第一多路復用器20a、第二組(14 )子電路14a.,.14n、 第二多路復用器20b、第三組(15)子電路15a...1511、和第三多路復 用器20c。可替代地，第一多路復用器20a、第二多路復用器20b、和
第三多路復用器20c可以用尤其包括雷射熔絲陣列等的任何類型開關 電路代替。NAND門5可以用任何類型的邏輯門代替。NAND門5的 輸出端5a與第一組(10)子電路的每個子電路lOa...lOn的輸入端電 連接。每個子電路10a，"10n的輸出端與第一多路復用器20a的輸入端 電連接。第一多路復用器20a的輸出端與第二組(14)子電路的每個 子電路14a".14n的輸入端電連接。每個子電路14a."14n的輸出端與 第二多路復用器20b的輸入端電連接。第二多路復用器20b的輸出端 與第三組(15)子電路的每個子電路15a".15n的輸入端電連接。每個 子電路15a…15n的輸出端與笫三多路復用器20c的輸入端電連接。笫 三多路復用器20c的輸出端與NAND門5的輸入端電連接，從而形成 反饋環路。每個子電路lOa...lOn、 14a."14n、和15a…15n可以包含不 同特性，尤其諸如延遲、對電壓敏感、對溫度敏感、和對處理敏感等。 每個子電路10a".10n、 14a.,.14n、和15a."15n可以包含尤其包括反相 器、NAND門、NOR ("或非")門、傳遞(PASS)門、鎖存器、長 電線的反相器、具有不同閾值電壓的電路、不同尺寸電路(例如，大 小反相器)等的任何類型電路。如前面參照圖1所述，圖2的選擇電 路2被配置成使兩個不同生成頻率之間的Afrequency (即，來自選擇 電路2的兩個生成頻率之差)與指定Afrequency匹配(即，基本相等)。 為了啟動頻率生成過程，將第一工作條件(例如，2伏)應用於 選擇電路2，並且將啟用信號(例如，邏輯1)施加在NAND門5的 啟用輸入端7上。作為響應，在NAND門5的輸出端5a上生成第一 邏輯信號。將第一邏輯信號施加在每個子電路10a…10n上。每個子電 路lOa...lOn修正第一邏輯信號的特性(例如，修正特性可以包含為第 一邏輯信號生成不同延遲)。接著，將第一選擇數據(即，包含第一 多路復用選擇信號)施加在笫 一多路復用器20a的多路復用選擇輸入 端9a上，作為響應，多路復用器20a選擇從子電路lOa...lOn之一 (例 如，從子電路10b)傳遞的信號(即，包含第一修正特性的第一邏輯 信號)。使包含第一修正特性的第一邏輯信號通過第一多路復用器20a 傳遞到子電路14a…14n。每個子電路14a.,.14n修正包含第一修正特性
的笫一邏輯信號的特性。接著，將第一選擇數據(即，包含第二多路復用選擇信號)施加在第二多路復用器20b的多路復用選擇輸入端9b 上，作為響應，多路復用器20b選擇從子電路14a…14n之一 (例如， 從子電路14c)傳遞的信號(即，包含第二修正特性的第 一邏輯信號)。 使包含第二修正特性的笫一邏輯信號通過第二多路復用器20b傳遞到 子電路15&...1511。每個子電路15a…15n修正包含第二修正特性的第一 邏輯信號的特性。接著，將第一選擇數據(即，包含第三多路復用選 擇信號)施加在第三多路復用器20c的多路復用選擇輸入端9c上，作 為響應，多路復用器20c選擇從子電路15a".15n之一 (例如，從子電 路15n)傳遞的信號(即，包含第三修正特性的第一邏輯信號)。使 包含第三修正特性的第一邏輯信號傳遞迴到NAND門5的輸入端，並 且在輸出端5a第一頻率被測量。利用應用於選擇電路2的第二工作 條件(例如，1伏)，同時通過相同子電路(例如，子電路10b、子 電路14c、和子電路15n)傳遞信號，重複上述過程。其結果是，第 二頻率在輸出端5a被生成和測量。如前面參照圖1所述，計算第一 頻率和第二頻率之間的第一Afrequency，並且將它與指定Afrequency 相比較。如果第一Afrequency等於指定Afrequency，那麼，將第一選 擇數據(即，包含第一、第二和第三多路復用選擇信號)存儲在存儲 單元(例如，圖1中的存儲單元21)中。如果笫一Afrequency不等於 指定Afrequency，那麼，再次將第一工作條件(例如，2伏)應用於 選擇電路2，並且將啟用信號(例如，邏輯1)施加在NAND門5的 啟用輸入端7上。作為響應，在NAND門5的輸出端5a上生成第一 邏輯信號。將笫一邏輯信號施加在每個子電路lOa...lOn上。每個子電 路lOa...lOn修正第一邏輯信號的特性(例如，修正特性可以包含為第 一邏輯信號生成不同延遲)。接著，將第二選擇數據(即，包含第四 多路復用選擇信號)施加在笫一多路復用器20a上，作為響應，多路 復用器20&選擇從子電路1(^...1011之一 (例如，從子電路10a)傳遞 的信號(即，包含第四修正特性的第一邏輯信號)。使包含第四修正 特性的第一邏輯信號通過第一多路復用器20a傳遞到子電路
14a…14n。每個子電路14a...l4n修正包含第四修正特性的第一邏輯信 號的特性。接著，將第二選擇數據(即，包含第五多路復用選擇信號) 施加在第二多路復用器20b，作為響應，多路復用器20b選擇從子電 路14a…14n之一 (例如，從子電路14b )傳遞的信號(即，包含第五 修正特性的第一邏輯信號)。使包含第五修正特性的第一邏輯信號通 過第二多路復用器20b傳遞到子電路15a…15n。每個子電路15a."15n 修正包含第五修正特性的第一邏輯信號的特性。接著，將笫二選擇數 據(即，包含第六多路復用選擇信號)施加在第三多路復用器20c上， 作為響應，多路復用器20<;選擇從子電路153...1511之一 (例如，從子 電路15c)傳遞的信號(即，包含第六修正特性的第一邏輯信號)。 使包含第六修正特性的第一邏輯信號傳遞迴到NAND門5的輸入端， 並且第三頻率在輸出端5a被測量。利用應用於選擇電路2的第二工 作條件(例如，1伏)，同時通過相同子電路(例如，子電路10a、 子電路14b、和子電路15c)傳遞信號，重複上述過程。其結果是， 第四頻率在輸出端5a被生成和測量。如前面參照圖1所述，計算第 三頻率和第四頻率之間的第二 Afrequency ，並且將它與指定 △frequency相比較。如果第二Afrequency等於指定Afrequency，那麼， 將第二選擇數據(即，包含第四、第五和第六多路復用選擇信號)存 儲在存儲單元(例如，圖1中的存儲單元21)中。如果第二Afreqnency 不等於指定Afrequency,那麼，利用第三選擇數據選擇第三組子電路 來重複上述過程。注意，可以改變選擇電路2的任何工作條件來進行 上述處理。例如，可以通過支配在選擇電路上的熱源(例如，加熱器) 或冷源(例如，風扇，散熱片等)改變選擇電路的溫度。 圖1和圖2的選擇電路2的實現例子描述如下。 在本例中，在選擇電路中存在10組(與圖2的組10、 14和15 類似)子電路。每個組包含2個子電路。每個組的第一子電路是包含 常規閾值電壓器件(RVT)的反相器。每個組的第二子電路是包含高 閾值電壓器件(HVT)的反相器。在製造最後測試期間，在多個工作 條件(例如，2伏和1伏)下測試半導體器件。該測試確定半導體器
件的最大工作頻率在2伏下是2 GHz和在1伏下是700 MHz。因此， 指定Afrequency代表65%的差異。代表65 %差異的指定Afrequency 是選擇電路2將模仿(model)的行為。施加到多路復用器的第一選 擇數據4吏一半(即，5個)多路復用器選擇RVT反相器和使另 一半(即， 5個)多路復用器選擇HVT反相器。由於由兩種反相器類型(RVT 和HVT)組成的不同特性，反相器相對於電壓以不同速率慢下來。利 用施加到多路復用器的第一選擇數據，在2V下測量選擇電路頻率， 得出100 MHz的頻率。接著，利用施加到多路復用器的第 一選擇數據， 在IV下測量選擇電路頻率，得出50 MHz的頻率。測量Afrequency (即，100MHz與50MHz之差)代表65%的差異。因此，確定指定 △frequency不等於第一Afrequency，然後將第二選擇數據施加到多路 復用器(即，選擇不同子電路)，並且重複上述過程直到測量Afrequency 基本等於指定Afrequency。將生成65 %頻率差異的選擇數據保存在非 易失性存儲器件中，供將來檢索用。圖3是描述實現按照本發明實施例的圖1和圖2的選擇電路2 的算法的流程圖。在步驟40中，啟動該過程。在步驟42中，將選擇 第一組子電路的選擇數據施加到選擇電路2。在步驟44中，將第一工 作條件應用於選擇電路2。在步驟46中，測量第一輸出頻率。在步驟 50中，將第二工作條件應用於選擇電路2。在步驟52中，測量第二 輸出頻率。在步驟54中，計算第一輸出頻率和第二輸出頻率之間的 測量Afrequency。在步驟56中，確定測量Afrequency是否基本等於 指定Afrequency。如果在步驟56中，確定測量Afrequency基本等於 指定Afrequency，那麼，在步驟58中，存儲選擇數據供將來參考用， 並且在步驟60中終止該過程，如果在步驟56中，確定測量Afrequency 不基本等於指定Afrequency，那麼，在步驟57中，改變選擇數據，並 且重複步驟42。該過程將一起重複到測量Afrequency基本等於指定 △frequency 。雖然本文為了例示的目的描述了本發明的實施例，但許多的修正 和改變對於本領域的普通技術人員來說是顯而易見的。於是，所附權
利要求書旨在包含在本發明的精神和範圍之內的所有這樣的修正和 改變。
權利要求
1.一種方法，包括在半導體器件上提供選擇電路，所述選擇電路包含邏輯電路、包含第一組子電路和第二組子電路的子電路陣列、第一開關電路、和第二開關電路，其中，所述邏輯電路的輸出端與所述第一組子電路的每個子電路的輸入端電連接，其中，所述第一組的所述每個所述子電路的輸出端與所述第一開關電路的輸入端電連接，其中，所述第一開關電路的輸出端與所述第二組子電路的每個子電路的輸入端電連接，其中，所述第二組的所述子電路的所述每一個的輸出端與所述第二開關電路的輸入端電連接，並且其中，所述第二開關電路的輸出端與所述邏輯電路的輸入端電連接；所述邏輯電路接收啟用所述選擇電路的控制信號；將第一工作條件應用於所述選擇電路；響應施加到所述第一開關電路的第一選擇信號，所述第一開關電路從所述第一組中選擇第一子電路；響應施加到所述第二開關電路的第二選擇信號，所述第二開關電路從所述第二組中選擇第二子電路；所述選擇電路生成第一頻率；將第二工作條件應用於所述選擇電路，所述第二工作條件不同於所述第一工作條件；所述選擇電路生成第二頻率；和將所述第一頻率和所述第二頻率之間的第一頻率差與預定頻率差相比較，以確定所述第一頻率差是否基本等於所述預定頻率差。
2. 根據權利要求1所述的方法，其中，所述第一頻率差與所述 預定頻率差的比較確定所述第一頻率差基本等於所述預定頻率差，其 中，所述第一選擇信號包含第一選擇數據，其中，所述第二選擇信號 包含笫二選擇數據，並且其中，所述方法進一步包含將所述第一選擇數據和所述第二選擇數據存儲在位於所述半導體器件上的存儲器件中。
3. 根據權利要求1所述的方法，其中，所述第一頻率差與所述 預定頻率差的比較確定所述第一頻率差不基本等於所述預定頻率差， 並且其中，所述方法進一步包含將所述第一工作條件應用於所述選擇電路；響應施加到所述笫一開關電路的第三選擇信號，所述第一開關電 路從所述第 一組中選擇第三子電路；響應施加到所述第二開關電路的第四選擇信號，所述第二開關電 路從所述第二組中選擇第四子電路；所述選擇電路生成第三頻率；將第二工作條件應用於所述選擇電路；所述選擇電路生成第四頻率；和將所述第三頻率和所述第四頻率之間的第二頻率差與所述預定 頻率差相比較，以確定所述第二頻率差是否基本等於所述預定頻率 差。
4. 根據權利要求1所述的方法，其中，所述第二頻率差與所述 預定頻率差的比較確定所述第二頻率差基本等於所述預定頻率差，其 中，所述第三選擇信號包含第三選擇數據，其中，所述第四選擇信號 包含第四選擇數據，並且其中，所述方法進一步包含將所述第三選擇數據和所述第四選擇數據存儲在位於所述半導 體器件上的存儲器件中。
5. 根據權利要求l所述的方法，進一步包含 位於所述半導體器件上的參考電路生成所述預定頻率。
6. 根據權利要求1所述的方法，其中，所述邏輯電路包含NAND門。
7. 根據權利要求1所述的方法，其中，所述第一組子電路的每 個子電路和所迷第二組子電路的每個子電路獨立地包含從由如下組 成的一個組中選擇的器件反相器、NAND門、NOR門、傳遞門、 傳輸門、和存儲器件。
8. 根據權利要求1所述的方法，其中，所述第一工作條件和所 述笫二工作條件每一個都是獨立地從由如下組成的一個組中選擇的所述選擇電路的指定工作電壓、所述選擇電路的指定工作溫度、所述 選擇電路的指定工作頻率、和到所述半導體器件的指定數據流。
9. 根據權利要求1所述的方法，其中，所述選擇電路是環形振 蕩電路。
10. 根據權利要求l所述的方法，其中，所述第一開關電路和所 述第二開關電路每一個都包含從由如下組成的 一個組中選擇的器件 多路復用器和雷射熔絲陣列。
11. 一種選擇電路，包含邏輯電路，適合接收啟用所述選擇電路的控制信號；包含第一組子電路和第二組子電路的子電路陣列，其中，所述邏 輯電路的輸出端與所述第一組子電路的每個子電路的輸入端電連接；第一開關電路，其中，所述笫一組的所述每個所述子電路的輸出 端與所述第一開關電路的輸入端電連接，其中，所述第一開關電路的 輸出端與所述第二組子電路的每個子電路的輸入端電連接，並且其 中，所述第一開關電路適合響應施加到所述第一開關電路的第一選擇 信號，從所述第一組中選擇第一子電路；第二開關電路，其中，所述第二組的所述每個所述子電路的輸出 端與所述第二開關電路的輸入端電連接，其中，所述第二開關電路的 輸出端與所述邏輯電路的輸入端電連接，其中，所述第二開關電路適 合響應施加到所述第二開關電路的第二選擇信號，從所述笫二組中選 擇第二子電路，其中，所述選擇電路適合應用第一工作條件並生成第 一頻率，其中，所述選擇電路適合應用第二工作條件和生成第二頻率， 並且其中，所述第一頻率和所述第二頻率之間的第一頻率差適合與預 定頻率差相比較，以確定所述第一頻率差是否基本等於所述預定頻率 差。
12. 根據權利要求11所述的電路，其中，所述選擇電路位於包 含存儲器件的半導體器件上，其中，所述第一選擇信號包含第一選擇數據，其中，所述第二選擇信號包含第二選擇數據，其中，所述笫一 頻率差被確定基本等於所述預定頻率差，並且其中，所述存儲器件適 合存儲所述第 一選擇數據和所述第二選擇數據。
13. 根據權利要求11所述的電路，其中，所述第一頻率被確定 不基本等於所述預定頻率差，其中，所述第一開關電路適合響應施加 到所述第一開關電路的第三選擇信號，從所述第 一組中選擇第三子電 路，其中，所述第二開關電路適合響應施加到所述第二開關電路的第 四選擇信號，從所述第二組中選擇第四子電路，其中，所述選擇電路 適合在所述第一工作頻率下生成第三頻率，其中，所述選擇電路適合 在所述第二工作頻率下生成第四頻率，並且其中，所述第三頻率和所 述第四頻率之間的第二頻率差適合與預定頻率差相比較，以確定所述 第二頻率差是否基本等於所述預定頻率差。
14. 根據權利要求13所述的電路，其中，所述選擇電路位於包 含存儲器件的半導體器件上，其中，所述第三選擇信號包含第三選擇 數據，其中，所述第四選擇信號包含第四選擇數據，其中，所述第二 頻率差被確定基本等於所述預定頻率差，並且其中，所述存儲器件適 合存儲所述第三選擇數據和所述第四選擇數據。
15. 根據權利要求11所述的電路，其中，所述選擇電路位於半 導體器件上，其中，所述半導體器件包含適合生成所述預定頻率的參 考電路。
16. 根據權利要求11所述的電路，其中，所述邏輯電路包含 NAND門。
17. 根據權利要求11所述的電路，其中，所述第一組子電路的 每個子電路和所述第二組子電路的每個子電路獨立地包含從由如下 組成的一個組中選擇的器件反相器、NAND門、NOR門、傳遞門、 傳輸門、和存儲器件。
18. 根據權利要求11所述的電路，其中，所述第一工作條件和 所述第二工作條件每一個都是獨立地從由如下組成的一個組中選擇 的所述選擇電路的指定工作電壓、所述選擇電路的指定工作溫度、 所述選擇電路的指定工作頻率、和到所述半導體器件的指定數據流。
19. 根據權利要求11所述的電路，其中，所述選擇電路是環形 振蕩電路。
20. 根據權利要求11所述的電路，其中，所述第一開關電路和 所述第二開關電路每一個都包含從由如下組成的一個組中選擇的器 件多路復用器和雷射熔絲陣列。
全文摘要
一種選擇電路及其方法。選擇電路包含相互電耦合的邏輯電路、子電路陣列和開關電路。將第一工作條件應用於選擇電路。開關電路從陣列中選擇一組子電路。選擇電路生成第一頻率。選擇電路應用與第一工作頻率不同的第二工作頻率和生成第二頻率。將第一頻率和第二頻率的第一頻率差與預定頻率差相比較，以確定第一頻率差是否基本等於預定頻率差。
文檔編號G01R23/02GK101132175SQ200710139950
公開日2008年2月27日 申請日期2007年8月3日 優先權日2006年8月23日
發明者克里斯多福·岡薩雷斯, 維諾德·拉馬杜萊, 諾爾曼·J.·羅雷爾 申請人:國際商業機器公司