高阻抗網絡的製作方法
2023-05-07 05:47:41 1
專利名稱：高阻抗網絡的製作方法
技術領域：
本發明的主題一般地涉及放大器電路，更具體地，涉及用於放大器電路的高阻抗網絡。
背景技術：
通常，傳感器電路從換能器接收電信號。該傳感器電路然後將接收的信號放大到需要的電平以進行處理。在一些傳感器電路中，對信號進行偏置和放大以提供差分輸出。 電源上的噪聲，例如在用於偏置信號的共模電源上的噪聲，可能對接收的傳感器信號的接收和放大造成幹擾。在一些傳感器電路中，濾波器常用於通過具有所關心的特定頻率的信號。通過在集成電路片上與電源或其它電路一起，或者在其附近提供傳統的濾波器，可能由於電源或其它電路導致的失真而限制了濾波器的信號處理質量，以及限制了濾波器提供低頻極點的能力。
發明內容
在一些示例中，提供了集成電路單端到差分放大器。所述放大器可以包括放大器電路，具有配置為接收單端信號的第一輸入；第二輸入；以及配置為提供所述單端信號的放大呈現的差分輸出。所述放大器可以包括濾波器電路，配置為平衡在所述放大器電路的第一和第二輸入之間的共模電壓。所述濾波器電路可以包括配置為接收所述共模電壓的共模輸入，在共模輸入和放大器電路的第一輸入之間耦合的第一阻抗網絡，以及在共模輸入和放大器電路的第二輸入之間耦合的第二阻抗網絡。所述濾波器電路可以提供1赫茲以下的低頻極點。在一些特定示例中，提供集成電路高阻抗網絡。該網絡可以包括在第一和第二節點之間耦合的反並聯二極體對。所述反並聯二極體對可以包括具有結的第一二極體和具有Ν+/Ρ ^結的第二二極體。在一個示例中，所述第一二極體和第二二極體可以包括公共襯底。在一個示例中，集成電路網絡利用非常小的電路襯底區域提供極高的阻抗。在一個示例中，高阻抗網絡可以在集成電路中允許極低頻率的極點(例如，低到幾分之一赫茲)。本發明內容部分旨在提供有關本專利申請主題的綜述。而不是意圖提供本發明的排他的或詳盡的解釋。所述詳細說明用於提供有關本專利申請的進一步的信息。
附圖不一定按比例描繪，其中相似的附圖標記表示不同附圖中相同的部件。具有不同下標字母的相似附圖標記可以表示相同部件的不同實例。所述附圖一般性地通過示例說明當前說明書中所討論的多個實施例，但不構成對其的限制。圖1 一般性地說明放大器的示例。圖2 —般性地說明阻抗平衡放大器的示例。
圖3 —般性地說明在圖1-2的示例電路中的噪聲功率和頻率之間關係的示例。圖4 一般性地說明集成電路高阻抗網絡的電路圖的示例。圖5A —般性地說明集成電路高阻抗網絡的電路圖的示例。圖5B —般性地說明集成電路高阻抗網絡的一部分的矽橫截面。
具體實施例方式集成電路已經小型化，以能夠容納與電路關聯的無源元件，包括電容器以及這些電容器的電容。電容器和阻抗器件，例如電阻器，可被用於濾波器電路以例如用來建立濾波器的極點。濾波器的極點可以提供有關通過或拒絕特定信號頻率的電路能力指示。對於需要低頻極點的電路，集成電路降低的電容水平要求更多的用於電容器的區域或更多的用於較大阻抗器件的區域。本發明開發了一種用於集成電路的高阻抗網絡，以利用非常小的晶片面積提供極高的阻抗。高阻抗器件可用於具有極低頻率極點的片上濾波器電路。這種極點可以在幾分之一赫茲的數量級。所述高阻抗網絡的小尺寸允許在不明顯犧牲晶片空間的情況下使用集成電路。在多個示例中，可以通過使用與放大器電路集成的一個或多個高阻抗網絡，以降低與集成電路濾波器的共模電源相關的失真。在一些示例中，可以利用一個或多個高阻抗網絡對要求高品質片外(off-chip)共模電源的放大器電路進行修改，以允許在一些特定示例中，將低品質片上共模電源與集成電路放大器相集成，而不犧牲放大器的性能或不明顯增加所述集成電路的尺寸。這些改善可以降低與更高質量的片外電源相關的成本和尺寸。在一些示例中，根據本發明主題對一個或多個高阻抗網絡進行集成可以改善集成放大器電路的電源抑制，從而可以提高電路的效率，同時降低與傳統的解決方案相關的成本和尺寸。圖1 一般性地說明了單端到差分放大器電路100的示例。單端到差分放大器電路 100可以包括第一放大器101和第二放大器102，配置為在第一輸入106處接收信號(例如來自單端源108)和產生差分輸出(例如Voutp到Voutn)。在一個示例中，單端到差分放大器電路100可以包括一個或多個一定大小的阻抗，以提供第一輸入106上所接收信號的需要的放大水平。在一個示例性示例中，所述一個或多個阻抗可以包括一定大小的第一、第二和第三電阻器103、104、105，以提供第一輸入106上接收信號的需要的放大水平。在某些示例中，所述單端到差分放大器電路100可以包括在第一和第二放大器101，102的同相輸入之間耦合的阻抗網絡107。阻抗網絡107可以允許偏置第一放大器101的同相輸入，在某些示例中，通過對所述第一輸入106處的接收信號進行偏移，可以使得第一和第二放大器 101，102的動態範圍不會使得所關心的信號或所關心的信號部分失真。在一個示例中，單端到差分放大器電路100可以包括第二輸入109。在一個示例中，共模電壓可以施加到第二輸入109，以允許第一和第二放大器101、102的輸出能夠響應於所述信號在一線性工作範圍內變化。在阻抗網絡107具有大電阻的示例中，當信號源108 處於0伏時，第一和第二放大器101，102的輸出電壓可以等於施加到第二輸入109上的共模電源110的電壓。在一個示例中，單端到差分放大器電路100的增益可以表示為，
權利要求
1.一種集成電路，包括 網絡，所述網絡包括在第一和第二節點之間耦合的反並聯二極體對，所述反並聯二極體對包括具有P+/Nwell結的第一二極體；和具有N+/Pwe&結的第二二極體； 其中第一和第二二極體具有公共襯底。
2.如權利要求1的集成電路，其中第一二極體包括具有的PMOS電晶體。
3.如權利要求2的集成電路，其中所述PMOS電晶體的漏極和所述Nw耦合到第二節點ο
4.如權利要求2的集成電路，其中所述PMOS電晶體的源極耦合到第一節點。
5.如權利要求2的集成電路，其中所述PMOS電晶體的柵極耦合到電源電壓。
6.如權利要求1的集成電路，其中第二二極體包括具有PWEm的NMOS電晶體。
7.如權利要求6的集成電路，其中所述NMOS電晶體包括配置為將襯底與所述NMOS電晶體的Pw皿隔離開的隔離阱。
8.如權利要求7的集成電路，其中所述NMOS電晶體的源極和所述耦合到第二節點ο
9.如權利要求7的集成電路，其中所述NMOS的漏極耦合到第一節點。
10.如權利要求1的集成電路，其中所述襯底包括藍寶石上矽SOS襯底。
11.如權利要求1的集成電路，其中所述襯底與第一二極體的之間的界面提供配置為在第二節點和電源之間耦合的第一寄生二極體。
12.如權利要求11的集成電路，其中所述襯底與第二電晶體的隔離阱之間的界面提供配置為在第二節點和電源基準之間耦合的第二寄生二極體。
13.如權利要求12的集成電路，其中所述二極體的隔離阱與第二二極體的Pw之間的界面提供配置為在電源和電源基準之間耦合的第三寄生二極體。
14.一種製造集成電路的方法，所述方法包括在公共襯底上提供包括界面的第一二極體結和包括界面的第二二極體結；和以反並聯二極體對配置來耦合第一和第二二極體結以形成第一高阻抗網絡。
15.如權利要求14的方法，其中提供第一二極體結包括使用具有界面的PMOS 電晶體。
16.如權利要求14的方法，其中提供第二二極體結包括使用具有界面的NMOS電晶體。
17.如權利要求14的方法，其中提供第一二極體結包括提供具有界面的PMOS 電晶體，以及提供第二二極體結包括提供具有界面的NMOS電晶體。
18.如權利要求14的方法，其中在公共襯底上提供第一和第二二極體結包括在公共的藍寶石上矽SOS襯底上提供第一和第二二極體結。
19.如權利要求18的方法，其中在SOS襯底上提供第一和第二二極體結包括利用具有 P+/NmLL界面的PMOS電晶體提供第一二極體結，以及利用具有N+/P·界面的NMOS電晶體提供第二二極體結。
20.如權利要求14的方法，包括提供與第一高阻抗網絡實質上相同的第二高阻抗網絡； 將第一高阻抗網絡耦合在放大器的第一輸入和共模電源輸入之間；和將第二高阻抗網絡耦合在所述共模電源輸入和所述放大器的第二輸入之間。
21.如權利要求20的方法，其中提供第二高阻抗網絡包括在第一高阻抗網絡的公共襯底上提供第二高阻抗網絡。
全文摘要
一種用於集成電路的裝置和方法，提供了高阻抗網絡。在一個示例中，所述網絡可以包括在第一和第二節點之間耦合的反並聯二極體對。所述反並聯二極體對可以包括具有P+/NWELL結的第一二極體和具有N+/PWELL結的第二二極體。在一個示例中，所述第一二極體和第二二極體可以包括公共基底。
文檔編號H03H7/38GK102386875SQ201110258308
公開日2012年3月21日 申請日期2011年9月2日 優先權日2010年9月2日
發明者史蒂文·M·沃斯汀, 哈維耶·雅撒, 安德魯·M·喬丹 申請人:飛兆半導體公司