半導體晶片、存儲設備的製作方法
2023-05-15 04:29:26 1
專利名稱：半導體晶片、存儲設備的製作方法
技術領域：
本發明涉及半導體技術領域，尤其涉及一種半導體晶片及存儲設備。背景技術：
傳統的半導體晶片，在單個半導體晶片裡面只封裝了一個集成電路晶粒，這將給半導體晶片應用廠商帶來一定的不便。以存儲設備的生產為例，生產存儲設備時，首先需要根據存儲設備的性能選擇相應的存儲晶片、控制晶片等電子元器件設計電路原理圖，並根據電路原理圖布線、製作印刷電路板，並將控制晶片、存儲晶片以及一些被動元件固定到印刷電路板上，然後再定製外殼，組裝成存儲設備成品。然而，這一過程非常複雜，生產周期長，且存儲設備生產廠商還需配備相應的電路設計人員，增加了生產成本。
發明內容基於此，有必要提供一種高度集成的半導體晶片，能夠簡化存儲設備的生產過程， 節約生產成本。一種半導體晶片，包括封裝膠體、包含晶片管腳的導線架，其特徵在於，所述半導體晶片還包括控制集成電路晶粒、存儲集成電路晶粒和至少一個被動元件；所述控制集成電路晶粒分別與所述晶片管腳、所述存儲集成電路晶粒和所述至少一個被動元件電連接， 所述存儲集成電路晶粒分別與所述晶片管腳和至少一個被動元件電連接；所述控制集成電路晶粒、存儲集成電路晶粒和至少一個被動元件包覆在所述封裝膠體內；所述晶片管腳部分包覆在所述封裝膠體內，部分露於所述封裝膠體外。在優選的實施例中，所述半導體晶片還包括包覆在所述封裝膠體內的印刷電路板，所述控制集成電路晶粒、存儲集成電路晶粒和至少一個被動元件固定在所述印刷電路板上。在優選的實施例中，所述導線架還包括包覆於所述封裝膠體內的晶片承座，所述印刷電路板固定在所述晶片承座上。在優選的實施例中，所述半導體晶片的封裝結構採用TSOP封裝。在優選的實施例中，所述晶片管腳的數目為48。在優選的實施例中，所述控制集成電路晶粒為包含SD接口控制電路的集成電路晶粒，所述控制集成電路晶粒對應的晶片管腳根據SD接口協議定義。在優選的實施例中，所述半導體晶片的晶片管腳至少包括以下管腳電源線、地線、命令線、時鐘線和數據線。在優選的實施例中，所述控制集成電路晶粒為包含eMMC接口控制電路的集成電路晶粒，所述控制集成電路晶粒對應的晶片管腳根據eMMC接口協議定義。在優選的實施例中，所述半導體晶片的晶片管腳至少包括以下管腳時鐘線、命令線、數據線、存儲集成電路晶粒電源線、控制集成電路晶粒電源線、存儲集成電路晶粒地線、 控制集成電路晶粒地線和被動元件地線。
此外，還提供了一種包括上述半導體晶片的存儲設備。上述半導體晶片集成了控制集成電路晶粒和存儲集成電路晶粒，在應用在存儲設備上時，生產包含該半導體晶片的存儲設備時，不需要再去選擇相應的控制晶片、存儲晶片等來進行複雜的電路設計，只需做簡單的電路設計以及增加外殼即可，因此能有效簡化存儲設備的生產過程，節省了生產成本，縮短了存儲設備的生產周期。
圖1為實施例一提供的半導體晶片的封裝結構的剖面示意圖；圖2為實施例一提供的半導體晶片的外部形狀及管腳排列的示意圖。
具體實施方式本發明提供的半導體晶片，包括封裝膠體、包含晶片管腳的導線架、控制集成電路晶粒、存儲集成電路晶粒和至少一個被動元件，控制集成電路晶粒分別與晶片管腳、存儲集成電路晶粒和至少一個被動元件電連接，存儲集成電路晶粒分別與晶片管腳和至少一個被動元件電連接，控制集成電路晶粒、存儲集成電路晶粒和至少一個被動元件包覆在封裝膠體內，而晶片管腳部分包覆在封裝膠體內，部分露於封裝膠體外。由於該半導體晶片集成了控制集成電路晶粒和存儲集成電路晶粒，在應用在存儲設備上時，不需要選擇相應的控制晶片、存儲晶片來進行複雜的電路設計，簡化了存儲設備的生產過程，節省了生產成本。實施例一如圖1所示，半導體晶片包括封裝膠體10、導線架11、印刷電路板12，導線架11包括晶片管腳111和晶片承座112，晶片管腳111部分包覆在封裝膠體10內，部分露於封裝膠體10外。印刷電路板12固定在晶片承座112上，並包覆在封裝膠體10內。該實施例中，半導體晶片還包括控制集成電路晶粒121、存儲集成電路晶粒122和至少一個被動元件123，控制集成電路晶粒121、存儲集成電路晶粒122和至少一個被動元件123都包覆在封裝膠體10內，並都固定在印刷電路板12上。控制集成電路晶粒121分別與晶片管腳111、存儲集成電路晶粒122和至少一個被動元件123電連接，存儲集成電路晶粒122與晶片管腳111和至少一個被動元件123電連接。該實施例中，半導體晶片的封裝結構採用TS0P(Thin Small Outline Package, 薄型小尺寸封裝)封裝。在其他實施例中，半導體晶片的封裝結構也可以採用S0P(Small Out-Line Package，小尺寸封裝)、SOJ(Small Out-Line J_lead，J 型引腳小外形封裝)、 PLCC(Plastic leaded Chip Carrier，表面貼裝型封裝)等其他封裝形式。如圖2所示，晶片管腳111的數目為48，分別排列在半導體晶片的兩側。在其他實施例中，晶片管腳111的數目也可以根據需要上下調整，在此並不用以限制本發明。該實施例中，控制集成電路晶粒121為包含SD(Secure Digital Memory Card安全數碼卡)接口控制電路的集成電路晶粒，其相應的晶片管腳111根據SD接口協議進行定義。如表1所示，為該實施例提供的半導體晶片(SD存儲晶片)的各晶片管腳111的定義。表 權利要求
1.一種半導體晶片，包括封裝膠體、包含晶片管腳的導線架，其特徵在於，所述半導體晶片還包括控制集成電路晶粒、存儲集成電路晶粒和至少一個被動元件；所述控制集成電路晶粒分別與所述晶片管腳、所述存儲集成電路晶粒和所述至少一個被動元件電連接，所述存儲集成電路晶粒分別與所述晶片管腳和至少一個被動元件電連接；所述控制集成電路晶粒、存儲集成電路晶粒和至少一個被動元件包覆在所述封裝膠體內；所述晶片管腳部分包覆在所述封裝膠體內，部分露於所述封裝膠體外。
2.根據權利要求1所述的半導體晶片，其特徵在於，所述半導體晶片還包括包覆在所述封裝膠體內的印刷電路板，所述控制集成電路晶粒、存儲集成電路晶粒和至少一個被動元件固定在所述印刷電路板上。
3.根據權利要求2所述的半導體晶片，其特徵在於，所述導線架還包括包覆於所述封裝膠體內的晶片承座，所述印刷電路板固定在所述晶片承座上。
4.根據權利要求1至3中任意一項所述的半導體晶片，其特徵在於，所述半導體晶片的封裝結構採用TSOP封裝。
5.根據權利要求4所述的半導體晶片，其特徵在於，所述晶片管腳的數目為48。
6.根據權利要求4所述的半導體晶片，其特徵在於，所述控制集成電路晶粒為包含SD 接口控制電路的集成電路晶粒，所述控制集成電路晶粒對應的晶片管腳根據SD接口協議定義。
7.根據權利要求6所述的半導體晶片，其特徵在於，所述半導體晶片的晶片管腳至少包括以下管腳電源線、地線、命令線、時鐘線和數據線。
8.根據權利要求4所述的半導體晶片，其特徵在於，所述控制集成電路晶粒為包含 eMMC接口控制電路的集成電路晶粒，所述控制集成電路晶粒對應的晶片管腳根據eMMC接口協議定義。
9.根據權利要求8所述的半導體晶片，其特徵在於，所述半導體晶片的晶片管腳至少包括以下管腳時鐘線、命令線、數據線、存儲集成電路晶粒電源線、控制集成電路晶粒電源線、存儲集成電路晶粒地線、控制集成電路晶粒地線和被動元件地線。
10.一種存儲設備，其特徵在於，包括如權利要求1至9中任意一項所述的半導體晶片。
全文摘要
一種半導體晶片，包括封裝膠體、包含晶片管腳的導線架，其特徵在於，所述半導體晶片還包括控制集成電路晶粒、存儲集成電路晶粒和至少一個被動元件；所述控制集成電路晶粒分別與所述晶片管腳、所述存儲集成電路晶粒和所述至少一個被動元件電連接，所述存儲集成電路晶粒分別與所述晶片管腳和至少一個被動元件電連接；所述控制集成電路晶粒、存儲集成電路晶粒和至少一個被動元件包覆在所述封裝膠體內；所述晶片管腳部分包覆在所述封裝膠體內，部分露於所述封裝膠體外。採用該半導體晶片的存儲設備在生產過程時不需要做複雜的電路設計，節省了生產成本，縮短了生成周期。此外，還提供一種包含所述半導體晶片的存儲設備。
文檔編號H01L23/31GK102231371SQ20111014300
公開日2011年11月2日 申請日期2011年5月30日 優先權日2011年5月30日
發明者吳方, 李志雄, 胡宏輝 申請人:深圳市江波龍電子有限公司