溝槽型瞬態電壓抑制器件及其製造方法與流程

2023-05-06 11:29:58

本發明涉及半導體技術領域，具體而言，涉及一種溝槽型瞬態電壓抑制器件和一種溝槽型瞬態電壓抑制器件的製造方法。

背景技術：

瞬態電壓抑制器(TVS)是一種用來保護敏感半導體器件，使其免遭瞬態電壓浪湧破壞而特別設計的固態半導體器件，它具有箝位係數小、體積小、響應快、漏電流小和可靠性高等優點，因而在電壓瞬變和浪湧防護上得到了廣泛的應用。低電容TVS適用於高頻電路的保護器件，因為它可以減少寄生電容對電路的幹擾，降低高頻電路信號的衰減。低電容二極體需要在高摻雜P型襯底上生長高電阻率

靜電放電(ESD)以及其他一些電壓浪湧形式隨機出現的瞬態電壓，通常存在於各種電子器件中。隨著半導體器件日益趨向小型化、高密度和多功能，電子器件越來越容易受到電壓浪湧的影響，甚至導致致命的傷害。從靜電放電到閃電等各種電壓浪湧都能誘導瞬態電流尖峰，瞬態電壓抑制器(TVS)通常用來保護敏感電路受到浪湧的衝擊。基於不同的應用，瞬態電壓抑制器可以通過改變浪湧放電通路和自身的箝位電壓來起到電路保護作用。為了節省晶片面積，並且獲得更高的抗浪湧能力，溝槽TVS的概念已經被提出和研究。溝槽TVS的結面形成於縱向的溝槽的側壁，這樣，在相同的晶片面積下，它有更多的有效結面積，即更強的放電能力。溝槽TVS的小封裝尺寸對應用於保護高端IC非常關鍵。

目前常用的溝槽TVS的結構示意圖1所示，其包括P型矽片102，N型擴散/注入區域104，多晶矽/金屬106。

影響溝槽TVS性能的關鍵工藝是溝槽刻蝕和溝槽側壁摻雜，如果溝槽內部刻蝕形貌不好，會導致放電時電流不均勻，漏電流增大。通常情況下溝槽底部的形貌相對較差，表面較粗糙。同時溝槽底部在刻蝕過程中無 法避免出現損傷，這進一步影響了器件性能。

因此，如何提高溝槽TVS的器件性能和可靠性，成為目前亟待解決的問題。

技術實現要素：

本發明正是基於上述問題，提出了一種新的技術方案，提高溝槽型瞬態電壓抑制器件的器件性能和可靠性。

有鑑於此，本發明提出了一種溝槽型瞬態電壓抑制器件的製造方法，包括：在矽片上依次生長第一氧化矽層、氮化矽層和第二氧化矽層；在生長第一氧化矽層、氮化矽層和第二氧化矽層後的矽片上刻蝕多個第一溝槽；使用所述第一氧化矽層、氮化矽層和所述第二氧化矽層作為掩膜對所述矽片進行刻蝕，以形成多個第二溝槽；對形成所述多個第二溝槽的矽片進行熱氧化、離子注入和填充，以形成所述溝槽型瞬態電壓抑制器件。

在該技術方案中，在製作過程中，將第一氧化矽層、氮化矽層和第二氧化矽層作為掩膜材料，簡化了工藝，保證溝槽內壁的缺陷和陷阱數量最小化。其次，進行犧牲養化，減少了缺陷和陷阱。使用本發明的上述製造方法後由於溝槽形貌得到改善，最終製成器件的性能和可靠性都大幅提高。

在上述技術方案中，優選地，所述在生長第一氧化矽層、氮化矽層和第二氧化矽層後的矽片上刻蝕多個第一溝槽，包括：在所述氮化矽層上生長掩膜材料，以形成掩膜圖形；對形成掩膜圖形的矽片進行刻蝕，以在所述第一氧化層、所述氮化矽層和所述第二氧化層上形成多個第一溝槽。

在上述技術方案中，優選地，所述使用所述第一氧化矽層、氮化矽層和所述第二氧化矽層作為掩膜對所述矽片進行刻蝕，以形成多個第二溝槽，包括：去除所述形成掩膜圖形的矽片上的所述掩膜材料；使用所述第一氧化矽層、氮化矽層和所述第二氧化矽層作為掩膜對所述矽片進行刻蝕，以形成多個第二溝槽。

在上述技術方案中，優選地，所述對形成所述多個第二溝槽的矽片進行熱氧化、離子注入和填充，包括：對形成所述多個第二溝槽的矽片進行 熱氧化，以在每個第二溝槽內壁的所述矽片範圍內形成第三氧化矽層；

刻蝕掉所述第二氧化矽層和所述第三氧化矽層；

對刻蝕掉所述第二氧化矽層和所述第三氧化矽層的矽片表面進行熱氧化，並製備所述第一氧化矽層和所述氮化矽層；刻蝕掉所述第二溝槽底部的所述第一氧化矽層和所述氮化矽層，並對所述每個第二溝槽進行熱氧化，以在所述每個第二溝槽的底部形成第二氧化矽層；刻蝕掉所述每個第二溝槽的側壁上和所述矽片上的所述第一氧化矽層和所述氮化矽層；對刻蝕掉所述第一氧化矽層和所述氮化矽層的矽片進行離子注入；在進行離子注入後的矽片上填充多晶矽層和/或金屬層。

在該技術方案中，溝槽底部使用氧化層覆蓋，不會形成PN結，器件工作時沒有電流通過，進而避免了溝槽底部形貌較差對器件性能的影響。

在上述技術方案中，優選地，所述矽片為P型矽片。

在上述技術方案中，優選地，所述掩膜材料包括光刻膠。

在上述技術方案中，優選地，對形成掩膜圖形的矽片進行刻蝕時，刻蝕方法包括幹法刻蝕和/或溼法刻蝕。

在該技術方案中，刻蝕方法包括幹法刻蝕和/或溼法刻蝕，其中，幹法刻蝕包括光輝發、氣相腐蝕、等離子體腐蝕等，且幹法刻蝕易實現自動化、處理過程未引入汙染、清潔度高；溼法刻蝕是一個純粹的化學反應，是利用溶液與預刻蝕材料之間的化學反應來去除未被掩蔽膜材料掩蔽的部分進而達到刻蝕的目的，且溼法刻蝕的重複性好、成本低、使用的設備簡單。

在上述技術方案中，優選地，在使用所述第一氧化矽層、氮化矽層和所述第二氧化矽層作為掩膜對所述矽片進行刻蝕時，刻蝕方法包括幹法刻蝕。

在該技術方案中，將第一氧化矽層、氮化矽層和第二氧化矽層作為掩膜材料，簡化了工藝，保證溝槽內壁的缺陷和陷阱數量最小化。同時採用幹法刻蝕，易實現自動化、處理過程未引入汙染、清潔度高。

在上述技術方案中，優選地，在刻蝕所述第二氧化矽層和所述第三氧化矽層時，刻蝕方法包括溼法刻蝕。

在該技術方案中，採用溼法刻蝕去除所述第二氧化矽層和所述第三氧化矽層，可以達到在不增加刻蝕成本的基礎上，快速簡潔地去掉第二氧化矽層和所述第三氧化矽層的目的。

在上述技術方案中，優選地，在刻蝕掉所述第二溝槽底部的所述第一氧化矽層和所述氮化矽層時，刻蝕方法包括幹法刻蝕。

在上述技術方案中，優選地，在刻蝕掉所述每個第二溝槽的側壁上和所述矽片上的所述第一氧化矽層和所述氮化矽層時，刻蝕方法包括溼法刻蝕。

在該技術方案中，採用溼法刻蝕去除所述第一氧化矽層和所述氮化矽層，可以達到在不增加刻蝕成本的基礎上，快速簡潔地去掉第一氧化矽層和所述氮化矽層的目的。

在上述技術方案中，優選地，所述離子為N型離子。

根據本發明的另一方面，還提供了一種溝槽型瞬態電壓抑制器件，所述溝槽型瞬態電壓抑制器件由如上述技術方案中任一項所述的溝槽型瞬態電壓抑制器件的製造方法製作而成。

通過以上技術方案，提高了溝槽型瞬態電壓抑制器件的器件性能和可靠性。

附圖說明

圖1示出了相關技術中溝槽型瞬態電壓抑制器件的結構示意圖；

圖2示出了根據本發明的一個實施例的溝槽型瞬態電壓抑制器件的製造方法的流程示意圖；

圖3至圖14示出了根據本發明的一個實施例的溝槽型瞬態電壓抑制器件在製造過程中的結構示意圖。

具體實施方式

為了能夠更清楚地理解本發明的上述目的、特徵和優點，下面結合附圖和具體實施方式對本發明進行進一步的詳細描述。需要說明的是，在不衝突的情況下，本申請的實施例及實施例中的特徵可以相互組合。

在下面的描述中闡述了很多具體細節以便於充分理解本發明，但是，本發明還可以採用其他不同於在此描述的其他方式來實施，因此，本發明的保護範圍並不受下面公開的具體實施例的限制。

圖2示出了根據本發明的一個實施例的溝槽型瞬態電壓抑制器件的製造方法的流程示意圖。

如圖2所示，根據本發明的實施例的溝槽型瞬態電壓抑制器件的製造方法，包括：步驟202，在矽片上依次生長第一氧化矽層、氮化矽層和第二氧化矽層；步驟204，在所述氮化矽層上生長掩膜材料，以形成掩膜圖形；步驟206，對形成掩膜圖形的矽片進行刻蝕，以在所述第一氧化層、所述氮化矽層和所述第二氧化層上形成多個第一溝槽；步驟208，去除所述形成掩膜圖形的矽片上的所述掩膜材料，並使用所述第一氧化矽層、氮化矽層和所述第二氧化矽層作為掩膜對所述矽片進行刻蝕，以形成多個第二溝槽；步驟210，對形成所述多個第二溝槽的矽片進行熱氧化，以在每個第二溝槽內壁的所述矽片範圍內形成第三氧化矽層；步驟212，刻蝕掉所述第二氧化矽層和所述第三氧化矽層；步驟214，對刻蝕掉所述第二氧化矽層和所述第三氧化矽層的矽片表面進行熱氧化，並製備所述第一氧化矽層和所述氮化矽層；步驟216，刻蝕掉所述第二溝槽底部的所述第一氧化矽層和所述氮化矽層，並對所述每個第二溝槽進行熱氧化，以在所述每個第二溝槽的底部形成第二氧化矽層；步驟218，刻蝕掉所述每個第二溝槽的側壁上和所述矽片上的所述第一氧化矽層和所述氮化矽層；步驟220，對刻蝕掉所述第一氧化矽層而後所述氮化矽層的矽片進行離子注入；步驟222，在進行離子注入後的矽片上填充多晶矽層和/或金屬層。

在該技術方案中，溝槽底部使用氧化層覆蓋，不會形成PN結，器件工作時沒有電流通過，進而避免了溝槽底部形貌較差對器件性能的影響。具體地，在製作過程中，將第一氧化矽層、氮化矽層和第二氧化矽層作為掩膜材料，簡化了工藝，保證溝槽內壁的缺陷和陷阱數量最小化。其次，進行犧牲養化，減少了缺陷和陷阱。使用本發明的上述製造方法後由於溝槽形貌得到改善，最終製成器件的性能和可靠性都大幅提高。

在上述技術方案中，優選地，所述矽片為P型矽片。

在上述技術方案中，優選地，所述掩膜材料包括光刻膠。

在上述技術方案中，優選地，對形成掩膜圖形的矽片進行刻蝕時，刻蝕方法包括幹法刻蝕和/或溼法刻蝕。

在該技術方案中，刻蝕方法包括幹法刻蝕和/或溼法刻蝕，其中，幹法刻蝕包括光輝發、氣相腐蝕、等離子體腐蝕等，且幹法刻蝕易實現自動化、處理過程未引入汙染、清潔度高；溼法刻蝕是一個純粹的化學反應，是利用溶液與預刻蝕材料之間的化學反應來去除未被掩蔽膜材料掩蔽的部分進而達到刻蝕的目的，且溼法刻蝕的重複性好、成本低、使用的設備簡單。

在上述技術方案中，優選地，在使用所述第一氧化矽層、氮化矽層和所述第二氧化矽層作為掩膜對所述矽片進行刻蝕時，刻蝕方法包括幹法刻蝕。

在該技術方案中，將第一氧化矽層、氮化矽層和第二氧化矽層作為掩膜材料，簡化了工藝，保證溝槽內壁的缺陷和陷阱數量最小化。同時採用幹法刻蝕，易實現自動化、處理過程未引入汙染、清潔度高。

在上述技術方案中，優選地，在刻蝕所述第二氧化矽層和所述第三氧化矽層時，刻蝕方法包括溼法刻蝕。

在該技術方案中，採用溼法刻蝕去除所述第二氧化矽層和所述第三氧化矽層，可以達到在不增加刻蝕成本的基礎上，快速簡潔地去掉第二氧化矽層和所述第三氧化矽層的目的。

在上述技術方案中，優選地，在刻蝕掉所述第二溝槽底部的所述第一氧化矽層和所述氮化矽層時，刻蝕方法包括幹法刻蝕。

在上述技術方案中，優選地，在刻蝕掉所述每個第二溝槽的側壁上和所述矽片上的所述第一氧化矽層和所述氮化矽層時，刻蝕方法包括溼法刻蝕。

在該技術方案中，採用溼法刻蝕去除所述第一氧化矽層和所述氮化矽層，可以達到在不增加刻蝕成本的基礎上，快速簡潔地去掉第一氧化矽層和所述氮化矽層的目的。

在上述技術方案中，優選地，所述離子為N型離子。

下面結合圖3至圖14詳細說明本發明的技術方案。

如圖3所示，在矽片302製備氧化矽304/氮化矽306/氧化矽層304。

如圖4所示，使用光刻膠308在矽片表面形成掩膜。

如圖5所示，進行幹法或溼法刻蝕，在氧化矽304/氮化矽306/氧化矽層304形成溝槽。

如圖6所示，去除光刻膠308，使用氧化矽304/氮化矽306/氧化矽層304作為掩膜，幹法刻蝕形成溝槽。

如圖7所示，進行熱氧化，在溝槽內壁P型矽片範圍內形成氧化矽層304。

如圖8所示，溼法刻蝕去除氧化層。

如圖9所示，進行熱氧化，製備氧化矽層304和氮化矽層306。

如圖10所示，幹法刻蝕去除溝槽底部氧化矽層304和氮化矽層306，溝槽側壁的氧化矽層304和氮化矽層306得以保留。

如圖11所示，進行熱氧化在溝槽底部形成氧化矽層304。

如圖12所示，溼法刻蝕去除氮化矽306和氧化矽層304，調整工藝時間使溝槽底部的氧化層得到部分保留。

如圖13所示，進行N型離子擴散或注入，形成N型區域310。

如圖14所示，填充金屬或多晶矽312，或多晶矽加金屬。

其中，溝槽底部使用氧化層覆蓋，不會形成PN結，器件工作時沒有電流通過，進而避免了溝槽底部形貌較差對器件性能的影響。具體地，在製作過程中，將第一氧化矽層、氮化矽層和第二氧化矽層作為掩膜材料，簡化了工藝，保證溝槽內壁的缺陷和陷阱數量最小化。其次，進行犧牲養化，減少了缺陷和陷阱。

以上結合附圖詳細說明了本發明的技術方案，由於溝槽形貌得到改善，最終製成器件的性能和可靠性都大幅提高。

以上所述僅為本發明的優選實施例而已，並不用於限制本發明，對於本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。