隔離結構的製作方法
2023-05-06 11:54:21 1
專利名稱：隔離結構的製作方法
技術領域：
本發明涉及半導體元器件製造技術領域，特別涉及一種隔離結構的製作方法。
背景技術：
目前，現有的互補金屬氧化物半導體(CMOS)技術中，在製作柵氧化層之前，需要 進行淺溝槽隔離工藝的製作，以及在半導體襯底上定義CMOS的有源區。現有技術中在製作柵氧化層之前，隔離結構的製作過程示意圖請參閱圖Ia至圖 le，具體製作方法包括如下步驟步驟11、在半導體襯底100上熱氧化生長隔離氧化層101，以保護有源區在後續去 掉氮化矽層的過程中免受化學玷汙，以及作為氮化矽層與矽襯底之間的應力緩衝層，所述 半導體襯底為矽襯底；步驟12、在所述隔離氧化層101的表面沉積氮化矽層102 ；其中，本步驟中沉積得 到的氮化矽層是一層堅固的掩膜材料；步驟13、淺溝槽的刻蝕依次刻蝕氮化矽層102、隔離氧化層101及半導體襯底 100，在所述半導體襯底100內形成溝槽；步驟14、溝槽襯墊氧化矽103的生長，在溝槽內部表面生長一層襯墊氧化矽103， 該襯墊氧化矽103用於改善半導體襯底與後續填充的氧化物之間的界面特性；步驟15、溝槽氧化物104填充及拋光，採用化學氣相沉積的方法，在溝槽內填充氧 化物，然後進行氧化物的拋光；其中，在步驟12中沉積得到的氮化矽層，可以在執行本步驟 的過程中保護有源區，充當拋光的阻擋材料，防止氧化物的過度拋光；步驟11至15在半導體襯底上形成了淺溝槽隔離區，結構示意圖如圖Ia所示。步驟16、去除所述氮化矽層102，結構示意圖如圖Ib所示；步驟17、去除所述隔離氧化層101，結構示意圖如圖Ic所示；步驟18、在所述半導體襯底100的表面熱氧化生長犧牲層(SAC) 105，並以SAC105 為掩膜，在半導體襯底100上進行有源區注入，其中SAC105—般為犧牲氧化矽層，結構示意 圖如圖Id所示；步驟19、犧牲氧化矽層的去除，結構示意圖如圖Ie所示。現有技術中，氮化矽層102的去除，一般採用磷酸，將氮化矽層102清洗掉，雖然所 用磷酸溶液對氮化矽層102及其下面的隔離氧化層101具有很高的選擇比，即確保在去除 氮化矽層102的同時，儘量不消耗隔離氧化矽層101，但是仍然會不可避免的造成隔離氧化 層101被部分的消耗，可能出現有的位置的隔離氧化層101厚度不均勻。如果後續以隔離 氧化層101為掩膜，進行有源區的注入，就會影響到有源區注入的質量。所以現有對有源區 的注入，是通過生長犧牲氧化矽層，然後以犧牲氧化矽層為掩膜來實現的。步驟11和步驟18中，都對半導體襯底進行了氧化，由於二次氧化，都是採用熱氧 化生長的方式，需要消耗一定的半導體襯底，而且氧化時，氣體在器件表面流動，形成隔離 結構的示意圖如圖2所示，即並沒有形成如圖Ie所示的理想結構。半導體襯底100平面上的矽被相對大量的消耗，而在半導體襯底100和溝槽氧化物104的拐角處的矽，由於處於拐 角位置，被氣流氧化的速度要比在半導體襯底100平面上氧化的慢，因而被較多地保留下 來，形成具有尖角的形狀，尖角越大，形成的電場也就越大，在最終形成的半導體器件施加 電壓之後，很容易出現擊穿或者漏電的現象。
發明內容
有鑑於此，本發明解決的技術問題是半導體襯底和溝槽氧化物的拐角處，形成了 具有尖角的矽。為解決上述技術問題，本發明的技術方案具體是這樣實現的本發明公開了一種隔離結構的製作方法，該方法包括在半導體襯底上依次形成隔離氧化層和氮化矽層；依次刻蝕氮化矽層、隔離氧化層及半導體襯底，在所述半導體襯底內形成溝槽；在所述溝槽內部表面生長一層襯墊氧化矽；在溝槽內進行氧化物的填充及拋光，形成淺溝槽隔離區，並去除所述氮化矽層，露 出隔離氧化層；採用氫氟酸對隔離氧化層進行厚度及均勻性控制；以隔離氧化層為掩膜，在半導體襯底上進行有源區注入；去除所述隔離氧化層。所述氫氟酸為被水稀釋的氫氟酸，49%的氫氟酸與水的比例為30 1 500 1。所述氫氟酸為緩衝氧化矽腐蝕液BOE，40 %的NH4F 49 %的氫氟酸水的比例為 10 1 0 200 1 10。由上述的技術方案可見，本發明在製作柵氧化層之前，只對半導體襯底進行了一 次氧化，即直接利用隔離氧化層作為有源區注入時的掩蔽，而且採用氫氟酸對隔離氧化層 進行厚度及均勻性控制，消除了隔離氧化層受到氮化矽層腐蝕的缺陷。而不像現有技術中 再次氧化形成犧牲氧化層，以犧牲氧化層作為有源區注入時的掩蔽。因為只進行了一次氧 化，所以能夠使半導體襯底和溝槽氧化物的拐角處的矽比較平滑，減少了半導體器件漏電 現象的發生。
圖Ia至Ie為現有技術製作柵氧化層前，隔離結構的製作過程示意圖。圖2為氣體在器件表面流動，形成具有缺陷的隔離結構的結構示意圖。圖3a至3c為本發明製作柵氧化層前，隔離結構的製作過程示意圖。圖4為本發明製作柵氧化層前，隔離結構具體製作方法的流程示意圖。
具體實施例方式為使本發明的目的、技術方案、及優點更加清楚明白，以下參照附圖並舉實施例， 對本發明進一步詳細說明。本發明利用示意圖對實施例進行了詳細描述，在詳述本發明實施例時，為了便於 說明，表示結構的示意圖會不依一般比例作局部放大，不應以此作為對本發明的限定，此外，在實際的製作中，應包含長度、寬度及深度的三維空間尺寸。本發明中在製作柵氧化層之前，隔離結構的製作過程示意圖請參閱圖3a至圖3c， 具體製作方法的流程示意圖如圖4所示，包括如下步驟步驟31、在半導體襯底100上熱氧化生長隔離氧化層101，以保護有源區在後續去 掉氮化矽層的過程中免受化學玷汙，以及作為氮化矽層與矽襯底之間的應力緩衝層；步驟32、在所述隔離氧化層101的表面沉積氮化矽層102 ；其中，本步驟中沉積得 到的氮化矽層是一層堅固的掩膜材料；步驟33、淺溝槽的刻蝕依次刻蝕氮化矽層102、隔離氧化層101及半導體襯底 100，在所述半導體襯底100內形成溝槽；步驟34、溝槽襯墊氧化矽103的生長，在溝槽內部表面生長一層襯墊氧化矽103， 該襯墊氧化矽103用於改善半導體襯底與後續填充的氧化物之間的界面特性；步驟35、溝槽氧化物104填充及拋光，採用化學氣相沉積的方法，在溝槽內填充氧 化物，然後進行氧化物的拋光；其中，在步驟32中沉積得到的氮化矽層，可以在執行本步驟的過程中保護有源 區，充當拋光的阻擋材料，防止氧化物的過度拋光；步驟31至35在半導體襯底上形成了淺溝槽隔離區，結構示意圖如圖3a所示。步驟36、去除所述氮化矽層102 ；步驟37、採用氫氟酸對隔離氧化層101進行厚度及均勻性控制；本發明後續是以隔離氧化層101為掩膜，進行有源區的注入，而且在步驟36去除 氮化矽層102時，可能會對隔離氧化層101造成一定的損傷，所以隔離氧化層101的質量需 要進行比較嚴格的控制，以保證有源區注入時注入的深度以及注入的質量。所以本步驟中 採用氫氟酸對隔離氧化層厚度及表面均勻性進行控制，而且確保熱氧化生長的隔離氧化層 101的厚度，在採用氫氟酸刻蝕之後，仍然可以保證有源區注入的深度。具體地，可以為被水 稀釋的氫氟酸，其中濃度為49%的氫氟酸與水的比例為30 1 500 1;也可以為緩衝 氧化矽腐蝕液(BOE)，即被氟化氨(NH4F)緩衝的稀氫氟酸，其中濃度為40%的NH4F 濃度 為49%的氫氟酸水的比例為10 1 0 200 1 10。步驟38、以隔離氧化層101為掩膜，在半導體襯底100上進行有源區注入，結構示 意圖如圖3b所示；步驟39、去除所述隔離氧化層101，結構示意圖如圖3c所示。本發明中以隔離氧化層101為掩膜，進行有源區的注入，不再像現有技術那樣，形 成犧牲氧化層。這樣減少了氧化步驟，進一步減少了對半導體襯底的損傷，半導體襯底和溝 槽氧化物的拐角處的矽不再那麼突出，以致形成強電場。形成隔離結構的示意圖為圖3c中 所示的理想結構。在晶片驗收測試(Wafer Acceptance Test,WAT)中可以發現，與現有技術相比，本 發明所得到的器件的電學特性明顯提高。相同飽和電流(Idsat)下，通過採用本發明的方法 得到器件的關斷電流(I。ff)比現有技術要小。說明通過採用本發明使半導體襯底和溝槽氧 化物的拐角處的矽比較平滑，減少了漏電現象的發生，從而使得器件在不工作的情況下，有 相對更長的待機時間。本發明採用氫氟酸對隔離氧化層101進行厚度及均勻性控制，就可以確保在以隔離氧化層101為掩膜，進行有源區注入時注入的深度以及注入的質量，從而省略了二次氧 化的步驟，而且生長了犧牲層、在有源區注入之後還需要將犧牲層去除，這些工序，相比於 本發明來說，既花費成本，又消耗時間。所以本發明的製作方法不但節省了生產成本，而且 提高了生產效率。 以上所述，僅為本發明的較佳實施例而已，並非用於限定本發明的保護範圍。凡在 本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護 範圍之內。
權利要求
一種隔離結構的製作方法，該方法包括在半導體襯底上依次形成隔離氧化層和氮化矽層；依次刻蝕氮化矽層、隔離氧化層及半導體襯底，在所述半導體襯底內形成溝槽；在所述溝槽內部表面生長一層襯墊氧化矽；在溝槽內進行氧化物的填充及拋光，形成淺溝槽隔離區，並去除所述氮化矽層，露出隔離氧化層；採用氫氟酸對隔離氧化層進行厚度及均勻性控制；以隔離氧化層為掩膜，在半導體襯底上進行有源區注入；去除所述隔離氧化層。
2.如權利要求1所述的方法，其特徵在於，所述氫氟酸為被水稀釋的氫氟酸，49%的氫 氟酸與水的比例為30 1 500 1。
3.如權利要求1所述的方法，其特徵在於，所述氫氟酸為緩衝氧化矽腐蝕液Β0Ε，40% 的NH4F 49%的氫氟酸水的比例為10 1 0 200 1 10。
全文摘要
本發明公開了一種隔離結構的製作方法，該方法包括在半導體襯底上依次形成隔離氧化層和氮化矽層；依次刻蝕氮化矽層、隔離氧化層及半導體襯底，在所述半導體襯底內形成溝槽；在所述溝槽內部表面生長一層襯墊氧化矽；在溝槽內進行氧化物的填充及拋光，形成淺溝槽隔離區，並去除所述氮化矽層，露出隔離氧化層；採用氫氟酸對隔離氧化層進行厚度及均勻性控制；以隔離氧化層為掩膜，在半導體襯底上進行有源區注入；去除所述隔離氧化層。採用該方法在製作柵氧化層之前，只對半導體襯底進行了一次氧化，能夠使半導體襯底和溝槽氧化物的拐角處的矽比較平滑，減少了半導體器件漏電現象的發生。
文檔編號H01L21/762GK101958268SQ200910055168
公開日2011年1月26日 申請日期2009年7月21日 優先權日2009年7月21日
發明者唐兆雲 申請人:中芯國際集成電路製造(上海)有限公司