一種高遷移率溝道雙納米線場效應電晶體及其製備方法與流程
2023-05-21 22:31:16
本發明涉及一種高遷移率溝道雙納米線場效應電晶體及其製備方法，屬於超大規模集成電路製造技術領域。
背景技術：
集成電路產業一直遵循著摩爾定律不斷前進。當器件的特徵尺寸進入納米尺度，受到短溝道效應、寄生效應等問題的影響，器件性能不再隨尺寸的縮小以預測的程度提高。因此，新結構器件成為重要的解決方案。其中，圍柵納米線場效應電晶體具有最強的柵控能力和輸運特性，被認為是10nm技術節點之後最有潛力的器件結構。首先，圍柵矽納米線器件的溝道完全被柵包裹，使整個溝道區的電勢得到控制，減少洩漏電流。其次，圍柵納米線溝道中的量子限域效應使得反型層遠離溝道表面，散射減少，有利於提高遷移率。
為了進一步提高器件的驅動能力，高遷移率溝道材料，如鍺矽、鍺和Ⅲ-Ⅴ族化合物半導體，也受到了廣泛關注。因此，多柵器件與高遷移率溝道材料相結合是未來的主要趨勢。
技術實現要素：
針對以上問題，本發明提出了一種高遷移率溝道雙納米線場效應電晶體及其製備方法。首先在Fin條底部、頂部和側壁形成鍺擴散阻擋層，對鍺矽Fin條進行氧化，利用鍺矽在氧化矽上氧化時趨於形成納米線結構的特點，在Fin條頂部和底部分別形成納米線結構；同時，利用鍺聚集技術，使鍺向Fin條頂部和底部擴散，提高溝道中鍺組分，進而提高載流子遷移率，從而提高驅動電流。另外，雙納米線結構可以在提高驅動電流的同時節省晶片面積。
本發明提供的高遷移率溝道雙納米線場效應電晶體，包括半導體襯底和半導體襯底上懸空的雙納米線，其特徵在於，該雙納米線為鍺矽材料，納米線的中部為溝道，溝道被柵介質層和柵電極圍繞形成圍柵結構，溝道長度小於納米線長度；源、漏位於溝道兩端；納米線兩端的半導體材料與襯底之間有一層氧化矽絕緣層。
本發明還提供一種高遷移率溝道雙納米線場效應電晶體的製備方法，包括以下步驟：
1)在半導體襯底上澱積一層氧化矽，在氧化矽上形成單晶鍺矽層，定義器件有源區；
2)在單晶鍺矽層上澱積硬掩膜，通過光刻定義Fin條圖形，刻蝕硬掩膜，露出Fin條兩側的單晶鍺矽層表面，然後刻蝕單晶鍺矽層至一定深度，去除光刻膠；
3)澱積側牆材料並幹法刻蝕，在單晶鍺矽Fin條兩側形成側牆；
4)繼續刻蝕單晶鍺矽層和底部的氧化矽，停止在半導體襯底表面；
5)對Fin條進行熱氧化，在Fin條中形成一層氧化層，熱氧化過程中鍺向Fin條頂部和底部擴散，聚集形成兩條高鍺組分的鍺矽納米線，兩條鍺矽納米線被氧化矽包裹；
6)溼法腐蝕硬掩膜、側牆和熱氧化產生的氧化矽，使納米線懸空；
7)進行多次犧牲氧化及氧化層腐蝕，使納米線變圓、變細；
8)圍繞兩條納米線形成圍柵結構，摻雜並退火形成源漏。
上述製備方法中，步驟1)中澱積的氧化矽作為氧化過程中鍺擴散的底部阻擋層。所述半導體襯底可以是體矽襯底、體鍺襯底、超薄矽膜SOI襯底等，若為超薄矽膜SOI襯底，可以在襯底上直接外延單晶鍺矽層。
步驟1)中澱積氧化矽可以採用低壓化學氣相澱積(Low Pressure Chemical Vapor Deposition，LPCVD)、等離子體增強化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition，PECVD)等方法，氧化矽阻擋層的厚度優選為10～50nm。
步驟1)在氧化矽上生長多晶或非晶鍺矽層，退火形成單晶鍺矽層。所述單晶鍺矽層可以是鍺矽、鍺矽/鍺疊層等，但不局限於上述材料，厚度優選為5～100nm。生長多晶層或非晶層可以採用低壓化學氣相澱積(LPCVD)、等離子體增強化學氣相沉積(PECVD)等方法；退火工藝可以採用快速熱退火(Rapid Thermal Annealing，RTA)、雷射退火(Laser Annealing，LA)等方法。
步驟2)中所述硬掩膜可以為氧化矽、氮化矽等材料，澱積硬掩膜可以採用低壓化學氣相澱積(LPCVD)、等離子體增強化學氣相沉積(PECVD)等方法，其厚度可以為10～50nm。光刻採用電子束光刻或193nm浸沒式光刻等能形成納米尺度線條的先進光刻技術。刻蝕硬掩膜形成「H」圖形，中間的腰部即為Fin條圖形，Fin條寬度可以在100nm以下。
優選的，步驟2)刻蝕單晶鍺矽層的深度決定了兩條納米線的直徑，刻蝕深度應小於單晶鍺矽層厚度，優選為單晶鍺矽層厚度的一半。
步驟3)中所述側牆材料可以為氧化矽、氮化矽等材料，澱積側牆材料可以採用低壓化學氣相澱積(LPCVD)、等離子體增強化學氣相沉積(PECVD)等方法。
在步驟5)熱氧化使得兩條鍺矽納米線之間，以及納米線與硬掩膜、側牆之間形成氧化矽。所述熱氧化工藝可以採用溼氧氧化、氫氧合成氧化、等離子體氧化等，氧化時間應根據刻蝕後Fin條寬度、氧化速率以及所需納米線中鍺組分而定，應保證形成一個隔離Fin條頂部與底部的氧化矽層。
步驟8)為常規的後續工藝，形成柵介質層、柵電極及側牆，摻雜並退火形成源漏，光刻、刻蝕接觸孔，濺射金屬，光刻、刻蝕形成金屬互連，合金，鈍化。
本發明優點如下：
1)利用鍺聚集技術，提高溝道中鍺組分，進而提高溝道中載流子遷移率，從而提高驅動電流。
2)採用垂直雙納米線結構，在提高驅動電流的同時節省了晶片面積。
附圖說明
圖1-圖9為實施例製備雙鍺矽納米線場效應電晶體的關鍵工藝流程示意圖，各圖中(a)為垂直於溝道方向的剖面圖，(b)為沿溝道方向的剖面圖，(c)為俯視圖(其中AA』為垂直於溝道方向，BB』為平行於溝道方向)。
其中：1-矽襯底；2-底部氧化矽阻擋層；3-單晶鍺矽層；4-作硬掩膜的氧化矽層；5-保護鍺矽Fin條的氧化矽側牆；6-鍺矽納米線；7-包裹納米線的氧化矽層；8-柵介質；9-柵電極；10-氧化矽側牆；11-源；12-漏。
具體實施方式
本發明方法首先在Fin條底部、頂部和側壁形成鍺擴散阻擋層，對鍺矽Fin條進行氧化，利用鍺矽在氧化矽上氧化時趨於形成納米線結構的特點，在Fin條頂部和底部分別形成納米線結構；同時，利用鍺聚集技術，使鍺向Fin條頂部和底部擴散，提高納米線中鍺組分，進而提高載流子遷移率，從而提高驅動電流。另外，雙納米線結構可以在提高驅動電流的同時節省晶片面積。下面結合附圖對本發明進行詳細說明。
根據下列步驟可以實現雙鍺矽納米線場效應電晶體：
步驟1.在P型(100)矽襯底1上CVD澱積20nm氧化矽阻擋層2，用LPCVD澱積50nm多晶鍺矽層，退火形成單晶鍺矽層3，如圖1所示；
步驟2.PECVD澱積30nm氧化矽，光刻定義有源區及Fin條圖形，刻蝕形成作硬掩膜的氧化矽層4，作硬掩膜的氧化矽層4呈「H」形，面積小於單晶鍺矽層3面積，如圖2所示；
步驟3.刻蝕單晶鍺矽層3，刻蝕深度為25nm，去膠，如圖3所示；刻蝕深度為單晶鍺矽層3的一半；
步驟4.PECVD澱積氧化矽，並幹法刻蝕形成氧化矽側牆5，作為氧化時鍺擴散的阻擋層，如圖4所示；
步驟5.進一步刻蝕鍺矽和底部氧化矽，露出矽襯底表面，如圖5所示；
步驟6.對Fin條進行熱氧化，在Fin條中間形成一層氧化層，熱氧化過程中鍺向Fin條頂部和底部擴散，聚集形成兩條垂直排列的高鍺組分的納米線6，兩條鍺矽納米線6被氧化矽層7包裹，如圖6所示；
步驟7.用稀釋的HF溶液腐蝕氧化矽層7，得到2根懸空的鍺矽納米線6，如圖7所示；
步驟8.進行多次犧牲氧化及氧化層腐蝕，使鍺矽納米線6變圓、變細，如圖8所示；
步驟9.整片澱積高k柵介質，澱積60nmTiN，CMP平坦化，形成柵介質層8和柵電極9，如圖9所示；
步驟10.形成側牆10，源漏摻雜P，注入劑量為2E15cm-2，能量為20keV。採用RTA退火950℃，30s，激活雜質，具體退火條件根據鍺組分改變；
步驟11.進行後續工藝，澱積氧化矽作為層間介質，光刻、刻蝕形成柵、源、漏各端的接觸孔，濺射金屬，光刻、刻蝕形成金屬線，合金，鈍化。
綜上所述，這種方法首先在Fin條底部、頂部和側壁形成鍺擴散阻擋層，對鍺矽Fin條進行氧化，利用鍺矽在氧化矽上氧化時趨於形成納米線結構的特點，在Fin條頂部和底部分別形成納米線結構；同時，利用鍺聚集技術，使鍺向Fin條頂部和底部擴散，提高納米線中鍺組分，進而提高載流子遷移率，從而提高驅動電流。另外，雙納米線結構可以在提高驅動電流的同時節省了晶片面積。