控制變頻器功率變換的方法、設備和系統的製作方法
2023-04-24 03:34:11 1
專利名稱：控制變頻器功率變換的方法、設備和系統的製作方法
技術領域：
本發明屬於變頻器控制技術領域，特別是指一種控制變頻器功率變換的方法、設備和系統。
背景技術：
功率變換的控制需要工作在電磁幹擾惡劣的環境下，通常採用的抗幹擾方式是儘量降低強電對弱電部分的幹擾，光電通訊迴路是降低電氣耦合幹擾很有效的一種方式，光電通訊迴路需要藉助於數字處理器來進行編碼解碼工作，因此，需要抗幹擾能力強的數字處理器才能保證系統的可靠穩定運行。變頻器在功率變換過程中，通過控制變頻器內的半導體器件的通/斷來實現。由於控制半導體器件的通/斷的時間不準確，導致變頻器的輸出具有較大的諧波，影響了功率控制。
發明內容
有鑑於此，本發明在於提供一種控制變頻器功率變換的方法、設備和系統，以解決由於控制半導體器件的通/斷的時間不準確，導致變頻器的輸出具有較大的諧波的問題。為了實現上述目的，本發明一種控制變頻器功率變換的方法採用如下技術方案一種控制變頻器功率變換的方法，包括以下步驟第一晶片、第二晶片接收控制變頻器內半導體器件通/斷的控制命令；所述第二晶片從所述控制命令中解析出第一狀態跳變指令和執行第一狀態跳變指令的時間點，在所述時間點向所述第一晶片發送執行所述第一狀態跳變指令的觸發信號；所述第一晶片從所述控制命令中解析出第二狀態跳變指令和執行第二狀態跳變指令的通信周期；所述第一晶片判斷接收到第一狀態跳變指令與第二狀態跳變指令為相同的操作且所述時間點在當前的通信周期內，則在所述時間點執行第二晶片解析出的第一狀態跳變指令。本發明進一步的改進在於所述第一晶片如果判斷到第一狀態跳變指令與第二狀態跳變指令為不同的操作，或所述時間點不在當前的通信周期內，則在所述通信周期結束時執行第二狀態跳變指令。本發明進一步的改進在於所述第一晶片為包含ROM的數字處理晶片；所述第二晶片為包含MM的數字處理晶片。本發明進一步的改進在於所述第一晶片為CPLD晶片；所述第二晶片為FPGA或 DSP晶片。本發明進一步的改進在於CPLD晶片接收的所述控制命令為光信號，經過光電轉換後發送至所述第二晶片。為了實現上述目的，本發明一種控制變頻器功率變換的設備採用如下技術方案一種控制變頻器功率變換的設備，包括用於接收控制變頻器內半導體器件通/ 斷的控制命令第一晶片和第二晶片；所述第二晶片，用於從所述控制命令中解析出第一狀態跳變指令和執行第一狀態跳變指令的時間點，在所述時間點向所述第一晶片發送執行第一狀態跳變指令的觸發信號；所述第一晶片，用於從所述控制命令中解析出第二狀態跳變指令和執行第二狀態跳變指令的通信周期；判斷接收到的第一狀態跳變指令與第二狀態跳變指令為相同的操作且所述時間點在當前的通信周期內，則在所述時間點執行第二晶片解析出的第一狀態跳變指令。本發明進一步的改進在於所述第一晶片為包含ROM的數字處理晶片；所述第二晶片為包含MM的數字處理晶片。本發明進一步的改進在於所述第一晶片為CPLD晶片，包括光電轉換模塊，用於將接收的光信號的控制命令轉換為電信號，並發送至第一解碼模塊和所述第二晶片；第一解碼模塊，用於解析接收到的控制命令；解析出第二狀態跳變指令和執行第二狀態跳變指令的通信周期；指令綜合輸出模塊，用於判斷從所述第二晶片接收到的第一狀態跳變指令所述第一解碼模塊解析的第二狀態跳變指令為相同的操作且所述時間點在當前的通信周期內，則在所述時間點執行第二晶片解析出的第一狀態跳變指令；如果判斷到所述第一狀態跳變指令與第二狀態跳變指令為不同的操作或所述時間點不在當前的所述通信周期內，則在所述通信周期結束時執行第二狀態跳變指令；所述第二晶片為FPGA或DSP晶片，包括第二解碼模塊，用於從所述控制命令中解析出第一狀態跳變指令和執行第一狀態跳變指令的時間點；觸發信號模塊，用於在所述時間點向所述第一晶片發送執行第一狀態跳變指令的觸發信號。為了實現上述目的，本發明一種控制變頻器功率變換的系統採用如下技術方案一種控制變頻器功率變換的系統，包括上位機，用於發出控制半導體器件通/斷的控制命令；控制設備，包括用於接收控制變頻器內半導體器件通/斷的控制命令第一晶片和第二晶片；所述第二晶片，用於從所述控制命令中解析出第一狀態跳變指令和執行第一狀態跳變指令的時間點，在所述時間點向所述第一晶片發送執行第一狀態跳變指令的觸發信號；所述第一晶片，用於從所述控制命令中解析出第二狀態跳變指令和執行第二狀態跳變指令的通信周期；判斷接收到的第一狀態跳變指令與第二狀態跳變指令為相同的操作且所述時間點在當前的通信周期內，則在所述時間點執行第二晶片解析出的第一狀態跳變指令；如果判斷到所述第一狀態跳變指令與第二狀態跳變指令為不同的操作或所述時間點不在當前的所述通信周期內，則在所述通信周期結束時執行第二狀態跳變指令；包括半導體器件的受控變頻器，用於按照所述第一晶片的第二狀態跳變指令導通或關斷所述半導體器件。本發明進一步的改進在於所述半導體器件至少包括IGBT、IEGT、IGCT、GTO中一種。相對於現有技術，本發明具有以下有益效果本發明由於在準確的時間點控制半導體器件的通/斷，從而降低了變頻器輸出的諧波，提高了功率控制的穩定性。
圖1為本發明具體實施例的設備結構圖2為本發明具體實施例的方法流程圖；圖3為本發明具體實施例的控制系統圖。
具體實施例方式為清楚說明本發明中的技術方案，下面給出優選的實施例並結合附圖詳細說明。圖1為本發明優選的具體實施例的設備結構圖，參見圖1，本設備包括用於接收控制變頻器內半導體器件通/斷控制命令的第一晶片和第二晶片；所述第一晶片為基於 ROM的數字處理器CPLD晶片，所述第二晶片為基於RAM的數字處理器FPGA晶片或者DSP晶片，在本實施例中，為了便於闡述，選擇FPGA作為優選晶片。基於ROM的數字處理第一數字處理器CPLD晶片，具有較強的抗幹擾性，包括以下幾個模塊光電轉換模塊，接收來自上位機的光信號控制命令轉換為電信號，並發送至CPLD 內的第一解碼模塊和第二數字處理器FPGA晶片的第二解碼模塊；第一解碼模塊，用於解析接收到的控制命令；解析後的內容包括「開」或「關」狀態跳變指令信息和執行該命令的通信周期信息Ts、TeL並進一步傳遞給指令綜合輸出模塊；指令綜合輸出模塊，用於判斷從第二晶片FPGA接收到的觸發信號與所述第一解碼模塊解析出的狀態跳變指令為相同的操作、且所述時間點在當前的通信周期內，則在所述時間點執行第二晶片FPGA解析出的狀態跳變指令；如果判斷到所述觸發信號與第一解碼模塊解析出的狀態跳變指令為不同的操作或所述時間點不在當前的所述通信周期內，則在所述通信周期結束時執行第一解碼模塊解析出的狀態跳變指令；所述第二晶片優選為FPGA，包括以下幾個模塊第二解碼模塊，用於從所述控制命令中解析出包括「開」或「關」狀態跳變指令信息和執行該狀態跳變指令信息的時間點；觸發信號模塊，用於在所述時間點向所述第一晶片CPLD發送執行第二解碼模塊解析出的狀態跳變指令的觸發信號。圖2為本實施例的方法流程圖，參見圖2，該方法包括步驟11 第一晶片、第二晶片接收控制變頻器內半導體器件通/斷的控制命令；步驟12 所述第二晶片從所述控制命令中解析出包括「開」或「關」狀態跳變指令信息和執行該狀態跳變指令信息的時間點；在所述時間點向所述第一晶片發送執行第二解碼模塊解析出的狀態跳變指令的觸發信號；步驟13 所述第一晶片從所述控制命令中解析出包括「開」或「關」狀態跳變指令信息和執行該狀態跳變指令的通信周期；第一晶片判斷接收到的第二解碼模塊解析出的狀態跳變指令與自身解析出的狀態跳變指令為相同的操作且所述時間點在當前的通信周期內，則在所述時間點執行第二解碼模塊解析出的狀態跳變指令。優選地，還包括所述第一晶片如果判斷到所述觸發信號與自身解析出的狀態跳變指令為不同的操作或/且所述時間點不在當前的所述通信周期內，則在所述通信周期結束時執行第一晶片自身解析出的狀態跳變指令。優選地，所述第一晶片為包含ROM的數字處理晶片；所述第二晶片為包含RAM的數字處理晶片。
優選地，所述第一晶片為複雜可編程邏輯器件CPLD晶片；所述第二晶片為FPGA或 DSP晶片。優選地，所述CPLD晶片接收的所述控制命令為光信號，經過光電轉換後發送至所還弟一心片。第一晶片發出的控制命令會觸發變頻器內半導體器件通/斷，由於是在時間點控制半導體器件的開通或關斷，所以降低了變頻器輸出的諧波，提高了變頻器在功率變換的穩定性。圖3為本實施例的控制系統圖，參見圖3，在該控制系統中包括上位機、控制設備和含有半導體的受控器件，其中受控器件可以是受控變頻器，其至少包括一個IGBT、IEGT、 IGCT或GT0，受控器件用於按照所述控制命令導通或關斷的半導體器件；控制裝置為基於 ROM的抗幹擾程度強的CPLD晶片和可實現複雜邏輯編程的FPGA晶片，各部分的具體關係如下上位機發出控制半導體器件通/斷的控制命令給控制裝置的CPLD晶片，CPLD的光電轉換模塊將此控制信號轉換為電信號，並同時傳送給CPLD內的第一解碼模塊和FPGA晶片。 第一解碼模塊將解析此控制命令，解析後的內容包括「開」或「關」狀態跳變指令信息和執行該命令的通信周期信息TS、TJ，並進一步傳遞給CPLD的指令綜合輸出模塊。另一方面， FPGA的第二解碼模塊也將自動對該控制指令進行解析，解析後的內容包括「開」或「關」狀態跳變指令信息和執行該命令的精確時間點信息T1時刻，並在T1時刻通過FPGA的信號觸發模塊向CPLD晶片發送執行所述控制命令的觸發信號，收到觸發信號的指令綜合輸出模塊進行判斷，當接收到所述觸發信號與CPLD晶片的第一解碼模塊接收到的控制命令為相同的操作、且所述時間點T1時刻在當前的通信周期Ts、TJ內，則在所述時間點T1時刻執行FPGA的第二解碼模塊解析出的狀態跳變指令，進而觸發受控器件；反之，當收到所述觸發信號與接收到的控制命令為不同的操作、或所述時間點T1時刻不在當前的通信周期Ts、 Te]內，則在所述通信周期結束Te時刻執行CPLD晶片的第一解碼模塊接收到的控制指令， 進而觸發受控器件。通過上述的步驟，可實現對變頻器內的半導體器件的通/斷的精確控制，從而降低變頻器輸出的諧波，由於採用CPLD和FPGA兩個行業內普遍採用的低成本晶片，與單獨實現精確時間控制的單個高成本晶片相比，在實現相同功能的情況下，有效降低了產品的成本，從而在總成本不變的情況下，提高了企業生產該設備的數量。該實施例中的裝置可應用在各種類型的變頻器中，並實現上述方法中的各個步驟，在此不重複贅述。本發明方案由於在準確的時間點控制半導體器件的通/斷，從而降低了變頻器輸出的諧波，進一步有效地提高了功率控制的穩定性。對於本發明各個實施例中所闡述的裝置，凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
權利要求
1.一種控制變頻器功率變換的方法，其特徵在於，包括以下步驟第一晶片、第二晶片接收控制變頻器內半導體器件通/斷的控制命令；所述第二晶片從所述控制命令中解析出第一狀態跳變指令和執行第一狀態跳變指令的時間點，在所述時間點向所述第一晶片發送執行所述第一狀態跳變指令的觸發信號；所述第一晶片從所述控制命令中解析出第二狀態跳變指令和執行第二狀態跳變指令的通信周期；所述第一晶片判斷接收到第一狀態跳變指令與第二狀態跳變指令為相同的操作且所述時間點在當前的通信周期內，則在所述時間點執行第二晶片解析出的第一狀態跳變指令。
2.根據權利要求1所述的方法，其特徵在於，所述第一晶片如果判斷到第一狀態跳變指令與第二狀態跳變指令為不同的操作，或所述時間點不在當前的通信周期內，則在所述通信周期結束時執行第二狀態跳變指令。
3.根據權利要求1所述的方法，其特徵在於，所述第一晶片為包含ROM的數字處理晶片；所述第二晶片為包含RAM的數字處理晶片。
4.根據權利要求3所述的方法，其特徵在於，所述第一晶片為CPLD晶片；所述第二晶片為FPGA或DSP晶片。
5.根據權利要求4所述的方法，其特徵在於，CPLD晶片接收的所述控制命令為光信號， 經過光電轉換後發送至所述第二晶片。
6.一種控制變頻器功率變換的設備，其特徵在於，包括用於接收控制變頻器內半導體器件通/斷的控制命令第一晶片和第二晶片；所述第二晶片，用於從所述控制命令中解析出第一狀態跳變指令和執行第一狀態跳變指令的時間點，在所述時間點向所述第一晶片發送執行第一狀態跳變指令的觸發信號；所述第一晶片，用於從所述控制命令中解析出第二狀態跳變指令和執行第二狀態跳變指令的通信周期；判斷接收到的第一狀態跳變指令與第二狀態跳變指令為相同的操作且所述時間點在當前的通信周期內，則在所述時間點執行第二晶片解析出的第一狀態跳變指令。
7.根據權利要求6所述的設備，其特徵在於，所述第一晶片為包含ROM的數字處理晶片；所述第二晶片為包含RAM的數字處理晶片。
8.根據權利要求7所述的設備，其特徵在於，所述第一晶片為CPLD晶片，包括光電轉換模塊，用於將接收的光信號的控制命令轉換為電信號，並發送至第一解碼模塊和所述第二晶片；第一解碼模塊，用於解析接收到的控制命令；解析出第二狀態跳變指令和執行第二狀態跳變指令的通信周期；指令綜合輸出模塊，用於判斷從所述第二晶片接收到的第一狀態跳變指令所述第一解碼模塊解析的第二狀態跳變指令為相同的操作且所述時間點在當前的通信周期內，則在所述時間點執行第二晶片解析出的第一狀態跳變指令；如果判斷到所述第一狀態跳變指令與第二狀態跳變指令為不同的操作或所述時間點不在當前的所述通信周期內，則在所述通信周期結束時執行第二狀態跳變指令；所述第二晶片為FPGA或DSP晶片，包括第二解碼模塊，用於從所述控制命令中解析出第一狀態跳變指令和執行第一狀態跳變指令的時間點；觸發信號模塊，用於在所述時間點向所述第一晶片發送執行第一狀態跳變指令的觸發信號。
9.一種控制變頻器功率變換的系統，其特徵在於，包括 上位機，用於發出控制半導體器件通/斷的控制命令；控制設備，包括用於接收控制變頻器內半導體器件通/斷的控制命令第一晶片和第二晶片；所述第二晶片，用於從所述控制命令中解析出第一狀態跳變指令和執行第一狀態跳變指令的時間點，在所述時間點向所述第一晶片發送執行第一狀態跳變指令的觸發信號；所述第一晶片，用於從所述控制命令中解析出第二狀態跳變指令和執行第二狀態跳變指令的通信周期；判斷接收到的第一狀態跳變指令與第二狀態跳變指令為相同的操作且所述時間點在當前的通信周期內，則在所述時間點執行第二晶片解析出的第一狀態跳變指令；如果判斷到所述第一狀態跳變指令與第二狀態跳變指令為不同的操作或所述時間點不在當前的所述通信周期內，則在所述通信周期結束時執行第二狀態跳變指令；包括半導體器件的受控變頻器，用於按照所述第一晶片的第二狀態跳變指令導通或關斷所述半導體器件。
10.根據權利要求9所述的系統，其特徵在於，所述半導體器件至少包括IGBT、IEGT、 IGCT、GTO 中一種。
全文摘要
本發明公開了一種控制變頻器功率變換的方法、設備和系統，本發明的方法包括第一晶片、第二晶片接收控制變頻器內半導體器件通/斷的控制命令；所述第二晶片從所述控制命令中解析出執行該命令的時間點，在所述時間點向所述第一晶片發送執行所述控制命令的觸發信號；所述第一晶片判斷接收到所述觸發信號與接收的到控制命令為相同的操作、且所述時間點在當前的通信周期內，則在所述時間點執行所述控制命令。本發明由於在準確的時間點控制半導體器件的通/斷，從而降低了變頻器輸出的諧波，提高了功率控制的穩定性。
文檔編號H02M5/297GK102522901SQ20111036979
公開日2012年6月27日 申請日期2011年11月19日 優先權日2011年11月19日
發明者衛三民, 李俠, 翁海清, 蘇位峰, 苟銳鋒, 郭曉明 申請人:中國西電電氣股份有限公司, 北京西電華清科技有限公司