具有集成場效應整流器的mosfet的製作方法

2023-05-13 13:44:31 3

專利名稱：：具有集成場效應整流器的mosfet的製作方法具有集成場效應整流器的MOSFET相關申請本發明涉及並請求如下專利申請的優先權2008年9月25日提交的標題為"AdjustableFieldEffectRectifier」(附為附件A)、序列號為12/238，308的美國專利申請，以及通過它於2007年9月沈日提交的序列號為60/975，467的美國臨時專利申請，以及2009年1月23日提交的標題為"RegenerativeBuildingBlockandDiodeBridgeRectifier」、序列號為12/359,094的美國專利申請，以及通過它於2008年1月23日提交的序列號為61/022，968的美國臨時專利申請，以及2008年4月觀日提交的標題為「MOSFETwithIntegratedFieldEffectRectifier，，、序列號為61/048，336的美國臨時專利申請，所有這些專利申請的發明人與本申請的發明人相同，並且為了所有目的以其整體通過引用併入此處。
技術領域：
本發明總體地涉及半導體電晶體，更具體地涉及將場效應整流器集成到MOSFET結構中以便改進MOSFET的性能，以及用於此的方法。
背景技術：
：MOSFET通常用於電子電路中的快速切換。然而，在負載為電感性的情況下切換速度由於本身的體二極體的問題而受到限制。當柵極電壓用於將MOSFET從ON切換到OFF狀態時(反向恢復)，本身的pn結二極體必須傳導電流，並且將注入載流子到器件的體內。在注入的載流子消散之前，MOSFET將繼續停留在ON狀態。這引起MOSFET從ON到OFF狀態的緩慢切換，並且限制MOSFET工作的頻率。為了克服體二極體的緩慢切換，通常在MOSFET的源極與漏極之間添加外部續流二極體，以防止在反向恢復期間載流子的注入。然而，添加外部二極體可能導致增加的EMI，因為之前流過MOSFET的電流現在必須流過外部二極體和連接的引線。額外的EMI發射也會限制具有續流二極體的MOSFET的切換速度。儘管通常將續流二極體放置為儘可能接近MOSFET，但額外的EMI的問題仍然存在。儘管將PN結二極體技術集成到MOSFET中初看似乎不錯，但該技術對於改進體二極體問題只有有限的潛力，因為體二極體是與MOSFET結構一體的PN結二極體。類似地，肖特基二極體技術實際上與MOSFET技術並不兼容，因為其需要並不很好地適合MOSFET製造的特別的金屬化。
發明內容為了克服現有技術的限制，本發明將場效應整流器(FER)集成到MOSFET中，以便改進MOSFET在耦合到電感性負載時的切換特性，從而改進切換速度而沒有EMI上的顯著不利影響。在該新的設計中，FER並不替代體二極體，而是提供電流繞過體二極體的分流器或者旁路。FER技術與MOSFET技術兼容，基本上允許傳統工藝。取決於實施，通過例如調節外延層(印i)的尺寸和電阻率，柵極尺寸等等，本發明的器件既可配置用於高電壓工作(例如分立的高功率器件)，也可配置用於低電壓工作(例如在集成電路中)。此外，不同於PN結二極體，低電壓FER是多數載流子器件，並防止體二極體注入減慢MOSFET工作的少數載流子。由於特別的單側載流子注入機制(Rodov，Ankoudinov,Ghosh,Sol.St.Electronics51(2007)714-718)，高電壓FER將注入較少的載流子。圖IA至圖IB示出根據本發明的具有集成的場效應整流器的M0SFET，其中圖IA示出DMOS結構而圖IB示出UMOS結構。源極和漏極之間的電流由柵極電極控制。在切換期間一旦柵極電壓不允許電流流過M0SFET，電流將流過FER。(可選的)調節區域提供對洩漏電流的控制。圖2示出常規MOSFET(紅色)和根據本發明的M0SFETR(綠色)的體二極體的前向電壓降相對於電流的圖形形式。在VG=+5V的情況下，每MOSFET佔據區域的RDS，0N大致相同。深藍色曲線是M0SFETR的而淺藍色曲線是MOSFET的。圖3示出對於傳統MOSFET(紅色)，以及帶有(綠色)和不帶有(藍色)根據本發明的調節區域的M0SFETR的洩漏電流相對於反向電壓。刻度(lA=2je-7)圖4示出根據本發明的10A20VM0SFETR的瞬變。具體實施方式本發明包括在其中集成了場效應整流器的新型MOSFET結構(下文有時稱為「M0SFETR」)。場效應整流器在柵極電壓關斷通過MOSFET的電流時為電流提供替代的路徑。載流子從PN結的注入可以被減少或者完全消除，產生更快的MOSFET切換而沒有嚴重的EMI。首先參考圖1A，在100總體示出的DMOSM0SFETR結構包括在左側的MOSFET100A和在右側的FERIOOB0在一些實施方式中，FER器件可以是可調的，如2007年9月沈日提交的序列號為60/975，467的美國臨時專利申請中描述的，然而在其他實施方式中也可以使用沒有可調節區域的FER。如圖1中示出，MOSFTR100具有三個電極源極105，柵極110和漏極115。主要電流通過外延N-層125在源極電極和漏極電極之間流動。提供P-阱130以便在施加反向偏置時產生耗盡層。N++區域135提供電流的歐姆接觸。調節區域包括FER柵極中的窗口140和P++注入145。調節區域允許控制電流，因此在一些實施方式中可能是期望的，這取決於實施。柵氧化層厚度和摻雜等級控制FER柵極下的勢壘165的高度，因此在一些實施方式中，FER柵極下的柵氧化層150可以具有與MOSFET柵極下的柵氧化層155不同的厚度。柵極電壓控制MOS柵極110下的窄溝道160的導電性，並將MOSFET在OFF和ON狀態之間切換。從ON到OFF狀態的轉變在閾值電壓下發生，閾值電壓可以通過使用柵極下的摻雜分布或者通過改變柵氧化層155的厚度而調節。MOSFET側的柵氧化層巧5厚度和FER柵極側的柵氧化層150厚度可以相互獨立地變化，以確保兩個元件都正常工作。當M0SFETR100處於ON狀態(例如VGS=+5V)時，電流流過MOSFET溝道160。圖2中示出根據本發明的M0SFETR的實施方式的正向特性，其中該器件能夠在20V時在IOA下工作。本領域技術人員可以理解該M0SFETR具有等於3.6毫歐姆的RDS，0N。如果器件的右側部分也是M0SFET，那麼模擬的RDS，ON是2.0毫歐姆。注意，對於圖2中示出的特性，MOSFET的面積大約是MOSFTR的總面積的50%。因此M0SFETR每單位面積的RDS，ON小大約10%。這是因為二極體下的外延層的一部分用於在MOSFET工作期間導電。將理解，對於一些實施方式，這種效應針對更高電壓器件將增加。RDS，0N的增加對於高電壓器件通常較小，因為外延層變得更厚以承受更高的反向電壓。對於一些實施方式，可以增加MOSFET覆蓋的區域以減少RDS，ON,而減少的FER面積對於減少存儲電荷仍有效。圖IB示出以與圖IA所示的基本相同的方式工作的UM0SM0SFTR結構，並且相似的特徵用相似的附圖標記表示，但是最高有效位增加1。當MOSFET被關斷時(VGS=-5V)，電流將在VF=0.76V下流過MOSFET的體二極體，或者在VF=0.58下流過MOSFTR的FER。在至少一些實施方式中，VF將優選被保持在低於體二極體的膝處電壓(0.7V)之下，在該膝處電壓PN結開始注入載流子。因此，傳統MOSFET在切換期間將注入載流子，而根據本發明的M0SFETR基本上消除了這種不期望的特性。在OFF狀態，小洩漏電流將流過AFER溝道165。在至少一些實施方式中，該洩漏由勢壘高度和夾斷效應發生的速率控制。圖3展示了MOSFTR的洩漏在20V下為大約500μA,這與MOSFET的洩漏類似。M0SFETR的調節區域起作用來將洩漏保持在控制之下，而不具有調節區域的M0SFETR的洩漏大約是兩倍那麼多，或者1μA。在更高的電壓下，調節區域的效果可能下降。圖3示出在具有電感性負載的切換期間不存在注入的載流子。對於圖3的示例，VGS設定到5V，這將通過MOSFET溝道的電流關斷。對於IOA的正向電流，M0SFETR中的電子密度分布基本上與沒有電流時的電子密度分布相同，因此證實了沒有載流子密度調製發生。可以看到外延N-層的中間的電子濃度大約在2.9e6的量級上。相反，傳統MOSFET的工作顯示出在IOA電流下的顯著注入電子濃度變為5.Iel6，或者說幾乎翻倍。這些注入的載流子顯著減慢了具有電感性負載的傳統MOSFET的工作。圖4示出具有集成二極體的MOSFET和沒有集成二極體的MOSFET的模擬的瞬態特性。對於M0SFETR瞬變時間和存儲電荷要小得多。M0SFETR的低的存儲電荷與小的dl/dt展示了本發明的器件非常適合於快速切換應用。總而言之，M0SFETR的靜態特性非常類似於常規MOSFET的靜態特性，而同時由於切換期間沒有注入的載流子而表現出更快的切換。集成的FER二極體結構相對於分立的解決方案更為優選，因為其將降低EMI的程度並允許在低EMI下的更快速切換。儘管基於N-外延層描述了本發明的實施方式，但本領域技術人員將理解可以使用多層外延或者超溝槽(supertrench)方法形成等同結構，並且特別意圖是本發明包括這樣的替代。類似地，將理解本結構通常集成到較大的電路中，並且可以使用例如包括具有大約20nm的掩模對準精度的0.25μm技術的標準方法來製造，也可使用其他方法。已詳細描述了本發明，包括各種替代和等同方案。因此將理解本發明不應限於文中具體描述的實施方式，而僅由所附權利要求限定。權利要求1.在具有柵極、源極和漏極的金屬氧化物半導體場效應電晶體(MOSFET)結構中，其中在所述源極和所述漏極之間流動的電流由施加到所述柵極的電壓控制，改進包括場效應整流器，其連接在所述源極和所述漏極之間，並用於在MOSFET的切換期間通過其分流電流。2.根據權利要求1的MOSFET結構，其中MOSFET是DMOS結構。3.根據權利要求1的MOSFET結構，其中MOSFET是UMOS結構。4.根據權利要求1的MOSFET結構，使用自對準工藝形成。5.根據權利要求1的MOSFET結構，使用不大於0.25μm的工藝形成。6.根據權利要求1的MOSFET結構，使用N-外延工藝形成。7.根據權利要求1的MOSFET結構，使用多層外延工藝形成。8.根據權利要求1的MOSFET結構，使用超溝槽工藝形成。9.一種集成半導體結構，包括M0SFET，其具有柵極、源極和漏極；以及場效應整流器，其形成在與所述MOSFET相同的襯底中，並且連接在所述MOSFET的源極與漏極之間，用於在所述MOSFET的切換期間傳導電流。全文摘要一種修改的MOSFET結構，包括集成的場效應整流器，連接在MOSFET的源極與漏極之間，用於在MOSFET的切換期間分流電流。集成的FER提供MOSFET的更快切換，因為在切換期間沒有注入的載流子，而同時還相對於分立的解決方案降低了EMI的程度。MOSFET和FER的集成結構可以使用N-外延、多層外延和超溝槽技術包括0.25μm技術來製造。可以使用自對準工藝。文檔編號H01L21/335GK102037548SQ200980115255公開日2011年4月27日申請日期2009年4月28日優先權日2008年4月28日發明者A·安考迪諾維,R·科德爾,V·羅多維申請人:意法半導體有限公司