一種主從mii管理接口串行通信方法
2023-05-18 16:17:36 1
專利名稱：一種主從mii管理接口串行通信方法
技術領域：
本發明涉及計算機技術及通信技術領域，特別涉及一種主從MII管理接口串行通"[目方法。
背景技術：
MII 接口(Media Independent Interface,介質無關接口)是 IEEE-802.3 定義的乙太網串行通信標準接口，MII接口提供了 MAC層(介質訪問控制層)與PHY層(物理層)之間的互聯技術。MII接口中的管理接口(簡稱做MII管理接口，也稱作Serial ManagementInterface,串行管理接口)用於MAC層與PHY層之間傳送控制信息和狀態信息，通過MII管理接口進行MDIO數據串行通信，MAC層晶片可以訪問PHY層晶片的寄存器，並通過這些寄存器來對PHY層晶片進行控制和管理。在MDIO數據串行通信協議中，MDIO數據幀結構如圖1所示，包括開始標識欄位(ST)、幀操作欄位(OP)、PHY層地址欄位(PHYAD)、寄存器地址欄位(REGAD)、狀態轉換欄位(TA)和數據欄位(DATA)。其中:
起始標識欄位(ST)包含2個比特，即比特「01」，表示MDIO數據幀的起始位置。幀操作欄位(OP)包含2個比特，比特「10」表示此幀為一個讀操作幀，比特「01」表示此幀為一個寫操作幀。PHY層地址欄位(PHYAD)包含5個比特，用於指示物理層晶片的地址。寄存器地址欄位(REGAD)包含5個比特，用於指示物理層晶片中的寄存器地址。狀態轉換欄位(TA)包含2個比特，若此幀為讀操作幀，則第一比特高阻態，第二比特由PHY層晶片置「0」;若此幀為寫操作幀，則由MAC層晶片控制連續輸出「10」兩個比特。數據欄位(DATA)包含16個比特，若此幀為讀操作幀，則用於承載PHY層晶片傳送到MAC層晶片的狀態信息數據；若此幀為寫操作幀，則用於承載MAC層晶片傳送到PHY層晶片的控制信息數據。在MDIO信號線傳輸每個MDIO數據幀之前以32個連續的「I」比特作為幀間隔標識(或稱作幀前綴欄位 ，PRE);在MDIO信號線空閒時(空閒狀態以IDLE表示)，由於無源驅動，處高阻狀態，但通常用上拉電阻使其處在高電平。MAC層晶片與PHY層晶片進行MDIO數據串行通信時，MAC層晶片的MII管理接口與PHY層晶片的MII管理接口都需要連接兩根信號線，即MDC (Management Data Clock,管理數據時鐘)信號線和MDIO (Management Data Input/Output,管理數據輸入/輸出)信號線；MDC信號線用於傳輸MDC時鐘，但MDIO數據串行通信協議中的MDC時鐘頻率通常與MAC層晶片、PHY層晶片所在系統的系統時鐘頻率不同，通常MDC時鐘頻率為2.5MHz ；MD10信號線用於傳輸MDIO數據，即MAC層晶片的控制信息數據和PHY層晶片的狀態信息數據；MDIO數據與MDC時鐘同步傳送至MII管理接口，MII管理接口在MDC時鐘的上升沿觸發傳輸MDIO數據的數據比特。MAC層晶片的MDIO處理模塊和PHY層晶片的MDIO處理模塊則根據處理程序控制，按照MDIO數據串行通信協議的MDC時鐘頻率將MII管理接口接收到的MDIO數據寫入或者向MII管理接口 MII管理接口讀出MDIO數據。在MAC層晶片與PHY層晶片進行MDIO數據串行通信過程中，讀操作幀與寫操作幀的MDIO數據幀時序關係有所不同；在進行幀間隔傳輸以及MDIO寫操作幀傳輸期間，MAC層晶片的MDIO處理模塊始終為讀操作狀態，PHY層晶片的MDIO處理模塊始終為寫操作狀態；在MDIO讀操作幀的起始標識欄位到寄存器地址欄位的傳輸期間，MAC層晶片的MDIO處理模塊為讀操作狀態，PHY層晶片的MDIO處理模塊為寫操作狀態，而在MDIO讀操作幀的狀態轉換欄位傳輸期間，MAC層晶片的MDIO處理模塊從讀操作狀態切換為寫操作狀態，PHY層晶片的MDIO處理模塊從寫操作狀態切換為讀操作狀態，此後MDIO讀操作幀中16個MDC時鐘周期的數據欄位傳輸期間，MAC層晶片的MDIO處理模塊保持寫操作狀態，PHY層晶片的MDIO處理模塊保持讀操作狀態。在MDC時鐘的同步控制下，MAC層晶片與PHY層晶片進行MDIO數據串行通信的MDIO讀操作幀時序關係以及MDIO寫操作幀時序關係分別如圖2、圖3所示。MDIO串行通信協議允許一個MAC層晶片通過MII管理接口的MDIO串行通信同時驅動控制多個PHY層晶片(最多支持32個)，構成一驅多的主從控制系統。在這種一驅多的主從控制系統中，通常將處於主導控制地位的MAC層晶片通常稱為主控器件，被控制的PHY層晶片通常稱為從屬器件，其系統結構框圖如圖4所示。可以看到，由於MAC層晶片和PHY層晶片的MII管理接口需要在MDC時鐘頻率下工作，而MAC層晶片和PHY層晶片的其它模塊在系統時鐘頻率工作，因此主控器件和各個從屬器件除了需要連接系統時鐘驅動晶片獲得系統時鐘(Systm Clock，簡稱SYSC)之外，還需要在MII管理接口連接MDC時鐘驅動晶片獲得MDC時鐘(簡稱MDC)，或者由主控器件連接MDC時鐘驅動晶片獲得MDC時鐘後再通過MII管理接口之間的MDC信號線將MDC時鐘傳送至各個從屬器件；且由於從屬器件數量較多，因此連線也較為繁多，容易導致系統PCB走線困難、PCB層數增加等情況，增加系統PCB走線設計難度；而且由於主控器件與從屬器件的MII管理接口之間存在MDIO數據與MDC時鐘時序同步的要求，在PCB走線時，如果MDIO信號線與MDC信號線的走線等長處理不當，可能會因為走線傳輸延遲差異而導致MDIO數據與MDC時鐘時序錯誤，從而從另一個層面進一步增加了系統PCB走線設計的難度；並且系統中多個時鐘的使用，無疑也增加了系統中的時鐘驅動晶片使用量或者時鐘驅動晶片的管腳使用量，相應的增加了硬體成本。
發明內容
針對現有技術的上述不足，本發明的目的在於提供一種主從MII管理接口串行通信方法，使得在不藉助MDC時鐘驅動晶片、無需MDC信號線的情況下，主控器件的MII管理接口與多個從屬器件MII管理接口之間即可進行MDIO數據串行通信，以降低一驅多主從控制系統的PCB設計難度，減少一驅多主從控制系統的硬體成本。為實現上述目的，本發明採用的技術方案如下:
一種主從MII管理接口串行通信方法，用於主控器件的MII管理接口與多個從屬器件MII管理接口之間的MDIO數據串行通信；主控器件的MDIO處理模塊以及各個從屬器件的MDIO處理模塊均按照MDIO串行通信協議進行MDIO數據處理，主控器件的MII管理接口以及各個從屬器件的MII管 理接口僅連接MDIO串行總線；主控器件的MDIO處理模塊和MII管理接口之間還設有主控計數鎖存處理模塊，每個從屬器件的MDIO處理模塊和MII管理接口之間還設有從屬計數鎖存處理模塊，且主控器件和各個從屬器件所在系統的系統時鐘頻率設置為MDIO串行通信協議中MDC時鐘頻率的N倍，N為正整數，主控器件的主控計數鎖存處理模塊以及各個從屬器件的從屬計數鎖存處理模塊均以系統時鐘頻率進行累加計數和數據採樣操作；其中:
主控器件中，在主控器件的MDIO處理模塊進行讀操作期間，主控計數鎖存處理模塊將MDIO處理模塊需要讀出的MDC時鐘頻率的MDIO數據以系統時鐘頻率進行N倍採樣轉換為MDIO系統時鐘採樣數據，通過主控器件的MII管理接口以系統時鐘頻率將MDIO系統時鐘採樣數據發送至MDIO總線，且每當MDIO系統時鐘採樣數據中出現連續32N個高電平數據比特以後的第一個低電平數據比特時或者每當累加計數到N時，主控計數鎖存處理模塊將計數復位為零並重新開始進行累加計數；在主控器件的MDIO處理模塊進行寫操作期間，主控計數鎖存處理模塊以系統時鐘頻率獲取主控器件的MII管理接口從MDIO總線接收到的MDIO系統時鐘採樣數據，且每當累加計數到N時，主控計數鎖存處理模塊將計數復位為零並重新開始進行累加計數，每當累加計數到第一預設取數值nl時，主控計數鎖存處理模塊將MDIO系統時鐘採樣數據中當前時刻的一個比特數據鎖存並傳送給主控器件的MDIO處理模塊，從而從MDIO系統時鐘採樣數據中恢復出MDC時鐘頻率的MDIO數據傳送給主控器件的MDIO處理模塊進行MDIO數據處理；其中，0〈nl〈N ；
從屬器件中，在從屬器件的MDIO處理模塊進行寫操作期間，從屬計數鎖存處理模塊以系統時鐘頻率獲取從屬器件的MII管理接口從MDIO總線接收到的MDIO系統時鐘採樣數據，且每當MDIO系統時鐘採樣數據中出現連續32N個高電平數據比特以後的第一個低電平數據比特時或者每當累加計數到N時，從屬計數鎖存處理模塊將計數復位為零並重新開始進行累加計數，每當累加計數到第二預設取數值n2時，從屬計數鎖存處理模塊將MDIO系統時鐘採樣數據中當前時刻的一個比特數據鎖存並傳送給從屬器件的MDIO處理模塊，從而從MDIO系統時鐘採樣數據中恢復出MDC時鐘頻率的MDIO數據傳送給從屬器件的MDIO處理模塊進行MDIO數據處理；其中，0〈n2〈N ;在從屬器件的MDIO處理模塊進行讀操作期間，從屬計數鎖存處理模塊將MDIO處理模塊需要讀出的MDC時鐘頻率的MDIO數據以系統時鐘頻率進行N倍採樣轉換為MDIO系統時鐘採樣數據，通過從屬器件的MII管理接口以系統時鐘頻率將MDIO系統時鐘採樣數據發送至MDIO總線，且每當累加計數到N時，從屬計數鎖存處理模塊將計數復位為零並重新開始進行累加計數。進一步，所述主控器件進行MDIO數據串行通信的過程中，主控器件的MDIO處理模塊在讀出MDIO讀操作幀中寄存器地址欄位的全部數據之後主控計數鎖存處理模塊第I次計數復位為零時，主控器件的MDIO處理模塊從讀操作切換為寫操作；主控器件的MDIO處理模塊在接收到MDIO讀操作幀中數據欄位的全部數據之後主控計數鎖存處理模塊第I次計數復位為零時，主控器件的MDIO處理模塊從寫操作切換為讀操作。進一步，所述從屬器件進行MDIO數據串行通信的過程中，若從屬器件的MDIO處理模塊接收到MDIO讀操作幀，且該MDIO讀操作幀中PHY層地址欄位指示的物理層晶片地址與從屬器件的晶片地址相同，則從屬器件的MDIO處理模塊在接收到該MDIO讀操作幀中寄存器地址欄位的全部數據之後從屬計數鎖存處理模塊第I次計數復位為零時，從屬器件的MDIO處理模塊從寫操作切換為讀操作；從屬器件的MDIO處理模塊在讀出MDIO讀操作幀中數據欄位的全部數據之後從屬計 數鎖存處理模塊第I次計數復位為零時，從屬器件的MDIO處理模塊從讀操作切換為寫操作。
進一步，所述N的優選取值範圍為1(T100。進一步，所述第一預設取數值nl的優選取值範圍為N/3 ≤nl ≤2N/3 ;所述第二預設取數值n2的優選取值範圍為N/3 ≤ n2 ≤ 2N/3。進一步，所述主控器件和從屬器件可分別採用FPGA晶片編程實現。相比於現有技術，本發明具有下述優點:
1、採用本發明主從MII管理接口串行通信方法，一驅多主從控制系統可以在不藉助MDC時鐘驅動晶片、無需MDC信號線的情況下，順利的完成主控器件的MII管理接口與多個從屬器件MII管理接口之間的MDIO數據串行通信，從而減少了主控器件的MII管理接口與多個從屬器件MII管理接口之間的數據連線，有助於降低系統PCB走線難度，減少PCB層數，有助於降低系統PCB走線設計難度。2、採用本發明主從MII管理接口串行通信方法，由於無需MDC信號線，因此無需考慮因MDIO信號線與MDC信號線的走線等長處理不當導致MDIO數據與MDC時鐘時序錯誤的問題，由主控器件的主控計數鎖存處理模塊以及從屬器件的從屬計數鎖存處理模塊的控制，即可保證MDIO數據串行·通信以及MDIO數據處理的時序正確性，從而進一步從整體上降低了系統PCB走線設計的難度。3、本發明主從MII管理接口串行通信方法中，在不藉助MDC時鐘驅動晶片的條件下實現了主控器件的MII管理接口與多個從屬器件MII管理接口之間的MDIO數據串行通信，減少了系統中的時鐘驅動晶片使用量或者時鐘驅動晶片的管腳使用量，降低了系統硬體成本。
圖1為MDIO數據幀結構示意圖。圖2為MDIO串行通信協議中，MAC層晶片與PHY層晶片進行MDIO數據串行通信的MDIO讀操作幀時序關係圖。圖3為MDIO串行通信協議中，MAC層晶片與PHY層晶片進行MDIO數據串行通信的MDIO寫操作幀時序關係圖。圖4為現有技術中一驅多主從控制系統連接示意圖。圖5為採用本發明主從MII管理接口串行通信方法的一驅多主從控制系統連接示意圖。
具體實施例方式下面結合附圖和實施例對本發明的技術方案進一步說明。在現有技術的一驅多主從控制系統中，一方面，由於MAC層晶片(即主控器件)和PHY層晶片(即從屬器件)的MII管理接口需要在MDC時鐘的控制下進行數據輸出操作，主控器件和從屬器件都需要連接系統時鐘信號線、MDIO信號線和MDC信號線等，而且從屬器件數量較多，因此連線也較為繁多，容易導致系統PCB走線困難、PCB層數增加等情況，增加系統PCB走線設計難度；另一方面，由於主控器件與從屬器件的MII管理接口之間存在MDIO數據與MDC時鐘時序同步的要求，在PCB走線時，如果MDIO信號線與MDC信號線的走線等長處理不當，可能會因為走線傳輸延遲差異而導致MDIO數據與MDC時鐘時序錯誤，從而又進一步增加了系統PCB走線設計的難度。針對這些問題，本發明提出了一種主從MII管理接口串行通信方法，用於主控器件的MII管理接口與多個從屬器件MII管理接口之間的MDIO數據串行通信，使得在不藉助MDC時鐘驅動晶片、無需MDC信號線的情況下，主控器件的MII管理接口與多個從屬器件MII管理接口之間即可進行MDIO數據串行通信，以降低一驅多主從控制系統的PCB設計難度，減少一驅多主從控制系統的硬體成本。本發明的主從MII管理接口串行通信方法中，主控器件的MDIO處理模塊以及各個從屬器件的MDIO處理模塊均按照MDIO串行通信協議進行MDIO數據處理，主控器件的MII管理接口以及各個從屬器件的MII管理接口僅連接MDIO串行總線；主控器件的MDIO處理模塊和MII管理接口之間還設有主控計數鎖存處理模塊，每個從屬器件的MDIO處理模塊和MII管理接口之間還設有從屬計數鎖存處理模塊，且主控器件和各個從屬器件所在系統的系統時鐘頻率設置為MDIO串行通信協議中MDC時鐘頻率的N倍，N為正整數，主控器件的主控計數鎖存處理模塊以及各個從屬器件的從屬計數鎖存處理模塊均以系統時鐘頻率進行累加計數和數據採樣操作。其中:主控器件中，在主控器件的MDIO處理模塊進行讀操作期間，主控計數鎖存處理模塊將MDIO處理模塊需要讀出的MDC時鐘頻率的MDIO數據以系統時鐘頻率進行N倍採樣轉換為MDIO系統時鐘採樣數據，通過主控器件的MII管理接口以系統時鐘頻率將MDIO系統時鐘採樣數據發送至MDIO總線，且每當MDIO系統時鐘採樣數據中出現連續32N個高電平數據比特以後的第一個低電平數據比特時或者每當累加計數到N時，主控計數鎖存處理模塊將計數復位為零並重新開始進行累加計數；在主控器件的MDIO處理模塊進行寫操作期間，主控計數鎖存處理模塊以系統時鐘頻率獲取主控器件的MII管理接口從MDIO總線接收到的MDIO系統時鐘採樣數據，且每當累加計數到N時，主控計數鎖存處理模塊將計數復位為零並重新開始進行累加計數，每當累加計數到第一預設取數值nl時，主控計數鎖存處理模塊將MDIO系統時鐘採樣數據中當前時刻的一個比特數據鎖存並傳送給主控器件的MDIO處理模塊，從而從MDIO系統時鐘採樣數據中恢復出MDC時鐘頻率的MDIO數據傳送給主控器件的MDIO處理模塊進行MDIO數據處理；其中，0〈nl〈N。從屬器件中，在從屬器件的MDIO處理模塊進行寫操作期間，從屬計數鎖存處理模塊以系統時鐘頻率獲取從屬器件的MII管理接口從MDIO總線接收到的MDIO系統時鐘採樣數據，且每當MDIO系統時鐘採樣數據中出現連續32N個高電平數據比特以後的第一個低電平數據比特時或者每當累加計數到N時，從屬計數鎖存處理模塊將計數復位為零並重新開始進行累加計數，每當累加計數到第二預設取數值n2時，從屬計數鎖存處理模塊將MDIO系統時鐘採樣數據中當前時刻的一個比特數據鎖存並傳送給從屬器件的MDIO處理模塊，從而從MDIO系統時鐘採樣數據中恢復出MDC時鐘頻率的MDIO數據傳送給從屬器件的MDIO處理模塊進行MDIO數據處理；其中，0〈n2〈N ;在從屬器件的MDIO處理模塊進行讀操作期間，從屬計數鎖存處理模塊將MDIO處理模塊需要讀出的MDC時鐘頻率的MDIO數據以系統時鐘頻率進行N倍採樣轉換為MDIO系統時鐘採樣數據，通過從屬器件的MII管理接口以系統時鐘頻率將MDIO系統時鐘採樣數據發送至MDIO總線，且每當累加計數到N時，從屬計數鎖存處理模塊將計數復位為零並重新開始進行累加計數。在本發明的主從MII管理接口串行通信方法中，主控器件的MDIO處理模塊以及各個從屬器件的MDI O處理模塊可以保持與現有技術一樣，按照MDIO串行通信協議進行MDIO數據處理，即依然以MDIO串行通信協議中的MDC時鐘頻率進行MDIO數據讀出和寫入操作但與現有技術不同的是，系統中設置了系統時鐘頻率為MDIO串行通信協議中MDC時鐘頻率的N倍，N為正整數，也就是說N個系統時鐘周期就相當於一個MDC時鐘周期，同時主控器件中的主控計數鎖存處理模塊以及每個從屬器件中的從屬計數鎖存處理模塊均以系統時鐘頻率進行累加計數和數據採樣操作，且無論在進行寫操作期間還是在進行讀操作期間，主控計數鎖存處理模塊和從屬計數鎖存處理模塊都會在累加計數到N時將計數復位為零並重新開始進行累加計數，因此只要能確保主控計數鎖存處理模塊和從屬計數鎖存處理模塊將計數復位為零並重新開始進行累加計數的時刻與MDC時鐘周期切換的時刻相一致，即可讓主控計數鎖存處理模塊和從屬計數鎖存處理模塊以系統時鐘頻率從零累加計數到N的N個系統時鐘周期與一個MDC時鐘周期相同步。為了確保這種同步，在本發明的主從MII管理接口串行通信方法中，由於MDIO數據中的幀間隔為MDC時鐘頻率的32個比特「 I」，並且MDIO數據幀中的起始標識欄位為比特「01」，因此MDC時鐘頻率的MDIO數據被N被採樣轉換為MDIO系統時鐘採樣數據後，MDIO系統時鐘採樣數據中出現連續32N個高電平數據比特以後的第一個低電平數據比特的時刻，即表示MDIO數據中的幀間隔的最後一個MDC時鐘周期到MDIO數據幀的第一個MDC時鐘周期相切換的時刻，而這個切換時刻在MDIO數據串行通信過程中始終發生在主控器件的MDIO處理模塊進行讀操作、從屬器件的MDIO處理模塊進行寫操作的期間，因此主控器件的MDIO處理模塊進行讀操作期間，主控計數鎖存處理模塊每當在MDIO系統時鐘採樣數據中出現連續32N個高電平數據比特以後的第一個低電平數據比特時會強制將計數復位為零並重新開始進行累加計數，使得主控計數鎖存處理模塊將計數復位為零的時刻與主控器件的MDIO處理模塊進行MDIO數據處理的MDC時鐘周期切換時刻進行同步，而從屬器件的MDIO處理模塊進行寫操作期間，從屬計數鎖存處理模塊每當在MDIO系統時鐘採樣數據中出現連續32N個高電平數據比特以後的第一個低電平數據比特時也會強制將計數復位為零並重新開始進行累加計數，使得從屬計數鎖存處理模塊將計數復位為零的時刻與從屬器件的MDIO處理模塊進行MDIO數據處理的MDC時鐘周期切換時刻進行同步；也就是說，在每個MDIO數據幀開始的時刻，主控計數鎖存處理模塊和從屬計數鎖存處理模塊從零到N的循環累加計數周期都會與MDC時鐘周期進行一次同步，從而確保了每個MDIO數據幀從幀頭值幀尾的數據處理期間(MD10數據幀從幀頭值幀尾共32個MDC時鐘周期)主控計數鎖存處理模塊和從屬計數鎖存處理模塊從零到N的循環累加計數周期與MDC時鐘周期 相同步。在這種同步得以保證的條件下，在主控器件的MII管理接口與多個從屬器件MII管理接口之間進行MDIO數據串行通信的過程中，由於進行幀間隔傳輸以及MDIO寫操作巾貞傳輸期間，主控器件的MDIO處理模塊始終為讀操作狀態,從屬器件的MDIO處理模塊始終為寫操作狀態，此期間，主控計數鎖存處理模塊將主控器件的MDIO處理模塊需要讀出的MDC時鐘頻率的MDIO數據以系統時鐘頻率進行N倍採樣轉換為MDIO系統時鐘採樣數據，通過主控器件的MII管理接口以系統時鐘頻率將MDIO系統時鐘採樣數據發送至MDIO總線，同時從屬計數鎖存處理模塊以系統時鐘頻率獲取從屬器件的MII管理接口從MDIO總線接收到的MDIO系統時鐘採樣數據，且每當累加計數到第二預設取數值n2時，0〈n2〈N，從屬計數鎖存處理模塊將MDIO系統時鐘採樣數據中當前時刻的一個比特數據鎖存並傳送給從屬器件的MDIO處理模塊，也就是說，從屬計數鎖存處理模塊在從0到N累加計數的N個系統時鐘周期中(即一個MDC時鐘周期中)會對MDIO系統時鐘採樣數據進行一次下採樣鎖存處理，並將鎖存的數據值傳送給從屬器件的MDIO處理模塊，這樣就從MDIO系統時鐘採樣數據中恢復出MDC時鐘頻率的MDIO數據傳送給從屬器件的MDIO處理模塊進行MDIO數據處理，並且由於從屬計數鎖存處理模塊從零到N的循環累加計數周期與從屬器件的MDIO處理模塊進行MDIO數據處理的MDC時鐘周期相同步，保證了從屬器件的MDIO處理模塊能夠對恢復出的MDC時鐘頻率的MDIO數據進行正確的MDIO數據處理。而在進行及MDIO讀操作幀傳輸過程中，在MDIO讀操作幀的起始標識欄位到寄存器地址欄位的傳輸期間，主控器件的MDIO處理模塊為讀操作狀態，從屬器件的MDIO處理模塊為寫操作狀態，此期間，主控器件的MII管理接口與多個從屬器件MII管理接口之間的MDIO數據串行通信處理邏輯與進行MDIO寫操作幀傳輸的串行通信處理邏輯相一致，不再贅述了 ；而在MDIO讀操作幀的狀態轉換欄位傳輸期間，主控器件的MDIO處理模塊從讀操作狀態切換為寫操作狀態，從屬器件的MDIO處理模塊從寫操作狀態切換為讀操作狀態；此後MDIO讀操作幀中16個MDC時鐘周期的數據欄位傳輸期間，主控器件的MDIO處理模塊保持寫操作狀態，從屬器件的MDIO處理模塊保持讀操作狀態，從屬計數鎖存處理模塊將從屬器件的MDIO處理模塊需要讀出的MDC時鐘頻率的MDIO數據以系統時鐘頻率進行N倍採樣轉換為MDIO系統時鐘採樣數據，通過從屬器件的MII管理接口以系統時鐘頻率將MDIO系統時鐘採樣數據發送至MDIO總線，同時主控計數鎖存處理模塊以系統時鐘頻率獲取主控器件的MII管理接口從MDIO總線接收到的MDIO系統時鐘採樣數據，且每當累加計數到第一預設取數值nl時，主控計數鎖存處理模塊將MDIO系統時鐘採樣數據中當前時刻的一個比特數據鎖存並傳送給主控器件的MDIO處理模塊，也就是說，主控計數鎖存處理模塊在從0到N累加計數的N個系統時鐘周期中(即一個MDC時鐘周期中)會 對MDIO系統時鐘採樣數據進行一次下採樣鎖存處理，並將鎖存的數據值傳送給主控器件的MDIO處理模塊，這樣就從MDIO系統時鐘採樣數據中恢復出MDC時鐘頻率的MDIO數據傳送給主控器件的MDIO處理模塊進行MDIO數據處理，並且由於主控計數鎖存處理模塊從零到N的循環累加計數周期與主控器件的MDIO處理模塊進行MDIO數據處理的MDC時鐘周期相同步，保證了主控器件的MDIO處理模塊能夠對恢復出的MDC時鐘頻率的MDIO數據進行正確的MDIO數據處理；MD10讀操作幀的數據欄位傳輸完成後，主控器件的MDIO處理模塊從寫操作狀態切換恢復為讀操作狀態，從屬器件的MDIO處理模塊從讀操作狀態切換恢復為寫操作狀態。而由於主控計數鎖存處理模塊和從屬計數鎖存處理模塊的數據採樣是以時鐘頻率進行的，同時主控器件的MII管理接口以及各個從屬器件的MII管理接口之間的MDIO系統時鐘採樣數據傳輸也是以系統時鐘頻率進行的，因此，在主控器件的MDIO處理模塊進行讀操作期間主控計數鎖存處理模塊到主控器件的MII管理接口之間的數據傳輸，以及在從屬器件的MDIO處理模塊進行讀操作期間從屬計數鎖存處理模塊到從屬器件的MII管理接口之間的數據傳輸，則都不需要進行下採樣鎖存處理，直接以系統時鐘頻率進行數據傳輸。採用本發明主從MII管理接口串行通信方法的一驅多主從控制系統連接示意圖如圖5所示，主控器件的MII管理接口以及各個從屬器件的MII管理接口僅連接MDIO串行總線(圖5中簡稱為MD10);當然，在系統中，主控器件和各個從屬器件還需要連接系統時鐘驅動晶片以獲得系統時鐘(圖5中簡稱為SYSC)。通過上述採用本發明主從MII管理接口串行通信方法的MDIO數據串行通信過程並結合圖5可以看到，一驅多主從控制系統可以在不藉助MDC時鐘驅動晶片、無需MDC信號線的情況下，順利的完成主控器件的MII管理接口與多個從屬器件MII管理接口之間的MDIO數據串行通信，從而減少了主控器件的MII管理接口與多個從屬器件MII管理接口之間的數據連線，有助於降低系統PCB走線難度，減少PCB層數，並且也無需考慮因MDIO信號線與MDC信號線的走線等長處理不當導致MDIO數據與MDC時鐘時序錯誤的問題，從而從整體上降低系統PCB走線設計難度，同時有助於減少系統中的時鐘驅動晶片使用量或者時鐘驅動晶片的管腳使用量，降低系統硬體成本。由於在本發明主從MII管理接口串行通信方法中，主控計數鎖存處理模塊和從屬計數鎖存處理模塊的數據採樣是以時鐘頻率進行的，並且主控計數鎖存處理模塊和從屬計數鎖存處理模塊是通過從零累加計數到N的N個系統時鐘周期與各自MDIO處理模塊的一個MDC時鐘周期相同步來保證下採樣鎖存處理的時序正確性；為了確保主控器件的MDIO處理模塊以及從屬器件的MDIO處理模塊進行讀/寫操作切換前後，依然能夠很好的保證主控計數鎖存處理模塊和從屬計數鎖存處理模塊進行下採樣鎖存處理的時序正確性，作為一種進一步優化方案，主控器件進行MDIO數據串行通信的過程中，主控器件的MDIO處理模塊在讀出MDIO讀操作幀中寄存器地址欄位的全部數據之後主控計數鎖存處理模塊第I次計數復位為零時(即相當於在MDIO讀操作幀中狀態轉換欄位的起始時刻)，主控器件的MDIO處理模塊從讀操作切換為寫操作；主控器件的MDIO處理模塊在接收到MDIO讀操作幀中數據欄位的全部數據之後主控計數鎖存處理模塊第I次計數復位為零時(即相當於在MDIO讀操作幀中數據欄位的終止時刻)，主控器件的MDIO處理模塊從寫操作切換為讀操作；由此，即可確保主控器件的MDIO處理模塊進行讀/寫操作切換前後，依然能夠很好的保證主控計數鎖存處理模塊進行下採樣 鎖存處理的時序正確性。相應地，從屬器件進行MDIO數據串行通信的過程中，若從屬器件的MDIO處理模塊接收到MDIO讀操作幀，且該MDIO讀操作幀中PHY層地址欄位指示的物理層晶片地址與從屬器件的晶片地址相同，則從屬器件的MDIO處理模塊在接收到該MDIO讀操作幀中寄存器地址欄位的全部數據之後從屬計數鎖存處理模塊第I次計數復位為零時(即相當於在與該從屬器件相關的MDIO讀操作幀中狀態轉換欄位的起始時刻；如果MDIO讀操作幀中PHY層地址欄位指示的物理層晶片地址與從屬器件的晶片地址不相同相同，即對於與該從屬器件不相關的MDIO讀操作幀，從屬器件的MDIO處理模塊會選擇忽略該MDIO讀操作幀PHY層地址欄位之後的數據，不會切換進入讀操作狀態)，從屬器件的MDIO處理模塊從寫操作切換為讀操作；從屬器件的MDIO處理模塊在讀出MDIO讀操作幀中數據欄位的全部數據之後從屬計數鎖存處理模塊第I次計數復位為零時(即相當於在MDIO讀操作幀中數據欄位的終止時刻)，從屬器件的MDIO處理模塊從讀操作切換為寫操作；由此，即可確保從屬器件的MDIO處理模塊進行讀/寫操作切換前後，依然能夠很好的保證從屬計數鎖存處理模塊進行下採樣鎖存處理的時序正確性。在採用本發明的主從MII管理接口串行通信方法設計或生產一驅多主從控制系統的應用過程中，設置系統時鐘頻率為MDIO串行通信協議中MDC時鐘頻率的N倍，由於MDIO串行通信協議中MDC時鐘頻率通常為2.5MHz,因此從實施可行性角度考慮，N的優選取值範圍為1(T100，即相當於優選設置系統時鐘頻率為25 MHz 250MHz，系統時鐘頻率若設置過低，不利於保證N倍過採樣後再進行下採樣鎖存處理的數據準確性，而系統時鐘頻率若設置過高，則會使得主控計數鎖存處理模塊和各個從屬計數鎖存處理模塊的邏輯處理負荷過重，影響系統MDIO數據串行通信處理的效率；在本發明方案中，作為最優選擇，可設置系統時鐘頻率為150 MHz0進一步，考慮到實際設計或生產應用中，由於所採用的系統時鐘晶片的實際時鐘頻率與預設的系統時鐘頻率存在不可避免的個體誤差，這種個體誤差會導致主控計數鎖存處理模塊以及從屬計數鎖存處理模塊從零到N的循環累加計數周期與MDC時鐘周期之間的同步存在少許的頻偏，這也是本發明主從MII管理接口串行通信方法中，在每個MDIO數據幀開始的時刻，主控計數鎖存處理模塊和從屬計數鎖存處理模塊從零到N的循環累加計數周期都會與MDC時鐘周期進行一次同步的原因，而為了進一步避免這種少許的頻偏影響主控計數鎖存處理模塊和從屬計數鎖存處理模塊進行下採樣鎖存處理的時序正確性，設置第一預設取數值nl的優選取值範圍為N/3 ^nl ^ 2N/3，設置第二預設取數值n2的優選取值範圍為N/3 ^ n2 ^ 2N/3，使得主控計數鎖存處理模塊和從屬計數鎖存處理模塊在進行下採樣鎖存處理的過程中存在先後N/3的頻偏容差範圍，保證下採樣鎖存處理的時序正確性；當然，第一預設取數值nl和第二預設取數值n2的取值可以互不相同，並且作為最優選擇，可以取第一預設取數值nl=N/2，取第二預設取數值n2=N/2。本發明主從MII管理接口串行通信方法中所述的主控器件、從屬器件中各個模塊的功能，都可以藉助具備邏輯運算處 理能力的處理晶片通過編程得以實現，本領域技術人員可以根據自身具備的編程技術知識以及自己熟練掌握、習慣使用的程式語言，選擇相適宜的處理晶片編程實現主控器件和從屬器件，完成本發明的主從MII管理接口串行通信方法。對於本發明主從MII管理接口串行通信方法而言，主控器件和從屬器件可分別優選採用FPGA晶片編程實現，FPGA晶片應用普遍，硬體成本低廉，而且目前市面上的FPGA晶片已經能夠很好的滿足本發明主從MII管理接口串行通信方法對主控器件、從屬器件的性能要求。最後說明的是，以上實施例僅用以說明本發明的技術方案而非限制，儘管參照較佳實施例對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或者等同替換，而不脫離本發明技術方案的宗旨和範圍，其均應涵蓋在本發明的權利要求範圍當中。
權利要求
1.一種主從MII管理接口串行通信方法，用於主控器件的MII管理接口與多個從屬器件MII管理接口之間的MDIO數據串行通信；其特徵在於，主控器件的MDIO處理模塊以及各個從屬器件的MDIO處理模塊均按照MDIO串行通信協議進行MDIO數據處理，主控器件的MII管理接口以及各個從屬器件的MII管理接口僅連接MDIO串行總線；主控器件的MDIO處理模塊和MII管理接口之間還設有主控計數鎖存處理模塊，每個從屬器件的MDIO處理模塊和MII管理接口之間還設有從屬計數鎖存處理模塊，且主控器件和各個從屬器件所在系統的系統時鐘頻率設置為MDIO串行通信協議中MDC時鐘頻率的N倍，N為正整數，主控器件的主控計數鎖存處理模塊以及各個從屬器件的從屬計數鎖存處理模塊均以系統時鐘頻率進行累加計數和數據採樣操作；其中: 主控器件中，在主控器件的MDIO處理模塊進行讀操作期間，主控計數鎖存處理模塊將MDIO處理模塊需要讀出的MDC時鐘頻率的MDIO數據以系統時鐘頻率進行N倍採樣轉換為MDIO系統時鐘採樣數據，通過主控器件的MII管理接口以系統時鐘頻率將MDIO系統時鐘採樣數據發送至MDIO總線，且每當MDIO系統時鐘採樣數據中出現連續32N個高電平數據比特以後的第一個低電平數據比特時或者每當累加計數到N時，主控計數鎖存處理模塊將計數復位為零並重新開始進行累加計數；在主控器件的MDIO處理模塊進行寫操作期間，主控計數鎖存處理模塊以系統時鐘頻率獲取主控器件的MII管理接口從MDIO總線接收到的MDIO系統時鐘採樣數據，且每當累加計數到N時，主控計數鎖存處理模塊將計數復位為零並重新開始進行累加計數，每當累加計數到第一預設取數值nl時，主控計數鎖存處理模塊將MDIO系統時鐘採樣數據中當前時刻的一個比特數據鎖存並傳送給主控器件的MDIO處理模塊，從而從MDIO系統時鐘採樣數據中恢復出MDC時鐘頻率的MDIO數據傳送給主控器件的MDIO處理模塊進行MDIO數據處理；其中，0〈nl〈N ； 從屬器件中，在從屬器件的MDIO處理模塊進行寫操作期間，從屬計數鎖存處理模塊以系統時鐘頻率獲取從屬器件的MII管理接口從MDIO總線接收到的MDIO系統時鐘採樣數據，且每當MDIO系統時鐘採樣數據中出現連續32N個高電平數據比特以後的第一個低電平數據比特時或者每當累加 計數到N時，從屬計數鎖存處理模塊將計數復位為零並重新開始進行累加計數，每當累加計數到第二預設取數值n2時，從屬計數鎖存處理模塊將MDIO系統時鐘採樣數據中當前時刻的一個比特數據鎖存並傳送給從屬器件的MDIO處理模塊，從而從MDIO系統時鐘採樣數據中恢復出MDC時鐘頻率的MDIO數據傳送給從屬器件的MDIO處理模塊進行MDIO數據處理；其中，0〈n2〈N ;在從屬器件的MDIO處理模塊進行讀操作期間，從屬計數鎖存處理模塊將MDIO處理模塊需要讀出的MDC時鐘頻率的MDIO數據以系統時鐘頻率進行N倍採樣轉換為MDIO系統時鐘採樣數據，通過從屬器件的MII管理接口以系統時鐘頻率將MDIO系統時鐘採樣數據發送至MDIO總線，且每當累加計數到N時，從屬計數鎖存處理模塊將計數復位為零並重新開始進行累加計數。
2.根據權利要求1所述的主從MII管理接口串行通信方法，其特徵在於，所述主控器件進行MDIO數據串行通信的過程中，主控器件的MDIO處理模塊在讀出MDIO讀操作幀中寄存器地址欄位的全部數據之後主控計數鎖存處理模塊第I次計數復位為零時，主控器件的MDIO處理模塊從讀操作切換為寫操作；主控器件的MDIO處理模塊在接收到MDIO讀操作幀中數據欄位的全部數據之後主控計數鎖存處理模塊第I次計數復位為零時，主控器件的MDIO處理模塊從寫操作切換為讀操作。
3.根據權利要求1所述的主從MII管理接口串行通信方法，其特徵在於，所述從屬器件進行MDIO數據串行通信的過程中，若從屬器件的MDIO處理模塊接收到MDIO讀操作幀，且該MDIO讀操作幀中PHY層地址欄位指示的物理層晶片地址與從屬器件的晶片地址相同，則從屬器件的MDIO處理模塊在接收到該MDIO讀操作幀中寄存器地址欄位的全部數據之後從屬計數鎖存處理模塊第I次計數復位為零時，從屬器件的MDIO處理模塊從寫操作切換為讀操作；從屬器件的MDIO處理模塊在讀出MDIO讀操作幀中數據欄位的全部數據之後從屬計數鎖存處理模塊第I次計數復位為零時，從屬器件的MDIO處理模塊從讀操作切換為寫操作。
4.根據權利要求1所述的主從MII管理接口串行通信方法，其特徵在於，所述N的優選取值範圍為10 100。
5.根據權利要求1所述的主從MII管理接口串行通信方法，其特徵在於，所述第一預設取數值nl的優選取值範圍為N/3 ≤nl ≤ 2N/3 ;所述第二預設取數值n2的優選取值範圍為 N/3 ≤ n2 ≤ 2N/3。
6.根據權利要求1所述的主從MII管理接口串行通信方法，其特徵在於，所述主控器件和從屬器件可分別採用FPGA 晶片編程實現。
全文摘要
本發明提出了一種主從MII管理接口串行通信方法，採用本發明方法實現一驅多主從控制系統，可以在不藉助MDC時鐘驅動晶片、無需MDC信號線的情況下，順利的完成主控器件的MII管理接口與多個從屬器件MII管理接口之間的MDIO數據串行通信，從而減少了主控器件的MII管理接口與多個從屬器件MII管理接口之間的數據連線，有助於降低系統PCB走線難度，減少PCB層數，並且也無需考慮因MDIO信號線與MDC信號線的走線等長處理不當導致MDIO數據與MDC時鐘時序錯誤的問題，從而從整體上降低系統PCB走線設計難度，同時有助於減少系統中的時鐘驅動晶片使用量或者時鐘驅動晶片的管腳使用量，降低系統硬體成本。
文檔編號G06F13/42GK103235767SQ20131012480
公開日2013年8月7日 申請日期2013年4月11日 優先權日2013年4月11日
發明者李暉 申請人:和記奧普泰通信技術有限公司