兩端存儲信息的雙位快閃記憶體單元及其讀取方法
2023-05-09 13:07:31
專利名稱：兩端存儲信息的雙位快閃記憶體單元及其讀取方法
技術領域：
本發明屬於非揮發性半導體存儲器技術領域，具體涉及一種兩端存儲信息的快閃記憶體單元的讀取方法。
背景技術：
半導體存儲器是半導體產業的重要組成部分，隨著各種行動裝置中對數據的存儲要求的日益增大，對能在斷電情況下仍然保存數據的非揮發性半導體存儲器的需求也越來越大。快閃記憶體(Flash Memory)具有存儲密度高，編程和擦除操作方便，可靠性高等特點，是發展最快的非揮發性半導體存儲器。從二十世紀八十年代第一個快閃記憶體產品問世以來，隨著技術的發展，它被廣泛用於手機，筆記本，掌上電腦和U盤等移動和通訊設備中。如今快閃記憶體已經佔據了非揮發性半導體存儲器的大部分市場份額。研製低功耗、大容量、數據訪問速度高的快閃記憶體是快閃記憶體技術發展的目標。
最常見的快閃記憶體是多晶矽浮柵快閃記憶體。它的結構單元如圖一所示，它包含2層多晶矽柵，上面一層多晶矽1引出接字線，是控制柵，用來控制單元的選通以及單元的編程讀出等操作，下面的多晶矽柵7不引出，完全與外界隔絕，因此叫做浮柵。快閃記憶體單元是利用浮柵上的存儲電荷改變控制柵對應的閾值電壓，從而決定單元的存儲內容。如果浮柵上沒有存儲電子電荷，控制柵對應一個較低的閾值電壓VT；當浮柵上存儲了電子電荷QFG(QFG＜0)，則控制柵閾值電壓增大了ΔVT，ΔVT＝-QFG/CFC(1)其中CFC是浮柵相對控制柵的等效電容。這樣在讀取的時候，控制柵上加上一定的讀取電壓，浮柵中有電子的單元因為閾值電壓高而不導通，就是存了信息「0」；當浮柵中沒有存儲電子的時候，閾值電壓低，單元導通，就是存了信息「1」，如圖二所示。
隨著傳統的CMOS超大規模集成電路技術的高速發展，快閃記憶體技術也朝著低功耗，低工作電壓和高存儲密度的方向發展。採用每個快閃記憶體存儲單元能夠存儲兩位或者兩位以上的技術極大的提高了快閃記憶體的存儲密度。最近提出的兩端存儲信息的雙位快閃記憶體技術包括NROM和鏡位(Mirror-bit)快閃記憶體能夠實現每單元存儲兩位數據，且具有尋址速度快，可靠性高的特點。它們的單元結構和多晶矽浮柵快閃記憶體結構類似，只是採用氮化矽層作為存儲電荷的浮柵。因為氮化矽利用陷阱存儲電荷，電荷是不連續分布的。存儲的電荷的不連續分布的另外一個重要的應用是可以使得信息(電子)分別存儲在每個單元的兩端，從而達到每單元存儲兩位數據的功能。如圖三所示，這兩種技術的存儲單元採用溝道熱電子注入編程方式，可以使得電子9存儲在源漏上方的氮化矽8中，具有區域化的特點，擦除採用源漏產生的熱空穴注入方式。這兩種技術通常的讀取方法為讀取的時候採用反向讀取，如圖四所示，即如果要讀取原來編程時漏端上方的那位數據10，則讀取的時候把原來編程時的漏端當源端接地，而原來的源端當漏端接位線電壓VD，控制上接一個讀取電壓VR，襯底接地。反過來，為了讀另外一位數據的狀態，則要再次把源漏端掉過來。但是這種讀取方法存在一個弊端是位線偏壓比一般快閃記憶體單元讀取時的位線的電壓偏置(約為1V)要高，為1.5V左右。需要高的位線電壓偏置是為了在讀取的時候，存儲單元的漏端和溝道的PN結處於一個較高的反向偏置下，從而使得靠近漏端一側溝道內的耗盡層13比低漏電壓偏置時的耗盡層12寬，這樣把漏端上方的存儲的電荷9的影響屏蔽掉，因此讀取的數據是由源端上方的氮化矽中存儲的電荷決定的。這種高位線電壓偏置的讀取方法帶來的影響是由於漏端導致勢壘降低效應更加明顯，導致未被選中的但是共位線的存儲單元的洩漏電流增大，使得每根位線上可以串聯的存儲單元的數目收到限制，而且對存儲單元尺寸縮小提出減小洩漏電流的更苛刻的要求。在嵌入式快閃記憶體的應用中，因為到90納米的技術代CMOS邏輯電路的工作電壓已經降為1.2V，因此高的位線偏壓要求在讀取的時候採用電荷泵的外圍電路來增加電壓，從而影響了讀取速度。
發明內容
本發明提供一種兩端存儲信息的雙位快閃記憶體單元及其讀取方法，通過電壓脈衝組合，從而實現了在反向讀取的同時，可以減小位線的電壓到1V並能有效地屏蔽另外一位信息的影響，大大地減小了未選中但是共位線的其他快閃記憶體單元的洩漏電流。
本發明的技術內容一種兩端存儲信息的雙位快閃記憶體單元，包括接負偏壓的襯底、源區、漏區、氮化矽浮柵以及多晶矽控制柵，氮化矽浮柵位於源區、漏區上方，電子存儲在氮化矽浮柵的兩端，根據存儲數據的狀態，源區或漏區接有位線，位線接正偏壓，控制柵接讀取電壓。
一種兩端存儲信息的雙位快閃記憶體單元的讀取方法，對雙位快閃記憶體單元採用反方向讀取方式，襯底接負偏壓，源區或漏區接有位線，位線接正偏壓，控制柵接讀取電壓，讀取的時候，採用負的襯底電壓和正的位線電壓組合，在快閃記憶體單元的溝道內形成足夠寬的耗盡層。
存儲單元的襯底接負偏壓範圍可為-0.5V到-1.5V之間。
位線接正偏壓，範圍可為0.8V到1V之間。
本發明的技術效果在讀取的時候，襯底接負電壓(約為-1V)，源端接地，漏端位線的電壓偏置約為1V，從而使得產生足夠寬的漏端溝道內耗盡層寬度所需的高漏壓分成正的漏電壓和負的溝道電壓兩部分組成，這樣降低位線電壓，減小位線上其他存儲單元的洩漏電流，同時保持有效屏蔽漏端所存信息的效果。
本發明可以使得兩端存儲信息的雙位快閃記憶體單元(NROM和鏡位快閃記憶體)未選中但是共位線的快閃記憶體單元的洩漏電流減小4個數量級，而且在相同的編程和擦除狀態下，閾值窗口比原來的閾值窗口增大10％。由於減小了同一位線上未被選擇的快閃記憶體單元的洩漏電流，且這種讀取方法和工藝無關，因此可以應用到每一個技術代的雙位快閃記憶體技術中，增加位線上可以串聯的單元數，在很大程度上解決了縮小存儲單元尺寸帶來的洩漏電流的問題，使得雙位快閃記憶體技術中可以持續按比例縮小，增加快閃記憶體的存儲密度，從而降低存儲成本。
下面結合附圖，對本發明做出詳細描述。
圖1為現有快閃記憶體存儲單元的結構示意圖；圖2為現有快閃記憶體單元的閾值漂移和浮柵中存儲電荷的關係示意圖；圖3為兩端存儲信息的雙位快閃記憶體單元(NROM和鏡位快閃記憶體)結構示意圖；圖4為兩端存儲信息的雙位快閃記憶體單元的讀取原理示意圖；其中，1-多晶矽控制柵；2-阻擋氧化層；3-隧穿氧化層；4-源；5-襯底；6-漏；7-多晶矽浮柵；8-氮化矽層；9-存儲的電子；10-要讀取的那位的信息；11-另外一位的信息；12-高漏電壓時的耗盡區範圍；13-低漏電壓時的耗盡區範圍。
圖5為本發明讀取方法的結構示意圖；01-控制柵所接的讀取電壓VR；02-襯底所接的負偏壓VSUB；03-漏端位線所接的電壓VD；04-漏端溝道內的耗盡區範圍；05-要讀取位於的源端上方的信息；06-位於漏端上方需要屏蔽的另外一位的信息；圖6為本發明讀取方法和現有讀取方法的洩漏電流(Ioff)的比較；圖7為本發明讀取方法和現有讀取方法的開關電流比(Ion/Iof)的比較；001-當襯底接地Vsub＝0V；002-當襯底接負偏壓Vsub＝-0.5V；003-當襯底接負偏壓Vsub＝-1.0V；004-當襯底接負偏壓Vsub＝-1.5V。
具體實施例方式
參考圖五，本發明兩端存儲信息的雙位快閃記憶體單元與現有兩端存儲信息的雙位快閃記憶體單元的區別在於存儲單元的控制柵所接的讀取電壓為VR(可根據不同的存儲要求而取不同的值)，襯底所接負偏壓VSUB，可為-0.5V到-1.5V之間，漏端位線所接的電壓VD，可為0.8V到1V之間。在讀取時，在漏端和溝道PN結上的方向偏置電壓就由漏端的位線電壓03和襯底的負偏電壓02共同貢獻，使得靠近漏端一側的溝道內耗盡區範圍04能夠有效地屏蔽另外一位的信息06，因此可以讀出所需讀取的那位信息05。同樣的，如果需要讀出06的信息，屏蔽05的影響，只需將原來接地的源端接位線，漏端接地，襯底和位線電壓都不變。
圖六和圖七是本發明和原有讀取方法的效果比較結果圖，001是原有讀取方法的情況，此時襯底接地Vsub＝0V；002，003和004是當襯底的負偏壓分別為Vsub＝-0.5V，-1.0V和-1.5V的情形。圖6表明，003情形所示的位線電壓VD為1.0V，襯底偏壓為Vsub＝-1.0V的本發明讀取方法所導致的單個共位線但未被選中的存儲單元洩漏電流Ioff比001情形所示的位線電壓VD為1.5V，襯底偏壓為Vsub＝0V原來的讀取方法所導致的洩漏電流小4個數量級。這表明本發明中因為讀取時候位線電壓的降低，可以有效地降小洩漏電流的影響。從圖7可以看出003情形所示的位線電壓VD為1.0V，襯底偏壓為Vsub＝-1.0V的本發明讀取方法對開態和關態存儲單元讀出的開關電流比Ion/Ioff比001情形所示的位線電壓VD為1.5V，襯底偏壓為Vsub＝0V原來的讀取方法所讀出的開關電流比大5個數量級。這說明本發明通過襯底和位線的電壓偏置組合的讀取方法能夠有效地屏蔽另外一位信息的影響，可以很好地區分兩端存儲信息的雙位存儲單元的邏輯狀態。
在雙位快閃記憶體技術中，由於讀取時候位線的高電位引起的漏壓導致勢壘降低(DIBL)效應使得共位線但未被選中的存儲單元的洩漏電流增加是限制雙位快閃記憶體單元縮小尺寸的主要障礙之一。本發明能夠使得雙位快閃記憶體技術在讀取的時候，把位線降低到1V左右，有效地降低了洩漏電流的影響，從而增強了雙位快閃記憶體的按比例縮小能力，保證了增加雙位快閃記憶體的存儲密度，降低存儲成本的可行性。
權利要求
1.一種兩端存儲信息的雙位快閃記憶體單元，包括接負偏壓的襯底、源區、漏區、氮化矽浮柵以及多晶矽控制柵，氮化矽浮柵位於源區、漏區上方，電子存儲在氮化矽浮柵的兩端，根據存儲數據的狀態，源區或漏區接有位線，位線接正偏壓，控制柵接讀取電壓。
2.一種兩端存儲信息的雙位快閃記憶體單元的讀取方法，其特徵在於對雙位快閃記憶體單元採用反方向讀取方式，襯底接負偏壓，源區或漏區接有位線，位線接正偏壓，控制柵接讀取電壓，讀取的時候，採用負的襯底電壓和正的位線電壓組合，在快閃記憶體單元的溝道內形成足夠寬的耗盡層。
3.如權利要求2所述的兩端存儲信息的雙位快閃記憶體單元的讀取方法，其特徵在於存儲單元的襯底接負偏壓範圍為-0.5V到-1.5V之間。
4.如權利要求2或3所述的兩端存儲信息的雙位快閃記憶體單元的讀取方法，其特徵在於位線接正偏壓，範圍為0.8V到1V之間。
全文摘要
本發明提供了一種兩端存儲信息的雙位快閃記憶體單元的讀取方法，屬於非揮發性半導體存儲器技術領域。與傳統的雙位快閃記憶體讀取方法相比，本發明通過襯底和位線的電壓組合，在存儲單元的溝道內形成足夠寬的耗盡層，實現了能夠有效讀取雙位快閃記憶體單元中任何一位信息的功能，而且因為讀取時候的位線從傳統的雙位快閃記憶體單元的讀取時候的1.5V降低到1V，大大地降低了共位線但未被選中的其他存儲單元的洩漏電流，選中的存儲單元的不同狀態下的開關比也有5個數量級以上的提高。在相同工藝條件下，可以保證雙位快閃記憶體單元的按比例縮小的能力，增加雙位快閃記憶體技術的存儲密度。
文檔編號H01L27/112GK1719617SQ20051008281
公開日2006年1月11日 申請日期2005年7月8日 優先權日2005年7月8日
發明者蔡一茂, 單曉楠, 周發龍, 李炎, 黃如, 王陽元 申請人:北京大學